DE3718032A1 - Adder circuit in 54321 code - Google Patents

Adder circuit in 54321 code

Info

Publication number
DE3718032A1
DE3718032A1 DE19873718032 DE3718032A DE3718032A1 DE 3718032 A1 DE3718032 A1 DE 3718032A1 DE 19873718032 DE19873718032 DE 19873718032 DE 3718032 A DE3718032 A DE 3718032A DE 3718032 A1 DE3718032 A1 DE 3718032A1
Authority
DE
Germany
Prior art keywords
circuit
inputs
circuits
adder
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19873718032
Other languages
German (de)
Inventor
Paul Merkle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to DE19873718032 priority Critical patent/DE3718032A1/en
Priority to DE19873721553 priority patent/DE3721553A1/en
Priority to DE19873720533 priority patent/DE3720533A1/en
Publication of DE3718032A1 publication Critical patent/DE3718032A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/4912—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/491—Indexing scheme relating to groups G06F7/491 - G06F7/4917
    • G06F2207/49175—Using 54321 code, i.e. binary coded decimal representation with digit weight of 5, 4, 3, 2 and 1 respectively

Abstract

The main circuit 2 of the adder circuit according to the subject of the invention does not consist of individual adder circuits, because the AND circuits which are used are driven at one input by a through line p, and only process the value 2. For processing the value 1, a dual full adder 6 is thus required, and for processing the value 5, a dual full adder 7 is also required. The main circuit 2 consists only of eight AND circuits 9 each with two inputs, and eight OR circuits 10 each with two inputs. If the intermediate result number is greater than the number 4, a partial sum with the value 5 is derived from this, and processed in the dual full adder 7. Circuit 4 is a one upwards shift circuit, which is combined with a straight-through circuit. <IMAGE>

Description

Gegenstand der Erfindung ist eine elektronische Addierschalt­ ung 54321-Code, welche für die Verarbeitung der Wertigkei­ ten 1 und 5 je einen dualen Voll-Addierer aufweist und deren Haupt-Schaltung 2 nicht aus Einzel-Addierschaltungen oder Einzel-Verschiebeschaltungen besteht. Auch diese Addier­ schaltung ist mit einer Eins-Aufwärts-Verschiebeschaltung 4 versehen, welche mit einer Geradeaus-Schaltung kombiniert ist und welche sehr einfach ist, weil die Haupt-Schaltung 2 nur die Wertigkeit 2 verarbeitet.The invention relates to an electronic adder circuit 54321 code, which has a dual full adder for processing the values 1 and 5 and whose main circuit 2 does not consist of individual adder circuits or individual shift circuits. This adder circuit is provided with a one-up shift circuit 4 , which is combined with a straight-ahead circuit and which is very simple because the main circuit 2 only processes the value 2.

Die Addierschaltung Typ A 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Be­ zeichnung u-u. In Fig. 3 ist der duale Voll-Addierer 6 dar­ gestellt. In Fig. 4 ist der duale Halb-Addierer 9 darge­ stellt, welcher bei den Addierschaltungen Type A 2 und B 2 erforderlich ist. In Fig. 1 und 5 ist die Addierschaltung Type B 1 in zwei Teil-Abschnitten dargestellt; die Trenn- Linien haben auch die Bezeichnung u-u.The adder circuit type A 1 is shown in Fig. 1 and 2 in two sections; the dividing lines may be labeled . In Fig. 3, the dual full adder 6 is provided. In Fig. 4, the dual half-adder 9 is Darge, which is required in the addition circuits type A 2 and B 2 . In Fig. 1 and 5, the adder circuit Type B shown in two partial sections 1; the dividing lines also have the designation uu .

Die Addierschaltung Typ A 1 (Fig. 1 und 2) besteht aus den Eingangs-Schaltungen 1 a und 1 b und der Haupt-Schaltung 2 und der Schaltung 3 und der Eins-Aufwärts-Verschiebeschal­ tung 4 und der 1-aus-10--54321-Umcodierschaltung 5 und dem dualen Voll-Addierer 6 für die Verarbeitung der Wertigkeit 1 und dem dualen Voll-Addierer 7 für die Verarbeitung der Wer­ tigkeit 5. Die Eingangs-Schaltung 1 a besteht aus der Oder­ schaltung 11 mit 3 Eingängen und der Oder-Schaltung 12 mit 2 Eingängen. Die Eingangs-Schaltung 1 b besteht aus der Oder­ schaltung 21 mit 3 Eingängen und der Oder-Schaltung 22 mit 2 Eingängen. Die Haupt-Schaltung 2 besteht aus 8 Und-Schal­ tungen 9 mit je 2 Eingängen und 8 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schaltung 3 besteht aus 4 Negierschaltungen 26 und 3 Und-Schaltungen 27 mit je 3 Eingängen. Die Eins- Aufwärts-Verschiebeschaltung 4 ist mit einer Geradeaus­ schaltung kombiniert und besteht aus 9 Und-Schaltungen 31 bis 39 mit je 2 Eingängen und der Negierschaltung 40. Die Schaltung 5 ist eine Umcodierschaltung, welche 1-aus-10- codierte Dezimalziffern in 54321-codierte Dezimalziffern um­ wandelt und besteht aus 4 Oder-Schaltungen 41 bis 44 mit je 2 Eingängen und der Oder-Schaltung 45 mit 5 Eingängen.The adding circuit type A 1 ( Fig. 1 and 2) consists of the input circuits 1 a and 1 b and the main circuit 2 and the circuit 3 and the one-up-shift circuit 4 and the 1-out-10- -54321 recoding circuit 5 and the dual full adder 6 for processing the value 1 and the dual full adder 7 for processing the value 5. The input circuit 1 a consists of the OR circuit 11 with 3 inputs and the OR circuit 12 with 2 inputs. The input circuit 1 b consists of the OR circuit 21 with 3 inputs and the OR circuit 22 with 2 inputs. The main circuit 2 consists of 8 AND circuits 9 with 2 inputs each and 8 OR circuits 10 with 2 inputs each. The circuit 3 consists of 4 negation circuits 26 and 3 AND circuits 27 , each with 3 inputs. The up-shift circuit 4 is combined with a straight-ahead circuit and consists of 9 AND circuits 31 to 39 , each with 2 inputs and the negation circuit 40 . Circuit 5 is a recoding circuit which converts 1-out-of-10 coded decimal digits into 54321-coded decimal digits and consists of 4 OR circuits 41 to 44 with 2 inputs each and the OR circuit 45 with 5 inputs.

Der duale Voll-Addierer 6 (Fig. 3) besteht aus 4 Und-Schal­ tungen 61 mit je 2 Eingängen und 3 Oder-Schaltungen 62 mit je 2 Eingängen und 2 Negier-Schaltungen 63. Die Eingänge dieses dualen Voll-Addierers 6 haben die Bezeichnungen x und k und l; der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung n. Dieser duale Voll-Addierer 6 verarbeitet die Wertigkeit 1.The dual full adder 6 ( FIG. 3) consists of 4 AND circuits 61 , each with 2 inputs and 3 OR circuits 62 , each with 2 inputs and 2 negation circuits 63 . The inputs of this dual full adder 6 have the designations x and k and l ; the output has the designation m and the carry output has the designation n . This dual full adder 6 processes the valency 1.

Der duale Voll-Addierer 7 ist gleich, wie der duale Voll- Addierer 6, welcher in Fig. 3 dargestellt ist. Die Eingänge haben die Bezeichnung f und g und h; der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y. Dieser duale Voll-Addierer 7 verarbeitet die Wertigkeit 5.The dual full adder 7 is the same as the dual full adder 6 shown in FIG. 3. The inputs are labeled f and g and h ; the output is labeled i and the carry output is labeled y . This dual full adder 7 processes the valency 5.

Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 5 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 5 sind die Ergeb­ nis-Ausgänge. Der Übertrag-Eingang x des dualen Voll-Addier­ ers 6 ist auch der Übertrag-Eingang der gesamten Addier- Schaltung. Der Übertrag-Ausgang y des dualen Voll-Addierers 7 ist auch der Übertrag-Ausgang der gesamten Addierschaltung. Die Eingänge A 1 und B 1 und der Ergebnis-Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ergebnis- Ausgang C 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ergebnis-Ausgang C 3 haben die Wertigkeit 3. Die Ein­ gänge A 4 und B 4 und der Ergebnis-Ausgang C 4 haben die Wertigkeit 4. Die Eingänge A 5 und B 5 und der Ergebnis-Aus­ gang C 5 haben die Wertigkeit 5. The inputs A 1 to A 5 are the inputs for the first addend and the inputs B 1 to B 5 are the inputs for the second addend. The outputs C 1 to C 5 are the result outputs. The carry input x of the dual full adder 6 is also the carry input of the entire adder circuit. The carry output y of the dual full adder 7 is also the carry output of the entire adder circuit. The inputs A 1 and B 1 and the result output C 1 have the significance 1. The inputs A 2 and B 2 and the result output C 2 have the significance 2. The inputs A 3 and B 3 and the result output C 3 have the value 3. The inputs A 4 and B 4 and the result output C 4 have the value 4. The inputs A 5 and B 5 and the result output C 5 have the value 5.

Die Wirkungsweise der Addierschaltung Type A 1 (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 54321-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 54321-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer addiert wird und am Übertrag-Eingang x nur L-Potential anliegt und die Ziffer 3 an den A-Eingängen zur Anlage kommt und die Ziffer 4 an den B-Eingängen zur An­ lage kommt, haben in der Eingangs-Schaltung 1 a die Oder­ schaltungen 11 und 12 an ihrem Ausgang H-Potential und in der Eingangs-Schaltung 1 b nur die Leitung s H-Potential. Somit wird hierbei der duale Voll-Addierer 6 nur an seinem Eingang k mit H-Potential angesteuert und hat somit nur an seinem Ausgang m H-Potential. Damit haben am Ausgang der Haupt-Schaltung 2 die Leitungen a bis c H-Potential und ist die Eins-Aufwärts-Verschiebeschaltung 4 auf Verschiebung vor-angesteuert. Damit haben im Ausgangs-Bereich die Und- Schaltung 37 und die Oder-Schaltungen 42 und 45 an ihrem Ausgang H-Potential und wird somit auch der duale Voll- Addierer 7 an einem Eingang (f) mit H-Potential angesteuert und hat dessen Ausgang i H-Potential. Damit haben die Ergeb­ nis-Ausgänge C die Potentialreihe HLLHL und somit 54321-co­ diert die Ziffer 7 und hat der Übertrag-Ausgang y nur L- Potential, weil diese Addition keinen Übertrag hat.The operation of the addition circuit type A 1 ( Fig. 1 and 2) results as follows: One of the two summands 54321-coded at the A inputs and the other summand also 54321-coded at the B inputs. If the number 3 is added to the number and there is only L potential at the carry input x and the number 3 is applied to the A inputs and the number 4 is applied to the B inputs, the input Circuit 1 a the OR circuits 11 and 12 at its output H potential and in the input circuit 1 b only the line s H potential. Thus, the dual full adder 6 is only driven at its input k with H potential and thus has only m H potential at its output. The lines a to c H thus have potential at the output of the main circuit 2 and the one-up shift circuit 4 is pre-driven for shift. Thus, the AND circuit 37 and the OR circuits 42 and 45 have H potential at their output in the output region and thus the dual full adder 7 is also driven at an input (f) with H potential and has its output i H potential. The result outputs C thus have the HLLHL potential series and thus 54321-coded the number 7 and the carry output y has only L potential because this addition has no carry.

Falls die Ziffer 4 zur Ziffer 7 addiert wird und am Über­ trag-Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 7 an den B- Eingängen zur Anlage kommt, hat in der Eingangs-Schaltung 1 a nur die Leitung r H-Potential und in der Eingangs- Schaltung 1 b die Oder-Schaltung 21 an ihrem Ausgang H-Po­ tential und wird außerdem der duale Voll-Addierer 7 an seinem Eingang h mit H-Potential angesteuert. Damit wird der duale Voll-Addierer 6 an keinem seiner Eingänge mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Am Ausgang der Haupt- Schaltung 2 haben hierbei auch wieder die Leitungen a bis c H-Potential und somit im Ausgangs-Bereich die Und-Schaltung 36 und die Oder-Schaltungen 41 und 45 an ihrem Ausgang H-Po­ tential. Damit wird der duale Voll-Addierer 7 an zwei Ein­ gängen (h und f) mit H-Potential angesteuert und hat somit nur an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LLLLH und somit 54321- codiert die Ziffer 1 und hat der Übertrag-Ausgang y H-Poten­ tial, weil diese Addition einen Übertrag hat.If the number 4 is added to number 7 and there is only L potential at the transfer input x and the number 4 is applied to the A inputs and the number 7 is applied to the B inputs, the input has Circuit 1 a only the line r H potential and in the input circuit 1 b the OR circuit 21 at its output H potential and the dual full adder 7 is also driven at its input h with H potential. The dual full adder 6 is thus not driven at any of its inputs with H potential and thus has only L potential at its output m and at its carry output n . At the output of the main circuit 2 , the lines a to c H have potential again and thus in the output area the AND circuit 36 and the OR circuits 41 and 45 have potential H at their output. Thus, the dual full adder 7 is driven at two inputs (h and f) with H potential and thus only has y H potential at its carry output. The result outputs C thus have the potential series LLLLH and thus 54321- encodes the number 1 and the carry output y H has potential because this addition has a carry.

Falls die Ziffer 5 zur Ziffer 9 addiert wird und am Über­ trag-Eingang x nur L-Potential anliegt und die Ziffer 9 an den A-Eingängen zur Anlage kommt und die Ziffer 5 an den B- Eingängen zur Anlage kommt, haben in der Eingangs-Schaltung 1 a die Oder-Schaltung 11 an ihrem Ausgang H-Potential und die Leitung r H-Potential und wird außerdem der duale Voll- Addierer 7 an seinem Eingang g mit H-Potential angesteuert. Von der Eingangs-Schaltung 1 b wird hierbei nur der duale Voll-Addierer 7 an seinem Eingang h mit H-Potential angesteu­ ert. Damit wird der duale Voll-Addierer 6 an keinem seiner Eingänge mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang n nur L-Potential. Am Ausgang der Haupt-Schaltung 2 haben hierbei nur die Leit­ ungen a und b H-Potential und somit im Ausgangs-Bereich die Und-Schaltung 34 und die Oder-Schaltung 44 an ihrem Ausgang H-Potential. Damit wird der duale Voll-Addierer 7 auch an zwei Eingängen (h und g) mit H-Potential angesteuert und hat somit auch nur an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe LHLLL und somit 54321-codiert die Ziffer 4 und hat der Übertrag- Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 5 is added to the number 9 and only L potential is present at the transfer input x and the number 9 is applied to the A inputs and the number 5 is applied to the B inputs, we have in the input Circuit 1 a, the OR circuit 11 at its output H potential and the line r H potential, and the dual full adder 7 is also driven at its input g with H potential. The input circuit 1 b only controls the dual full adder 7 at its input h with H potential. The dual full adder 6 is thus not driven at any of its inputs with H potential and thus has at its output m and at its carry output n only L potential. At the output of the main circuit 2 , only the lines a and b have H potential and thus the AND circuit 34 and the OR circuit 44 at their output H potential in the output region. The dual full adder 7 is thus also driven at two inputs (h and g) with H potential and thus only has y H potential at its carry output. The result outputs C thus have the potential series LHLLL and thus 54321-coded the number 4 and the carry output y H -potential because this addition has a carry.

Falls bei einer Addition außerdem am Übertrag-Eigang x H- Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher. If an addition is also present at the carry input x H potential, the result number increases by 1.

Die Addierschaltung Type B 1 (Fig. 1 und 5) weist im Ver­ gleich mit der Addierschaltung Type A 1 (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Umcodierschaltung 5 die Umcodierschaltung 5 b angeordnet ist, welche auch eine 1-aus-10--54321-Umcodierschaltung ist. Bei dieser Addier­ schaltung Type B 1 ist somit an Stelle der Oder-Schaltung 45 (5 Eingänge) die Oder-Schaltung 50 (2 Eingänge) angeordnet.The adder circuit Type B 1 (Fig. 1 and 5) comprises Ver equal to the adder circuit Type A 1 (Fig. 1 and 2) the difference in that the Umcodierschaltung 5 is disposed b in place of the Umcodierschaltung 5, which is also a 1 -from-10--54321 recoding circuit. In this adding circuit type B 1 , the OR circuit 50 (2 inputs) is thus arranged in place of the OR circuit 45 (5 inputs).

Die Addierschaltungen Type A 2 und B 2 weisen im Vergleich mit den Addierschaltungen Type A 1 und B 1 den Unterschied auf, daß an Stelle des dualen Voll-Addierers 6 ein dualer Halb-Addierer 9 nach Fig. 4 oder ein sonstiger dualer Halb- Addierer angeordnet ist und daß diese Addierschaltungen so­ mit keinen Übertrag-Eingang x aufweisen und somit nicht gleichzeitig einen Übertrag verarbeiten können.The adder circuits type A 2 and B 2 have the difference in comparison with the adder circuits type A 1 and B 1 that, instead of the dual full adder 6, a dual half adder 9 according to FIG. 4 or another dual half adder is arranged and that these adder circuits have no carry input x and thus cannot process a carry at the same time.

Claims (11)

1. Elektronische Addierschaltung im 54321-Code, dadurch ge­ kennzeichnet, daß deren Haupt-Schaltung (2) in einer Richtung Leitungen (p) aufweist, in denen keine Oder- Schaltung angeordnet ist und in der anderen Richtung Lei­ tungen aufweist, in denen pro Querzeile je eine Oder- Schaltung (10) mit 2 Eingängen angeordnet ist.1. Electronic adding circuit in the 54321 code, characterized in that the main circuit ( 2 ) in one direction has lines (p) in which no OR circuit is arranged and in the other direction has lines in which per Transverse line an OR circuit ( 10 ) is arranged with 2 inputs. 2. Elektronische Addierschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) die Wertig­ keit 2 verarbeitet.2. Electronic adding circuit according to claim 1, characterized in that the main circuit ( 2 ) processes the valency 2. 3. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2, dadurch gekennzeichnet, daß sie für die Vor-Verarbeitung der Wertigkeit 1 einen dualen Voll- Addierer (6) oder eine ähnliche Schaltung aufweist.3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that it has a dual full adder ( 6 ) or a similar circuit for the pre-processing of the value 1. 4. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3, dadurch gekennzeichnet, daß sie für die Verarbeitung der Wertig­ keit 5 einen dualen Voll-Addierer (7) aufweist.4. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that it has a dual full adder ( 7 ) for processing the valency 5. 5. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4, dadurch gekennzeichnet, daß sie eine Eins-Aufwärts-Verschiebeschaltung (4) aufweist, welche mit einer Geradeaus-Schaltung kombiniert ist.5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that it comprises a one-up shift circuit ( 4 ) which is combined with a straight-ahead circuit . 6. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5, dadurch ge­ kennzeichnet, daß sie zwei Eingangs-Schaltungen (1 a und 1 b) aufweist, welche aus je einer Oder-Schaltung mit 3 Eingängen und je einer Oder-Schaltung mit 2 Eingängen bestehen. 6. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5, characterized in that it has two input circuits ( 1 a and 1 b) , which consist of an OR circuit with 3 inputs and an OR circuit with 2 inputs. 7. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß die Haupt- Schaltung (2) weniger als 20 Und-Schaltungen (9) mit je 2 Eingängen aufweist und weniger als 16 Oder-Schaltungen (10) mit je 2 Eingängen aufweist.7. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6, characterized in that the main circuit ( 2 ) less than 20 AND circuits ( 9 ) with 2 inputs each and less than 16 OR circuits ( 10 ) with 2 inputs each. 8. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß die Haupt-Schaltung (2) nur 8 oder 9 Und-Schaltungen (9) aufweist und nur 8 oder 9 Oder- Schaltungen (10) aufweist.8. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7, characterized in that the main -Circuit ( 2 ) has only 8 or 9 AND circuits ( 9 ) and only 8 or 9 OR circuits ( 10 ). 9.Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 3 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 5 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 7 oder nach Anspruch 1 bis 8, dadurch gekennzeichnet, daß auch von der Summenzahl oder Teil-Summenzahl der Haupt-Schaltung (2) ein Teil-Summand mit der Wertigkeit 5 abgezweigt wird, wenn diese Summenzahl oder Teil-Summenzahl größer ist, als die Zahl 4 und im dualen Voll-Addierer (7) ver­ arbeitet wird.9.Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8, characterized in that a partial summand with the valency 5 is also branched off from the total number or partial total number of the main circuit ( 2 ) if this total number or partial total number is greater than the number 4 and in the dual full adder ( 7 ) is processed. 10. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 9, dadurch ge­ kennzeichnet, daß sie auch einen Übertrag-Eingang (x) aufweist.10. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 9, characterized in that it also has a carry input (x) . 11. Elektronische Addierschaltung nach Anspruch 1 oder nach Anspruch 1 und 2 oder nach Anspruch 1 bis 4 oder nach Anspruch 1 bis 6 oder nach Anspruch 1 bis 9, dadurch ge­ kennzeichnet, daß sie an Stelle des dualen Voll-Addier­ ers (6) einen dualen Halb-Addierer (9) aufweist und so­ mit keinen Übertrag-Eingang (x) aufweist.11. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 4 or according to claim 1 to 6 or according to claim 1 to 9, characterized in that instead of the dual full adder ( 6 ) one has dual half adder ( 9 ) and thus has no carry input (x) .
DE19873718032 1987-05-31 1987-05-31 Adder circuit in 54321 code Withdrawn DE3718032A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19873718032 DE3718032A1 (en) 1987-05-31 1987-05-31 Adder circuit in 54321 code
DE19873721553 DE3721553A1 (en) 1987-05-31 1987-06-10 Adder circuit in 54321 code
DE19873720533 DE3720533A1 (en) 1987-05-31 1987-06-20 Adder circuit in 54321 code

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19873718032 DE3718032A1 (en) 1987-05-31 1987-05-31 Adder circuit in 54321 code

Publications (1)

Publication Number Publication Date
DE3718032A1 true DE3718032A1 (en) 1988-12-15

Family

ID=6328637

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873718032 Withdrawn DE3718032A1 (en) 1987-05-31 1987-05-31 Adder circuit in 54321 code

Country Status (1)

Country Link
DE (1) DE3718032A1 (en)

Similar Documents

Publication Publication Date Title
DE3718032A1 (en) Adder circuit in 54321 code
DE3718291A1 (en) Adder circuit in 51111 code
DE3717755A1 (en) Adder circuit in 5211 code
DE3721553A1 (en) Adder circuit in 54321 code
DE3716551A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3719663A1 (en) Adder circuit in 5211 code
DE3643346A1 (en) Adder circuit using 5211 code
DE3721555A1 (en) Adder circuit in 51111 code
DE3720538A1 (en) Adder circuit in 5211 code
DE3718328A1 (en) Adder circuit in 5211 code
DE3719664A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3720533A1 (en) Adder circuit in 54321 code
DE3728501A1 (en) Adder circuit in 5211 code
DE3627217A1 (en) Adder circuit using 54321 code
DE3717504A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3703178A1 (en) Adder circuit in 5211 code
DE3621923A1 (en) Adder circuit in 51111 code
DE3621865A1 (en) Adder circuit in 54321 code
DE3628049A1 (en) Adder circuit using decimal 1-out-of-10 code - has main adder, auxiliary circuit with dual half adder, and number alteration stage
DE3702565A1 (en) Adder circuit in 5211 code
DE3632181A1 (en) Adder circuit in decimal 1-out-of-10 code
DE3805319A1 (en) Adder circuit in 51111 code
DE3640809A1 (en) Adder circuit using decimal 1-out-of-10 code
DE3642053A1 (en) Adder circuit using 54321 code
DE3720537A1 (en) Adder circuit in 51111 code

Legal Events

Date Code Title Description
AG Has addition no.

Ref country code: DE

Ref document number: 3720533

Format of ref document f/p: P

AG Has addition no.

Ref country code: DE

Ref document number: 3721553

Format of ref document f/p: P

8139 Disposal/non-payment of the annual fee