DE3831801A1

DE3831801A1 - Adder circuit in 51111 code

Info

Publication number: DE3831801A1
Application number: DE19883831801
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1987-09-30
Filing date: 1988-09-19
Publication date: 1990-03-22

Abstract

The adder circuit according to the subject of the invention differs from the adder circuit according to P 3714665.3 mainly in that it does not process decimal digits in 1-out-of-10 code and supply the result in 1-out-of-10 code, but processes decimal digits in 51111 code and supplies the result in 51111 code. Also, a square adder circuit is used as the main circuit, but it is smaller, because a possible carry is processed in circuit (3), which is a one-upwards shift circuit, which is combined with a straight-ahead circuit. The main circuit (1) consists only of 19 AND circuits (9) each with two inputs, and 16 OR circuits (10) each with two inputs. The value 5 is processed in the dual full adder (4). <IMAGE>

Description

Gegenstand der Erfindung ist eine Vereinfachung der Addier- Schaltung nach der Haupt-Patentanmeldung, welche eine Eins- Aufwärts-Verschiebeschaltung mit 9 Und-Schaltungen mit je 2 Eingängen aufweist. Erfindungsgemäß hat die neue, zur Verwendung kommende Eins-Aufwärts-Verschiebeschaltung nur 4 Und-Schaltungen mit je 2 Eingängen. Die Type A dieser Addierschaltung hat keinen Übertrag-Eingang x. Die Type B dieser Addierschaltung hat einen Übertrag-Eingang x.The invention relates to a simplification of the adding circuit according to the main patent application, which has an up-shift circuit with 9 AND circuits with 2 inputs each. According to the invention, the new one-up shifting circuit used has only 4 AND circuits, each with 2 inputs. Type A of this adder circuit has no carry input x . Type B of this adder circuit has a carry input x .

Die Addierschaltung Type B 1 ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnung u-u. Der duale Voll-Addierer 4 ist in Fig. 3 dargestellt. Die Addierschaltung Type A 1 ist in Fig. 4 und 5 in zwei Teil-Abschnitten dargestellt; die Trenn- Linien haben auch die Bezeichnung u-u. Die Addierschaltung Type B 2 ist in Fig. 1 und 6 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben auch die Bezeichnung u-u.The adder circuit Type B 1 is shown in Figures 1 and 2 in two sections; the dividing lines have uu the name. The dual full adder 4 is shown in FIG. 3. The adder circuit Type A 1 is shown in FIGS. 4 and 5 in two sections; the dividing lines may also have the designation uu . The adder circuit Type B 2 is shown in Figures 1 and 6 in two sections; the dividing lines are also called uu .

Die Addierschaltung Type B 1 (ig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Schaltung 2 und der Eins-Aufwärts- Verschiebeschaltung 3 und dem dualen Voll-Addierer 4, welcher die Wertigkeit 5 verarbeitet. Die Haupt-Schaltung 1 besteht aus 19 Und-Schaltungen 9 mit je 2 Eingängen und 16 Oder-Schaltungen 10 mit je 2 Eingängen. Die Schaltung 2 besteht aus 4 Und-Schaltungen 21 bis 24 mit je 2 Eingängen und der Negier-Schaltung 25 und 3 Oder-Schaltungen 31 bis 33 mit je 2 Eingängen. Die Eins-Aufwärts-Verschiebeschaltung 3 ist mit einer Geradeaus-Schaltung kombiniert und besteht aus 4 Und-Schaltungen 41 bis 44 mit je 2 Eingängen und 4 Oder-Schaltungen 51 bis 54 mit je 2 Eingängen. An weiteren Teilen besteht diese Addierschaltung aus der Oder-Schaltung 50 mit 2 Eingängen und den zugehörigen Leitungen. The adder circuit Type B 1 ( ig. 1 and 2) consists of the main circuit 1 and the circuit 2 and the one-up shift circuit 3 and the dual full adder 4 , which processes the weight 5 . The main circuit 1 consists of 19 AND circuits 9 , each with 2 inputs and 16 OR circuits 10 , each with 2 inputs. Circuit 2 consists of 4 AND circuits 21 to 24 with 2 inputs each and the negation circuit 25 and 3 OR circuits 31 to 33 with 2 inputs each. The one-up shift circuit 3 is combined with a straight-ahead circuit and consists of 4 AND circuits 41 to 44 with 2 inputs each and 4 OR circuits 51 to 54 with 2 inputs each. In other parts, this adding circuit consists of the OR circuit 50 with 2 inputs and the associated lines.

Der duale Voll-Addierer 4, welcher in Fig. 3 dargestellt ist und die Wertigkeit 5 verarbeitet, besteht aus 4 Und- Schaltungen 71 mit je 2 Eingängen und 3 Oder-Schaltungen 72 mit je 2 Eingängen und 2 Negier-Schaltungen 73. Die Eingänge haben die Bezeichnungen l und k und der Übertrag-Eingang die Bezeichnung i. Der Ausgang hat die Bezeichnung m und der Übertrag-Ausgang die Bezeichnung y.The dual full adder 4 , which is shown in FIG. 3 and processes the valency 5, consists of 4 AND circuits 71 , each with 2 inputs and 3 OR circuits 72 , each with 2 inputs and 2 negation circuits 73 . The inputs have the designations l and k and the carry input the designation i . The output is called m and the carry output is called y .

Die Eingänge A 1 bis A 5 sind die Eingänge für den ersten Summanden und die Eingängen B 1 bis B 5 die Eingänge für den zweiten Summanden. Der Eingang x ist der Übertrag-Eingang. Der Ausgang y ist der Übertrag-Ausgang. Die Ausgänge C 1 bis C 5 sind die Ergebnis-Ausgänge. Die Eingänge A 1 bis A 4 und B 1 bis B 4 und die Ausgänge C 1 bis C 4 haben die Wertigkeit 1. Die Eingänge A 5 und B 5 und der Ausgang C 5 haben die Wertigkeit 5.The inputs A 1 to A 5 are the inputs for the first addend and the inputs B 1 to B 5 are the inputs for the second addend. Input x is the carry input. The output y is the carry output. The outputs C 1 to C 5 are the result outputs. The inputs A 1 to A 4 and B 1 to B 4 and the outputs C 1 to C 4 have the value 1. The inputs A 5 and B 5 and the output C 5 have the value 5.

Die Wirkungsweise dieser Addierschaltung Type B 1 (Fig. 1 und 2) ergibt sich wie folgt: Einer der beiden Summanden kommt 51111-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 51111-codiert an den B-Eingängen. Falls die Ziffer 3 zur Ziffer 4 addiert wird und am Übertrag- Eingang x nur L-Potential anliegt und die Ziffer 4 an den A-Eingängen zur Anlage kommt und die Ziffer 3 an den B-Eingängen zur Anlage kommt, haben am Ausgang der Haupt- Schaltung 1 die Leitungen a bis g H-Potential und in der Schaltung 2 die Negier-Schaltung 25 an ihrem Ausgang L-Potential und die Oder-Schaltungen 31 und 32 an ihrem Ausgang H-Potential, weil hierbei die Oder-Schaltung 50 in ihrem Ausgang H-Potential hat und somit auch der Eingang i des dualen Voll-Addierers 4 mit H-Potential angesteuert wird. Von der Summe der Haupt-Schaltung 5 wurde somit ein Teil-Betrag mit dem Zahlenwert 5 abgezweigt. Der duale Voll-Addierer 4 wird hierbei nur an seinem Eingang i mit H- Potential angesteuert, weshalb er nur an seinem Ausgang m H-Potential hat. Die Schaltung 3 ist hierbei nicht auf Anhebung um die Ziffer 1 vor-angesteuert, weil das nur dann der Fall ist, wenn am Übertrag-Eingang x H-Potential anliegt. Im Ausgangs-Bereich der Schaltung 3 haben hierbei somit nur die Oder-Schaltungen 51 und 52 in ihrem Ausgang H-Potential. Die Und-Schaltung 61 ist hierbei vor-angesteuert, weil hierbei die Negier-Schaltung 55 an ihrem Ausgang H-Potential hat. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLHH und somit 51111-codiert die Ziffer 7 und hat der Übertrag-Ausgang y nur L-Potential, weil diese Addition keinen Übertrag hat.The operation of this type B 1 adding circuit ( FIGS. 1 and 2) is as follows: one of the two summands is 51111-coded at the A inputs and the other summand also 51111-coded at the B inputs. If the number 3 is added to the number 4 and only L potential is present at the carry-in input x and the number 4 is applied to the A inputs and the number 3 is applied to the B inputs, the main has at the output - Circuit 1 the lines a to g H potential and in circuit 2 the negation circuit 25 at its output L potential and the OR circuits 31 and 32 at its output H potential, because the OR circuit 50 in has its output H potential and thus the input i of the dual full adder 4 is driven with H potential. A partial amount with the numerical value 5 was thus branched off from the sum of the main circuit 5 . The dual full adder 4 is only driven at its input i with H potential, which is why it only has m H potential at its output. The circuit 3 is not pre-activated to be raised by the number 1, because this is only the case when x H potential is present at the carry input. In the output region of the circuit 3 , only the OR circuits 51 and 52 have H potential in their output. The AND circuit 61 is pre-activated here because the negation circuit 55 has H potential at its output. The result outputs C thus have the potential series HLLHH and thus 51111-coded the number 7 and the carry output y has only L potential because this addition has no carry.

Falls die Ziffer 8 zur Ziffer 7 addiert wird und am Übertrag- Eingang x auch nur L-Potential anliegt und die Ziffer 7 an den A-Eingängen zur Anlage kommt und die Ziffer 8 an den B-Eingängen zur Anlage kommt, wird der duale Voll- Addierer 4, welcher die Wertigkeit 5 verarbeitet, an zwei Eingängen (l und k) mit H-Potential angesteuert und in der Haupt-Schaltung 1 nur 5 H-Potentiale mit der Wertigkeit 1 verarbeitet. Somit hat die Haupt-Schaltung 1 hierbei nur an 5 Ausgängen (a bis e) H-Potential. Diese Teil-Summe mit dem Zahlenwert 5 wird hierbei über die Oder-Schaltung 50 direkt an den dualen Voll-Addierer 4 abgezweigt, wodurch hierbei in den Schaltungen 2 und 3 nur die Zahl 0 (Null) und somit nichts zur Verarbeitung kommt, weil auch hierbei am Übertrag-Eingang x nur L-Potential anliegt. Der duale Voll-Addierer 4, welcher die Wertigkeit 5 verarbeitet, wird hierbei insgesamt an 3 Eingängen (l und k und i) mit H-Potential angesteuert und hat somit an seinem Ausgang m und an seinem Übertrag-Ausgang y H-Potential. Damit haben die Ergebnis-Ausgänge C die Potentialreihe HLLLL und somit 51111-codiert die Ziffer 5 und hat der Übertrag-Ausgang y H-Potential, weil diese Addition einen Übertrag hat.If the number 8 is added to the number 7 and only L potential is present at the carry input x and the number 7 is applied to the A inputs and the number 8 is applied to the B inputs, the dual full becomes - Adder 4 , which processes the value 5, is driven at two inputs (1 and k) with H potential and processes only 5 H potentials with value 1 in the main circuit 1. The main circuit 1 thus has H potential at only 5 outputs (a to e) . This partial sum with the numerical value 5 is branched off via the OR circuit 50 directly to the dual full adder 4 , as a result of which only the number 0 (zero) and therefore nothing is processed in the circuits 2 and 3 , because also only L potential is present at the carry input x . The dual full adder 4 , which processes the valency 5, is in this case driven at a total of 3 inputs (1 and k and i) with H potential and thus has H potential at its output m and y carry output. The result outputs C thus have the potential series HLLLL and thus 51111-coded the number 5 and the carry output y has H potential because this addition has a carry.

Falls bei einer Addition auch am Übertrag-Eingang x H-Potential anliegt, wird die Ergebniszahl um die Ziffer 1 höher. If there is also x H potential at the carry input during an addition, the result number is increased by the number 1.

Die Addierschaltung Type A 1, welche in Fig. 4 und 5 in zwei Teil-Abschnitten dargestellt ist, weist im Vergleich mit der Addierschaltung Type B 1, welche in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt ist, den Unterschied auf, daß sie nicht mit der Eins-Aufwärts-Verschiebeschaltung 3 versehen ist und somit keinen Übertrag-Eingang x aufweist und keinen eventuellen Übertrag verarbeiten kann.The adder circuit type A 1 , which is shown in two sub-sections in FIGS. 4 and 5, has the difference in comparison with the adder circuit type B 1 , which is shown in two sub-sections in FIGS. 1 and 2, that it is not provided with the one-up shift circuit 3 and thus has no carry input x and cannot process any carry.

Die Addierschaltungen Type B 2, welche in Fig. 1 und 6 in zwei Teil-Abschnitten dargestellt ist, weist im Vergleich mit der Addierschaltung Type B 1, welche in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt ist, den Unterschied auf, daß sie mit einer zusätzlichen Tor-Schaltung 5 versehen ist, welche aus den Und-Schaltungen 61 bis 64 mit je 2 Eingängen und der Negier-Schaltung 55 besteht. Diese Addierschaltung Type B 2 weist somit im Ausgangs-Bereich keine extreme Vereinfachung auf.The adder circuits Type B 2 , which is shown in two sub-sections in FIGS. 1 and 6, has the difference in comparison with the adder circuit Type B 1 , which is shown in two sub-sections in FIGS. 1 and 2, that it is provided with an additional gate circuit 5 , which consists of the AND circuits 61 to 64 , each with 2 inputs and the negating circuit 55 . This adder circuit Type B 2 thus has no extreme simplification in the output area.

Claims

1. Electronic adder circuit in 51111 code, the main circuit ( 1 ) is a diamond adder circuit, which does not consist of individual adder circuits and which only has a dual full adder ( 4 ) for processing the value 5, characterized that they up-shifting circuit has one (3) for the processing of a possible carry-over one which AND circuits has only 4 (41 to 44) with 2 inputs each.

2. Electronic adding circuit according to claim 1, characterized in that the one-up shift circuit ( 3 ) has only 4 OR circuits ( 51 to 54 ) with 2 inputs each on further parts.

3. Electronic adding circuit according to claim 1 or according to claim 1 and 2, characterized in that the main circuit ( 1 ) only from 19 AND circuits ( 9 ) with 2 inputs each and 16 OR circuits ( 10 ) with 2 inputs each consists.

4. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3, characterized in that it has a circuit ( 2 ) which lowers the intermediate result number of the main circuit ( 1 ) by the number 5, if it is in the upper range ( 5 to 9 ).

5. Electronic adding circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that the one-up shift circuit ( 3 ) is arranged so that a gate circuit ( 82nd ) is sufficient.

6. Electronic adder circuit according to claim 1 or according to claim 1 and 2 or according to claim 1 to 3 or according to claim 1 to 4, characterized in that an additional gate circuit is arranged (5) for the one-step-up shift circuit (3) .

7. Electronic adding circuit according to claim 1 or according to Claim 1 and 2 or according to claim 1 to 3 or according to Claim 1 to 4 or according to claim 1 to 5 or according to Claims 1 to 4 and 6, characterized in that they as a basic circuit for a corresponding adder circuit is used in the 5211 code.