DE3701175A1 - Ausgangsschaltkreis einer integrierten halbleiterschaltung - Google Patents

Ausgangsschaltkreis einer integrierten halbleiterschaltung

Info

Publication number
DE3701175A1
DE3701175A1 DE19873701175 DE3701175A DE3701175A1 DE 3701175 A1 DE3701175 A1 DE 3701175A1 DE 19873701175 DE19873701175 DE 19873701175 DE 3701175 A DE3701175 A DE 3701175A DE 3701175 A1 DE3701175 A1 DE 3701175A1
Authority
DE
Germany
Prior art keywords
voltage
effect transistor
generating device
electrode
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19873701175
Other languages
English (en)
Inventor
Youichi Tobita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3701175A1 publication Critical patent/DE3701175A1/de
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body

Description

Die Erfindung bezieht sich auf einen Ausgangsschaltkreis einer integrierten Halbleiterschaltung, die Feldeffekttransistoren mit isolierten Gates benutzen (im folgenden als FETs bezeich­ net).
Eine Halbleiterspeicherschaltung mit FETs weist einen Aus­ gangsschaltkreis mit einem P-Kanal-FET und einem N-Kanal-FET derart auf, daß die Ausgangsimpedanz erniedrigt wird, damit der Ausgangsstrom der Schaltung erhöht wird.
Fig. 3 zeigt ein konventionelles Beispiel eines solchen Aus­ gangsschaltkreises. Der Ausgangsschaltkreis in Fig. 3 weist einen Spannungsversorgungsanschluß 1, an den eine Versorgungs­ spannung Vcc angelegt ist, einen Masseanschluß 2, an den eine Massespannung 0 angelegt ist, einen Ausgangsanschluß 3, an dem ein Ausgangssignal erscheint, einen P-Kanal-FET 4, einen N-Kanal-FET 5, eine Source-Elektrode 6, eine Drain-Elektrode 7 und eine Gate-Elektrode 8 des P-Kanal-FET 4, eine Back- Gate-Elektrode 9, die aus p-Typ-Halbleiterbereichen und einem n-Typ-Halbleiterbereich erzielt werden, die die Source- und Drain-Bereiche des P-Kanal-FET 4 bilden, wobei der p-Typ und der n-Typ entgegengesetzte Leitungstypen sind, und eine parasitäre Diode 10, die unvermeidlich zwischen der Drain- Elektrode 7 (von dem p-Typ-Halbleiterbereich) und der Back- Gate-Elektrode 9 (von dem n-Typ-Halbleiterbereich) des P- Kanal-FET 4 gebildet ist, wobei die Drain-Elektrode 7 eine Anode und die Back-Gate-Elektrode 9 eine Kathode darstellt, auf. Dieser Ausgangsschaltkreis weist weiter eine Source­ Elektrode 13, eine Drain-Elektrode 14 und eine Gate-Elektrode 15 des N-Kanal-FET 5, eine Back-Gate-Elektrode 16, die von n-Typ-Halbleiterbereichen und einem p-Typ-Halbleiterbereich erzielt wird, die die Source- und Drain-Bereiche des N-Kanal- FET 5 bilden, und eine parasitäre Diode 17, die unvermeid­ lich zwischen der Drain-Elektrode 14 (des n-Typ-Halbleiter­ bereiches) und der Back-Gate-Elektrode 16 (des p-Typ-Halb­ leiterbereiches) des N-Kanal-FET 5 gebildet wird, wobei die Drain-Elektrode 14 eine Kathode und die Back-Gate-Elektrode 16 eine Anode ist, auf.
Die Source-Elektrode 6 und die Back-Gate-Elektrode 9 des P- Kanal-FET 4 sind mit dem Spannungsversorgungsanschluß 1 durch einen Verbindungspunkt 11 verbunden, und die Drain-Elektrode 7 davon ist mit dem Ausgangsanschluß 3 durch einen Verbin­ dungspunkt 12 verbunden. Die Source-Elektrode 13 und die Back-Gate-Elektrode 16 des N-Kanal-FET 5 sind mit einem Mas­ seanschluß 2 durch einen Verbindungspunkt 18 verbunden, und die Drain-Elektrode 14 davon ist mit dem Ausgangsanschluß 3 und der Drain-Elektrode 7 des P-Kanal-FET 4 durch den Ver­ bindungspunkt 12 verbunden.
Im folgenden wird der Betrieb des oben beschriebenen Schalt­ kreises beschrieben.
Ein Speichersystem, das in einem elektronischen Computer oder ähnlichem benutzt wird, benutzt Halbleiterchips, von denen jeder eine Mehrzahl von Halbleiterspeicherschaltungen aufweist. In einem derartigen Speichersystem sind die Halb­ leiterchips in einer Matrix angeordnet, und die Ausgangsan­ schlüsse der Halbleiterchips, die in der gleichen Reihe an­ geordnet sind, sind gemeinsam derart verbunden, daß die ef­ fektiven Flächen der Halbleiterchips reduziert werden kön­ nen.
In einem derartigen Fall ist es notwendig, die entsprechenden Ausgangsanschlüsse elektrisch zu trennen, und zu diesem Zweck müssen die Ausgangszustände von jedem Halbleiterchip nicht nur "1" oder "0" sein, sondern auch in einem Zustand von ho­ her Impedanz.
In dem in Fig. 3 gezeigten Ausgangsschaltkreis, der für den oben beschriebenen Zweck benutzt wird, wird ein Signal, das von einer Speicherzelle ausgelesen ist, den Gate-Elektroden 8 und 15 zugeführt. Wenn zum Beispiel das Signal mit dem Pe­ gel Vcc ihnen zugeführt wird, wird die Spannungsdifferenz zwischen der Gate-Elektrode 8 und der Source-Elektrode 6 des P-Kanal-FET 4 "0", und der P-Kanal-FET 4 wird abgeschaltet. Folglich wird eine Potentialdifferenz zwischen der Gate- Elektrode 15 und der Source-Elektrode 13 des N-Kanal-FET 5 größer als die Schwellwertspannung des N-Kanal-FET 5, und der N-Kanal-FET 5 wird eingeschaltet. Als Resultat erscheint die Massespannung 0 an dem Ausgangsanschluß 3, so daß der Wert "0" ausgelesen wird.
Wenn entsprechend das Signal von dem Pegel 0 zugeführt wird, wird der P-Kanal-FET 4 eingeschaltet und der N-Kanal-FET 5 abgeschaltet, so daß der Wert "1" ausgelesen wird.
Damit zusätzlich ein Ausgang in einem Zustand hoher Impedanz zur Verfügung gestellt wird, ist es notwendig, den P-Kanal- FET 4 und den N-Kanal-FET 5 abzuschalten, und zu diesem Zweck wird ein Signal des Pegels Vcc und ein Signal des Pe­ gels 0 der Gate-Elektrode 8 bzw. der Gate-Elektrode 15 zuge­ führt. Die oben beschriebene Tätigkeit wird durch ein Signal an einem externen Chipauswahlanschluß (nicht abgebildet) ge­ steuert.
Im Fall einer allgemein benutzten Speichermatrix von 8 Rei­ hen × 8 Spalten weist eine Datenausgangsleitung, an die Aus­ gangsanschlüsse normalerweise angeschlossen sind, eine rela­ tiv große Länge auf, zum Beispiel ungefähr 20 cm auf einer gedruckten Schaltung, und eine mit der Datenausgangsleitung in Zusammenhang stehende Induktionskomponente wird groß. Der Ausgangspegel wird aufgrund der Induktionskomponente zu dem Zeitpunkt des Datenlesens verändert, und es passiert manch­ mal, daß der Ausgangspegel größer wird als die Summe des Pe­ gels Vcc und des Kontaktpotentials der parasitären Diode 10, oder daß er kleiner wird als das Kontaktpotential der para­ sitären Diode 17 aufgrund von Reflektionswellen oder Über­ schießen, wie es in Fig. 4 gezeigt ist. Wenn zum Beispiel der Ausgangspegel größer wird als die Summe des Pegels Vcc und des Kontaktpotentiales der parasitären Diode 10, fließt Vor­ wärtsstrom von dem Ausgangsanschluß 3 im Zustand hoher Impe­ danz zu dem Spannungsversorgungsanschluß 1 durch die parasi­ täre Diode 10. In einer kompelmentären integrierten FET- Schaltung, die den P-Kanal-FET 4 und den N-Kanal-FET 5 be­ nutzt, tritt ein Latch-up-Effekt auf, wenn Vorwärtsstrom in der paraistären Diode 10 fließt, und als Resultat fließt ein überaus hoher Betrag von Strom von dem Spannungsversorgungs­ anschluß 1, der den Halbleiterchip zerstört.
Es ist daher Aufgabe der Erfindung, die oben beschriebenen Nachteile zu überwinden, und es ist insbesondere Aufgabe der Erfindung, einen Ausgangsschaltkreis vorzusehen, in dem kaum ein Latch-up-Effekt auftritt und ein Halbleiterchip daran ge­ hindert wird, durch eine Überspannung zerstört zu werden.
In dem erfindungsgemäßen Schaltkreis wird eine Spannung, die höher als die einer Spannungsversorgung des hohen Potentials ist, an eine Back-Gate-Elektrode eines P-Kanal-FET in dem Ausgangsschaltkreis zugeführt, und eine Spannung, die niedri­ ger als die einer Spannungsversorgung des niedrigen Potentia­ les ist, wird an eine Back-Gate-Elektrode eines N-Kanal-FET in dem Ausgangsschaltkreis zugeführt, wodurch der Latch-up- Effekt verhindert werden kann.
Weitere Ausbildungen des erfindungsgemäßen Schaltkreises sind in den Unteransprüchen ausgeführt.
Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ein Schaltdiagramm einer erfindungsgemäßen Ausfüh­ rungsform eines Ausgangsschaltkreises,
Fig. 2 ein Wellenformdiagramm (a) bis (e) zum Erläutern des Betriebes einer ersten und einer zweiten Span­ nungserzeugungsschaltung,
Fig. 3 ein Schaltdiagramm eines konventionellen Ausgangs­ schaltkreises, und
Fig. 4 ein Wellenformdiagramm, das ein Beispiel einer Überspannung an einem Ausgangsanschluß darstellt.
Fig. 1 ist ein Schaltdiagramm, das eine erfindungsgemäße Aus­ führungsform eines Ausgangsschaltkreises darstellt. Der in Fig. 1 gezeigte Ausgangsschaltkreis weist auf: einen Span­ nungsversorgungsanschluß 1, an den eine Versorgungsspannung Vcc angelegt ist, einen Masseanschluß 2, an den eine Masse­ spannung 0 angelegt ist, einen Ausgangsanschluß 3, an dem ein Ausgangssignal erscheint, einen P-Kanal-FET 4 mit einer Source-Elektrode 6, einer Drain-Elektrode 7 und einer Gate- Elektrode 8, einen N-Kanal-FET 5 und eine Back-Gate-Elektrode 9, die durch p-Typ-Halbleiterbereiche und einen n-Typ-Halb­ leiterbereich gebildet wird, die den Source- und Drain-Be­ reich des P-Kanal-FET 4 bildet, wobei der p-Typ und der n- Typ von entgegengesetztem Leitungstyp sind. Der in Fig. 1 gezeigte Ausgangsschaltkreis weist weiterhin eine parasitäre Diode 10 auf, die unvermeidlich zwischen der Drain-Elektrode 7 (vom p-Typ-Halbleiterbereich) und der Back-Gate-Elektrode 9 (von n-Typ-Halbleiterbereich) des P-Kanal-FET 4 gebildet wird, dabei bildet die Drain-Elektrode 7 eine Anode und die Back-Gate-Elektrode 9 eine Kathode. Dieser Ausgangsschalt­ kreis weist weiter auf: eine Source-Elektrode 13, eine Drain- Elektrode 14 und eine Gate-Elektrode 15 des N-Kanal-FET 5, eine Back-Gate-Elektrode 16, die von n-Typ-Halbleiterberei­ chen und einem p-Typ-Halbleiterbereich gebildet wird, die den Source- und Drain-Bereich des N-Kanal-FET 5 bilden, und eine parasitäre Diode 17, die unvermeidlich zwischen der Drain- Elektrode 14 (vom n-Typ-Halbleiterbereich) und der Back-Gate- Elektrode 16 (vom p-Typ-Halbleiterbereich) des N-Kanal-FET 5 gebildet wird, die Drain-Elektrode 14 stellt eine Kathode, und die Back-Gate-Elektrode 16 stellt eine Anode dar.
Die Source-Elektrode 6 und die Back-Gate-Elektrode 9 des P- Kanal-FET 4 sind mit dem Spannungsversorgungsanschluß 1 durch einen Verbindungspunkt 11 verbunden, und die Drain-Elektrode 7 davon ist mit dem Ausgangsanschluß 3 durch einen Verbin­ dungspunkt 12 verbunden. Die Source-Elektrode 13 und die Back-Gate-Elektrode 16 des N-Kanal-FET 5 sind mit dem Masse­ anschluß 2 durch einen Verbindungspunkt 18 verbunden, und die Drain-Elektrode 14 ist mit dem Ausgangsanschluß 3 und der Drain-Elektrode 7 des P-Kanal-FET 4 durch den Verbindungs­ punkt 12 verbunden. Die oben beschriebene Anordnung des Aus­ gangsschaltkreises ist die gleiche, wie die des zuvor be­ schriebenen konventionellen Schaltkreises.
Die Ausführungsform des Ausgangsschaltkreises, die in Fig. 1 gezeigt ist, weist ferner auf: eine Signalerzeugungsschaltung 20, die durch eine Ringoszillationsschaltung bzw. einen Ringschwingkreis oder ähnliches gebildet ist zum Erzeugen von zyklischen Pulsen, einen Ausgangsanschluß 21 der Signalerzeu­ gungsschaltung 20, einen Hochfahrkondensator 22, Elektroden 23 und 24 des Hochfahrkondensators 22, einen aufladenden N- Kanal-FET 25, eine Drain-Elektrode 26, eine Source-Elektrode 27, eine Gate-Elektrode 28 und eine Back-Gate-Elektrode 29 des aufladenden N-Kanal-FET 25, einen gleichrichtenden N- Kanal-FET 30 und eine Drain-Elektrode 31, eine Source-Elek­ trode 32, eine Gate-Elektrode 33 und eine Back-Gate-Elektrode 34 des gleichrichtenden N-Kanal-FET 30.
Die Elektrode 23 des Hochfahrkondensators 22 ist mit dem Ausgangsanschluß 21 der Signalerzeugungsschaltung 20 durch einen Verbindungspunkt 48 verbunden, und die Elektrode 24 ist durch einen Verbindungspunkt 50 mit der Source-Elektrode 27 des aufladenden N-Kanal-FET 25 und mit der Drain-Elektrode 31 und der Gate-Elektrode 33 des gleichrichtenden N-Kanal-FET 30 verbunden.
Die Drain-Elektrode 26 und die Gate-Elektrode 28 des aufla­ denden N-Kanal-FET 25 sind mit dem Spannungsanschluß 1 durch einen Verbindungspunkt 49 verbunden, und die Back-Gate-Elek­ trode 29 ist mit der Back-Gate-Elektrode 16 des N-Kanal-FET 5 durch einen Verbindungspunkt 54 verbunden.
Die Source-Elektrode 32 des gleichrichtenden N-Kanal-FET 30 ist mit der Back-Gate-Elektrode 9 des P-Kanal-FET 4 durch einen Verbindungspunkt 51 verbunden, und dessen Back-Gate-Elek­ trode 34 ist mit dem Verbindungspunkt 54 verbunden.
Der Hochfahrkondensator 22, der aufladende N-Kanal-FET 25 und der gleichrichtende N-Kanal-FET 30 stellen eine erste Span­ nungserzeugungsschaltung 70 zum Versorgen einer Gleichspan­ nung, die höher als die Versorgungsspannung Vcc an dem Punkt 51 ist, dar.
Die in Fig. 1 gezeigte Ausführungsform des Ausgangsschalt­ kreises weist weiter auf: einen Koppelkondensator 35, Elek­ troden 36 und 37 des Koppelkondensators 35, einen entladenden N-Kanal-FET 38, eine Drain-Elektrode 39, eine Source-Elek­ trode 40, eine Gate-Elektrode 41 und eine Back-Gate-Elektrode 42 des entladenden N-Kanal-FET 38, einen gleichrichtenden N-Kanal-FET 43 und eine Drain-Elektrode 44, eine Source-Elek­ trode 45, eine Gate-Elektrode 46 und eine Back-Gate-Elektrode 47 des gleichrichtenden N-Kanal-FET 43.
Die Elektrode 36 des Koppelkondensators 35 ist mit dem Aus­ gangsanschluß 21 der Signalerzeugungsschaltung 20 durch den Verbindungspunkt 48 verbunden, und dessen Elektrode 37 ist durch einen Verbindungspunkt 52 mit der Source-Elektrode 45 des gleichrichtenden N-Kanal-FET 43 und mit der Drain-Elek­ trode 39 und der Gate-Elektrode 41 des entladenden N-Kanal- FET 38 verbunden.
Die Source-Elektrode 40 des entladenden N-Kanal-FET 38 ist mit dem Masseanschluß 2 durch einen Verbindungspunkt 53 ver­ bunden, und die Drain-Elektrode 44 und die Gate-Elektrode 46 des gleichrichtenden N-Kanal-FET 43 sind mit dem Verbindungs­ punkt 54 verbunden.
Der Koppelkondensator 35, der entladende N-Kanal-FET 38 und der gleichrichtende N-Kanal-FET 43 stellen eine zweite Span­ nungserzeugungsschaltung 80 zum Versorgen einer negativen Gleichspannung an dem Punkt 54 dar, die niedriger als 0 ist.
Der Ausgangsschaltkreis nach dieser Ausführungsform weist weiter auf: einen parasitären Kondensator 55, der in Bezie­ hung mit der Back-Gate-Elektrode 9 des P-Kanal-FET 4 steht, Elektroden 56 und 57 des parasitären Kondensators 55, einen parasitären Kondensator 58, der mit der Back-Gate-Elektrode 16 des N-Kanal-FET 5 in Beziehung steht, und Elektroden 59 und 60 des parasitären Kondensators 58.
Es wird jetzt der Betrieb der ersten und zweiten Spannungser­ zeugungsschaltung 70 und 80 unter Bezugnahme auf die Wellen­ formdiagramme in (a) bis (e) in Fig. 2 beschrieben.
In Fig. 2 stellt (a) eine Ausgangsspannung der Signalerzeu­ gungsschaltung 20 dar, (b) stellt eine Spannung an dem Punkt 50 dar, (c) stellt eine Spannung an dem Punkt 51 dar, (d) stellt eine Spannung an dem Punkt 52 dar, und (e) stellt eine Spannung an dem Punkt 54 dar.
Wenn die Versorgungsspannung Vcc an den Spannungsversorgungs­ anschluß 1 angelegt wird, werden die Punkte 50 und 51 auf Vcc -V TH bzw. Vcc-2C TH durch den Aufladungs-N-Kanal-FET 25 bzw. den gleichrichtenden N-Kanal-FET 30 aufgeladen. Gleich­ zeitig beginnt die Signalerzeugungsschaltung 20 zu schwin­ gen, und ein Oszillationsausgang, wie er in (a) in Fig. 2 ge­ zeigt ist, beginnt mit der schrittweisen Hochfahrtätigkeit. Zum Vereinfa­ chen der folgenden Erklärung ist es angenommen, daß die Hoch­ fahrtätigkeit beginnt, nachdem die Potentiale an den Punkten 50 und 51 auf Vcc-V TH bzw. Vcc-2V TH gesetzt sind.
Wenn der Oszillationsausgang der Signalerzeugungsschaltung 20 steigt, nachdem die Potentialpegel der Verbindungspunkte 50 und 51 auf Vcc-V TH bzw. Vcc-2V TH gesetzt sind, wird eine elektrische Ladung dem Punkt 50 durch den Hochfahrkon­ densator 22 zugeführt, und die elektrische Ladung wird dem Verbindungspunkt 51 durch den gleichrichtenden N-Kanal-FET 30 zugeführt, wodurch der Potentialpegel an dem Verbindungs­ punkt 51 steigt. Wenn dann der Oszillationsausgang fällt, wird die elektrische Ladung an dem Verbindungspunkt 50 zu dem Hochfahrkondensator 22 bewegt, und der Potentialpegel an dem Punkt 50 wird gesenkt, während der Potentialpegel an dem Punkt 51 nicht gesenkt wird und unverändert aufrechterhalten wird wegen der Existenz des gleichrichtenden N-Kanal-FET 30.
Andererseits wird der Verbindungspunkt 50 mit dem gesenkten Potentialpegel wieder durch den aufladenden N-Kanal-FET 25 derart aufgeladen, daß der Potentialpegel an dem Verbindungs­ punkt 50 schießlich auf Vcc-V TH gehoben wird, wie in (b) in Fig. 2 gezeigt ist. Somit wird durch wiederholtes Anlegen des Oszillationsausganges der Signalerzeugungsschaltung 20 an den Verbindungspunkt 51 durch den Hochfahrkondensator 22 das Potential an dem Verbindungspunkt 51 langsam erhöht, wie es in (c) in Fig. 2 gezeigt ist, und der letzte Potentialpe­ gel davon wird durch den maximalen Potentialpegel an dem Verbindungspunkt 50 bestimmt.
Genauer gesagt, der maximale Potentialpegel V 51max an dem Verbindungspunkt 51 ist wie folgt:
V 51max = 2Vcc-V TH .
Als nächstes wird die Tätigkeit der zweiten Spannungserzeu­ gungsschaltung 80 beschrieben.
Unter der Annahme, daß die Potentialpegel an den Verbindungs­ punkten 52 und 54 im Anfangszustand 0 sind, fließt elektri­ sche Ladung von dem Verbindungspunkt 52 durch den Koppelkon­ densator 35, wenn der Oszillationsausgang der Signalerzeu­ gungsschaltung 20 fällt, wodurch der Potentialpegel an dem Verbindungspunkt 52 gesenkt wird. Als Resultat ist der gleichrichtende N-Kanal-FET 43 leitend, und elektrische La­ dung fließt von dem Verbindungspunkt 54 zu dem Verbindungs­ punkt 52, wodurch der Potentialpegel an dem Verbindungspunkt 54 gesenkt wird.
Wenn dann der Oszillationsausgang der Signalerzeugungsschal­ tung 20 steigt, wird elektrische Ladung dem Verbindungspunkt 52 durch den Koppelkondensator 35 zugeführt, und der Poten­ tialpegel an dem Verbindungspunkt 52 steigt. Als Resultat ist der entladende N-Kanal-FET 38 leitend, so daß die elektrische Ladung zu dem Masseanschluß 2 durch den entladenden N-Kanal- FET 38 bewegt wird, während der gleichrichtende N-Kanal-FET 43 nicht leitend ist, und der Potentialpegel an dem Verbin­ dungspunkt 54 wird aufrechterhalten. Genauer gesagt, der Po­ tentialpegel an dem Verbindungspunkt 54 fällt bei dem Fall des Oszillationsausganges der Signalerzeugungsschaltung 20 und ändert sich nicht bei dessen Anstieg. Wenn der Oszilla­ tionsausgang der Signalerzeugungsschaltung 20 wiederholt zu­ geführt wird, wird der Potentialpegel an dem Verbindungspunkt 54 langsam gesenkt und nimmt schließlich den Wert-(Vcc- 2V TH ) an.
Genauer gesagt, ein Spannungspegel 2 Vcc-2 V TH höher als die Versorgungsspannung Vcc kann an die Back-Gate-Elektrode 9 des P-Kanal-FET 4 durch die erste Spannungserzeugungsschal­ tung 70 angelegt werden, und ein Spannungspegel-(Vcc-2V TH ) niedriger als das Massepotential kann an die Back-Gate-Elek­ trode 16 des N-Kanal-FET 5 durch die zweite Spannungserzeu­ gungsschaltung 80 angelegt werden.
Folglich tritt ein Fluß von Vorwärtsstrom aufgrund der Über­ spannung von dem Ausgangsanschluß 3 nicht in der parasitären Diode 10 auf, und ein Latch-up-Phänomen kann verhindert wer­ den.
Wie vorhergehend beschrieben wurde, weist die Erfindung die Signalerzeugungsschaltung, die erste Spannungserzeugungs­ schaltung zum Empfangen des Ausganges der Signalerzeugungs­ schaltung und zum Vorsehen einer Spannung höher als die der Spannungsversorgung des hohen Potentiales an die Back-Gate- Elektrode des P-Kanal-FET, der zwischen die Spannungsversor­ gung für hohes Potential und die Spannungsversorgung für niedriges Potential geschaltet ist, und die zweite Spannungs­ erzeugungsschaltung zum Empfangen des Ausganges der Signal­ erzeugungsschaltung und zum Vorsehen einer Spannung niedriger als die der Spannungsversorgung des niedrigen Potentiales an die Back-Gate-Elektrode des N-Kanal-FET, der zwischen der Spannungsversorgung für hohes Potential und der Spannungs­ versorgung für niedriges Potential geschaltet ist, auf. Somit kann das Latch-up-Phänomen des Ausgangsschaltkreises verhin­ dert werden, und der Halbleiterchip wird niemals durch Über­ spannung zerstört werden.
Obwohl der Ausgangsschaltkreis der oben beschriebenen Aus­ führungsform eine Anordnung aufweist, in der der P-Kanal-FET 4 mit dem Spannungsversorgungsanschluß 1 verbunden ist, und der N-Kanal-FET 5 mit dem Masseanschluß 2 verbunden ist, kann in einem Ausgangsschaltkreis auch der P-Kanal-FET 4 mit dem Masseanschluß 2 und der N-Kanal-FET 5 mit dem Spannungs­ versorgungsanschluß 1 verbunden werden.
Da zusätzlich die erste Spannungserzeugungsschaltung 70 und die zweite Spannungserzeugungsschaltung 80 auf dem gleichen Chip wie der für den Ausgangsschaltkreis vorgesehen sind, wird es einfach, hochgradig integrierte Schaltungen vorzu­ sehen und herzustellen.

Claims (11)

1. Ausgangsschaltkreis einer integrierten Halbleiterschaltung mit
einer Spannungsversorgung mit einem relativ hohen Potential,
einer Spannungsversorgung mit einem relativ niedrigen Poten­ tial,
einer Feldeffekttransistorschaltung, die zwischen die Span­ nungsversorgung für das hohe Potential und die Spannungsver­ sorgung für das niedrige Potential geschaltet ist, die einen Feldeffekttransistor (4) von einem ersten Kanaltyp und einen Feldeffekttransistor (5) von einem zweiten Kanaltyp, die bei­ de in Serie geschaltet sind, aufweist, wobei der Feldeffekt­ transistor (4) vom ersten Kanaltyp und der Feldeffekttransi­ stor (5) vom zweiten Kanaltyp je eine Back-Gate-Elektrode (9, 16) aufweisen, und
einem Ausgangsanschluß (3), die an einem Verbindungspunkt (12) zwischen dem Feldeffekttransistor (4) vom ersten La­ dungstyp und dem Feldeffekttransistor (5) vom zweiten La­ dungstyp vorgesehen ist,
gekennzeichnet durch eine erste Spannungserzeugungseinrich­ tung (70) zum Erzeugen einer Spannung, die höher ist als die Spannung der Spannungsversorgung mit relativ hohem Potential, wobei die erste Spannungserzeugungseinrichtung (70) derart geschaltet ist, daß sie die von der ersten Spannungserzeu­ gungseinrichtung (70) erzeugte Spannung an eine der Back- Gate-Elektroden (9 oder 16) von den Back-Gate-Elektroden (9, 16) des Feldeffekttransistors (4) vom ersten Kanaltyp und des Feldeffekttransistors (5) vom zweiten Kanaltyp anlegt, und eine zweite Spannungserzeugungseinrichtung (80) zum Erzeugen einer Spannung, die niedriger ist als die Spannung der Span­ nungsversorgung mit relativ niedrigem Potential, wobei die zweite Spannungserzeugungseinrichtung (80) derart geschaltet ist, daß sie die von der zweiten Spannungserzeugungseinrich­ tung (80) erzeugte Spannung an die andere der Back-Gate-Elek­ troden (16 oder 9) von den Back-Gate-Elektroden (9, 16) des Feldeffekttransistors (4) vom ersten Kanaltyp und des Feld­ effekttransistors (5) vom zweiten Kanaltyp anlegt.
2. Ausgangsschaltkreis einer integrierten Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Feldeffekttransistor (4) vom ersten Kanaltyp ein P-Kanal-Feldeffekttransistor und der Feldeffekttransistor (5) vom zweiten Kanaltyp ein N-Kanal- Feldeffekttransistor ist, wobei der P-Kanal-Feldeffekttran­ sistor (4) und der N-Kanal-Feldeffekttransistor (5) in Serie geschaltet sind, der P-Kanal-Feldeffekttransistor (4) mit der Spannungsversorgung mit relativ hohem Potential verbunden ist und der N-Kanal-Feldeffekttransistor (5) mit der Spannungs­ versorgung mit relativ niedrigem Potential verbunden ist.
3. Ausgangsschaltkreis einer integrierten Halbleiterschaltung nach Anspruch 2,
dadurch gekennzeichnet, daß die von der ersten Spannungser­ zeugungseinrichtung (70) erzeugte Spannung an die Back-Gate- Elektrode (9) des P-Kanal-Feldeffekttransistors (4) angelegt ist, und
daß die von der zweiten Spannungserzeugungseinrichtung (80) erzeugte Spannung an die Back-Gate-Elektrode (16) des N- Kanal-Feldeffekttransistors (5) angelegt ist.
4. Ausgangsschaltkreis einer integrierten Halbleiterschaltung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß der Ausgangsschaltkreis auf einem einzelnen Chip gebildet ist.
5. Ausgangsschaltkreis einer integrierten Halbleiterschaltung nach einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß die erste Spannungserzeugungsein­ richtung (70) und die zweite Spannungserzeugungseinrichtung (80) jede eine Kombination aus mindestens einer kapazitiven Einrichtung und zwei gleichrichtenden Einrichtungen aufwei­ sen.
6. Ausgangsschaltkreis einer integrierten Halbleiterschaltung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die erste Spannungserzeugungs­ einrichtung (70) und die zweite Spannungserzeugungseinrich­ tung (80) beide auf einem Wechselstromsignal basierend tätig sind.
7. Ausgangsschaltkreis einer integrierten Halbleiterschaltung nach einem der Ansprüche 3 bis 6,
dadurch gekennzeichnet, daß die erste Spannungserzeugungsein­ richtung (70)
eine Pulserzeugungseinrichtung (20) zum Erzeugen von zykli­ schen Pulsen,
eine Kondensatoreinrichtung (22) mit einer ersten Elektrode (23) und einer zweiten Elektrode (24), wobei die erste Elek­ trode (23) die Ausgangspulse der Pulserzeugungseinrichtung (20) empfängt,
eine Gleichrichtereinrichtung (30), die zwischen die zweite Elektrode (24) der Kondensatoreinrichtung (22) und die Back- Gate-Elektrode (9) des P-Kanal-Feldeffekttransistors (14) ge­ schaltet ist, und
eine Hochfahreinrichtung (25), die mit einem Verbindungspunkt (50) zwischen der zweiten Elektrode (24) der Kondensatorein­ richtung (22) und der Gleichrichtereinrichtung (30) zum schrittweisen Hoch­ fahren des Potentiales an dem Verbindungspunkt (50) verbunden ist,
aufweist.
8. Ausgangsschaltkreis einer integrierten Halbleiterschaltung nach Anspruch 7,
dadurch gekennzeichnet, daß die Gleichrichtereinrichtung (30) und die Hochfahreinrichtung (25) beide N-Kanal-Feldeffekt­ transistoren sind.
9. Ausgangsschaltkreis einer integrierten Halbleiterschaltung nach einem der Ansprüche 3 bis 8,
dadurch gekennzeichnet, daß die zweite Spannungserzeugungs­ einrichtung (80)
eine Pulserzeugungseinrichtung (20) zum Erzeugen von zykli­ schen Pulsen,
eine Kondensatoreinrichtung (35) mit einer ersten Elektrode (36) und einer zweiten Elektrode (37), die so geschaltet ist, daß die erste Elektrode (36) die Pulse der Pulserzeugungsein­ richtung (20) empfangen kann,
eine Gleichrichtereinrichtung (43), die zwischen die zweite Elektrode (37) der Kondensatoreinrichtung (35) und die Back- Gate-Elektrode (16) des N-Kanal-Feldeffekttransistors (5) ge­ schaltet ist, und
eine Entladungseinrichtung (38), die mit einem Verbindungs­ punkt (52) zwischen der Kondensatoreinrichtung (35) und der Gleichrichtereinrichtung (43) zum Entladen des Potentiales des Verbindungspunktes (52) geschaltet ist, aufweist.
10. Ausgangsschaltkreis einer integrierten Halbleiterschal­ tung nach Anspruch 9,
dadurch gekennzeichnet, daß die Gleichrichtereinrichtung (43) und die Entladungseinrichtung (38) beide N-Kanal-Feldeffekt­ transistoren sind.
11. Ausgangsschaltkreis einer integrierten Halbleiterschal­ tung nach Anspruch 9 oder 10,
dadurch gekennzeichnet, daß die Pulserzeugungseinrichtung der ersten Spannungserzeugungseinrichtung (70) und die Pulserzeu­ gungseinrichtung der zweiten Spannungserzeugungseinrichtung (80) durch eine gemeinsame Pulserzeugungseinrichtung (20) ge­ bildet werden.
DE19873701175 1986-01-22 1987-01-16 Ausgangsschaltkreis einer integrierten halbleiterschaltung Ceased DE3701175A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61013088A JPS62171151A (ja) 1986-01-22 1986-01-22 出力回路

Publications (1)

Publication Number Publication Date
DE3701175A1 true DE3701175A1 (de) 1987-07-23

Family

ID=11823407

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873701175 Ceased DE3701175A1 (de) 1986-01-22 1987-01-16 Ausgangsschaltkreis einer integrierten halbleiterschaltung

Country Status (3)

Country Link
JP (1) JPS62171151A (de)
KR (1) KR900002472B1 (de)
DE (1) DE3701175A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458148B1 (en) 1999-03-19 2002-10-01 Aesculag Ag & Co. Kg Strand-like implant of resorbable polymer material, process for its production and use in surgery

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1489054A1 (de) * 1963-06-24 1969-05-14 Hitachi Ltd Elektronische Schaltungsanordnungen unter Verwendung von Feldeffekttransistoren
CH493941A (de) * 1968-04-23 1970-07-15 Philips Nv Feldeffekttransistor
DE1789158B1 (de) * 1966-04-26 1974-09-26 Siemens Ag UEberspannungsschutzschaltung fuer einen Thyristor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1489054A1 (de) * 1963-06-24 1969-05-14 Hitachi Ltd Elektronische Schaltungsanordnungen unter Verwendung von Feldeffekttransistoren
DE1789158B1 (de) * 1966-04-26 1974-09-26 Siemens Ag UEberspannungsschutzschaltung fuer einen Thyristor
CH493941A (de) * 1968-04-23 1970-07-15 Philips Nv Feldeffekttransistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6458148B1 (en) 1999-03-19 2002-10-01 Aesculag Ag & Co. Kg Strand-like implant of resorbable polymer material, process for its production and use in surgery

Also Published As

Publication number Publication date
JPS62171151A (ja) 1987-07-28
KR900002472B1 (ko) 1990-04-16
KR870007513A (ko) 1987-08-19

Similar Documents

Publication Publication Date Title
DE2933518A1 (de) Substratvorspannungsgenerator
DE3032610C2 (de)
EP0010137B1 (de) Substratvorspannungs-Generatorschaltung
EP0602197B1 (de) Integrierter cmos-halbleiterschaltkreis
DE2810641A1 (de) Spannungsfolge-steuerschaltung
DE102018113146B4 (de) Gleichrichtereinrichtung und Halbleitereinrichtung
DE10333111A1 (de) Ansteuerschaltung für eine Halbleiter-Schaltvorrichtung
DE102015102878B4 (de) Elektronische Ansteuerschaltung
DE102004024113B4 (de) Batterie-Verpolungsschutzschaltung für einen Leistungsschalter
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2143093C2 (de) Mehrphasenfeldeffekttransistor- Steuerungsschaltung
DE3817158A1 (de) Integrierte, in zusammengesetzter halbleiter-technologie ausgefuehrte schaltung
DE102016216993A1 (de) Bootstrap-Kompensierungsschaltung und Leistungsmodul
EP0582125B1 (de) Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last
DE3445167C2 (de)
DE1613705A1 (de) Energieantriebsstromkreis
DE69531754T2 (de) Gate-Treiber-Schaltungsvorrichtung für ein spannungsgesteuertes Halbleiterelement
EP0354478B1 (de) Gate-Source-Schutzschaltung für einen Leistungs-MOSFET
DE102014110878B4 (de) Schaltsteuerkreisanordnungen und Verfahren zur Energieversorgung eines Treiberschaltkreises
EP0494713B1 (de) Schaltungsanordnung zur Erzeugung einer höheren Gleichspannung
DE2812378C2 (de) Substratvorspannungsgenerator für integrierte MIS-Schaltkreise
DE3817115A1 (de) Kondensatorgekoppelte gegentakt-logikschaltung
DE102018113145B4 (de) Gleichrichtereinrichtung
DE3705147A1 (de) Schaltung zum erzeugen eines inneren potentials
DE3701175A1 (de) Ausgangsschaltkreis einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection