Hintergrund der Erfindung
-
Diese Erfindung betrifft eine sequentielle Logikschaltung
und inbesonders eine multifunktionelle sequentielle
Logikschaltung, die integrierte Halbleiterschaltkreise aufweist.
-
Ein Blockschaltbild einer typischen sequentiellen
Logischaltung ist in Fig. 1 gezeigt. Diese Schaltung weist
eine Vorlogikeinrichtung 1, eine Logikspeichereinrichtung 2
und eine Folgelogikeinrichtung 3 auf. Eine Flipflop-Schaltung
wird üblicherweise für die Logikspeichereinrichtung 2
verwendet und ein Logikgatter oder ein ROM wird üblicherweise für
die Vorlogikeinrichtung 1 und die Folgelogikeinrichtung 3
verwendet. Die Vorlogikeinrichtung 1 wird mit zwei Eingangssignalen
versorgt, d. h., mit einer externen EINGABE 4 von
einer externen Schaltung (nicht gezeigt) und einem Logikstatus
5 von der Logikspeichereinrichtung 2. Mit diesen zwei
Eingangssignalen wird eine logische Berechnung ausgeführt, so
daß die Vorlogikeinrichtung 1 einen neuen Logikstatus 6
erzeugt und der Inhalt der Logikspeichereinrichtung 2 mit dem
neu erzeugten Logikstatus überschrieben wird. Andererseits
wird der Logikstatus 5 auch an die Folgelogikeinrichtung 3
weitergegeben. Dann gibt die Folgelogikeinrichtung 3 eine
AUSGABE 7 aus, die aus dem Logikstatus 5 durch eine
vorbestimmte logische Berechnung erhalten wird. Demzufolge
bestimmt die sequentielle Logikschaltung den nächsten
Logikstatus immer in Abhängigkeit von dem aktuellen logischen
Status und von der externen EINGABE.
-
Da jede Vorlogikeinrichtung 1 und die
Folgelogikeinrichtung 3 aus einem Logikgatter oder aus einem ROM besteht,
ist eine in jeder Logikeinrichtung ausgeführte logische
Berechnung durch eine Anordnung des Logikgatters oder durch
den Inhalt des ROM definiert. Letztlich ist die Funktion der
gesamten sequentiellen Logikschaltung unzweideutig durch sie
bestimmt. Wenn ein Anwender die sequentielle Logikschaltung
mit einer anderen Funktion betreiben möchte, ist eine
Neuanordnung der Lokigatter oder ein Wechsel des ROM erforderlich.
Sogar dann, wenn sich die gewünschte Funktion nur leicht von
der aktuellen Funktion unterscheidet, muß die gesamte
Schaltung geändert werden. Die Änderung erfordert eine
beträchtliche Zeit und Arbeit. Um der sequentiellen
Logikschaltung eine Mehrfach-Funktion zu verleihen, muß die
gesamte Schaltung sehr groß und komplex werden, da eine
individuelle Anordnung der Logikschaltungen oder ein
individuelles ROM für jede Funktion vorgesehen werden muß.
-
Der Artikel "Schnelle PROM-Basis-Logiksysteme" M.H. Graff,
1974, IEEE Intercon Technical Program Papers, p.p. 1-5 und das
Buch "Digitale Logigtechniken" T.J. Stonham, 1984, von
Nostrand Reinhold (UK) Co. LTD. p.p. 103-108 beschreiben beide
sequentielle Logikschaltungen. Beide Dokumente beschreiben
einen Speicher, der als eine kombinatorische Schaltung
arbeitet, die externe Eingangsignale empfängt und den nächsten
Status als eine Funktion des vorherigen Status und der
externen Eingangssignale ausgibt. Der vorherige Status ist in
einer Serie von Flipflops gespeichert, deren Ausgänge mit den
Eingängen des Speichers verbunden sind. Für die
kombinatorische Schaltung werden ein PROM bzw. ein RAM jeweils
empfohlen.
-
Der Artikel von T.J. Stonham beschreibt zwei Verfahren zur
Erhöhung der Funktionskapazität einer sequentiellen
Logikschaltung. In dem ersten Verfahren ist eine parallele
Anordnung von Speicherebenen mit einem einzelnen Dekoder
vorgesehen. Für jede Funktion wird eine separate Speicherebene
verwendet. In dem zweiten Verfahren werden alle Funktionen in
einem Speicher gespeichert, und die benötigte spezielle
Funktion wird über Funktionsadresseneingänge selektiert.
-
Aus dem Artikel ist ebenfalls der Aufbau einer
sequentiellen Logikschaltung bekannt, in der der Speicher
zuerst über Dateneingangsanschlüsse durch Kompilation einer
Adressen/Inhalts-Tabelle aus dem aktuellen/nächsten Status und
den Ausgangsspezifikationen der sequentiellen Schaltung
programmiert wird.
-
Eine anschließende Programmierung des Speichers ist nicht
offenbart.
-
Aus Tietze-Schenk, Halbleiterschaltungstechnik, 1983,
Seiten 286-287 ist die Äquivalenz zwischen einem Zwei-Port-RAM
und einem Ein-Port-RAM in Kombination mit einem Multiplexer
bekannt.
-
Die Aufgabe dieser Erfindung ist die Schaffung einer
weiteren sequentiellen Logikschaltung, deren Logikfunktion
leicht geändert werden kann.
-
Die vorgenannte Aufgabe wird nach Anspruch 1 durch die
Schaffung einer sequentiellen Logikschaltung gelöst, die eine
Logikspeichereinrichtung aufweist, die einen vorbestimmten
Logikstatus speichert; eine Vorlogikeinrichtung, die mit einem
externen Eingangssignal und mit einem in der
Logikspeichereinrichtung gespeicherten Logikstatus als Eingangssignalen
versorgt wird, um einen neuen logischen Status durch
Ausführung einer logischen Berechnung auf Basis dieser
Eingangssignale zu erzeugen und um den Inhalt der
Logikspeichereinrichtung mit dem neuen Logikstatus zu
überschreiben; und eine Folgelogikeinrichtung, die mit dem in
der Logikspeichereinrichtung gespeicherten Logikstatus als
einem Eingangssignal zur Ausgabe eines Logikstatus versorgt
wird, der durch einen logische Berechnung mit dem
Eingangssignal gewonnen wird, gekennzeichnet durch eine
Funktionsdefinitionseinrichtung, die eine logische Berechnung
definiert, die in der Vorlogikeinrichtung und/oder
Folgelogikeinrichtung abhängig von der gewünschten Funktion ausgeführt
wird, wobei die Vorlogikeinrichtung ein RAM aufweist, das ein
an einer selektierten Adresse gespeichertes Datensignal als
einen neuen Logikstatus ausgibt, wobei dieses RAM ein Zwei-
Port-RAM ist, das einen ersten Adressport, einen ersten
Datenport, einen zweiten Adressport und einen zweiten Datenport
besitzt, wobei das externe Eingangsignal und der in der
Logikspeichereinrichtung gespeicherte Logikstatus an den
ersten Adressport des mit der Logikspeichereinrichtung
verbundenen RAM angelegt sind, wobei der zweite Adressport und
der zweite Datenport des RAM mit der
Funktionsdefinitionseinrichtung verbunden sind, die ersten Adress- und Datenports
zum Einlesen der Daten verwendet werden, die zweiten Adress-
und Datenports zum Schreiben der Daten verwendet werden, und
durch ein Selektionsgatter, das zwischen die
Funktionsdefinitionseinrichtung und den zweiten Datenport geschaltet
ist und das den Datentransfer dazwischen in Abhängigkeit von
einem Gatteröffnungssignal aus der
Funktionsdefinitionseinrichtung ermöglicht.
-
Die Aufgabe der Erfindung wird auch nach Anspruch 2 durch
eine sequentielle Logikschaltung gelöst, die eine
Logikspeichereinrichtung aufweist, die einen vorbestimmten
Logikstatus speichert; und eine Vorlogikeinrichtung, die mit
einem externen Eingangssignal und einem in der
Logikspeichereinrichtung gespeicherten Logikstatus als Eingangssignalen
versorgt wird, um einen neuen logischen Status durch
Ausführung einer ersten logischen Berechnung auf Basis dieser
Eingangssignale zu erzeugen und um den Inhalt der
Logikspeichereinrichtung mit dem neuen Logikstatus zu
überschreiben; gekennzeichnet durch eine
Folgelogikeinrichtung, die mit dem in der Logikspeichereinrichtung
gespeicherten Logikstatus als einem Eingangssignal versorgt
wird, um einen Logikstatus auszugeben, der aus einer zweiten
auf Basis des Eingangssignals ausgeführten logischen
Berechnung erhalten wird; wobei die Folgelogikeinrichtung ein
Zwei-Port-RAM aufweist, das mit Daten gemäß der zweiten
logischen Berechnung vorprogrammiert ist, das ein an einer
selektiven Adresse gespeichertes Datensignal als das
Ausgangssignal ausgibt, wobei der in der
Logikspeichereinrichtung gespeicherte Logikstatus an den ersten Adressport
des Zwei-Port-RAM angelegt wird, ein an eine externe Schaltung
zu lieferndes Ausgangssignal aus dem ersten Datenport des
Zwei-Port-RAM genommen wird, die ersten Adress- und Datenports
(A, D) des Zwei-Port-RAM zum Lesen des Datensignals benutzt
werden und die zweiten Adress- und Datenports des Zwei-Port-
RAM zum Schreiben des Datensignals benutzt werden, und durch
eine Funktionsdefinitionseinrichtung zur Definition einer
dritten logischen Berechnung, die in der Folgelogikeinrichtung
durch Überschreiben der Daten in der Folgelogikeinrichtung mit
einem Datensignal durchgeführt wird, das von der
Funktionsdefinitionseinrichtung an den zweiten Port des Zwei-Port-RAM
entsprechend einem von der Funktionsdefinitionseinrichtung an
den zweiten Adressport des Zwei-Port-RAM angelegten
Adressensignal geliefert wird.
Kurze Beschreibung der Zeichnungen
-
In den beiliegenden Zeichnungen stellt:
-
Fig. 1 ein Blockschaltbild dar, das eine sequentielle
Logikschaltung nach dem Stand der Technik zeigt;
-
Fig. 2 ein Blockschaltbild dar, das eine Ausführungsform
einer sequentiellen Logikschaltung nach dieser Erfindung
zeigt;
-
Fig. 3 ein Blockschaltbild dar, das eine andere
Ausführungsform einer sequentiellen Logikschaltung nach dieser
Erfindung zeigt; und
-
Fig. 4 ein Blockschaltbild dar, das eine weitere
Ausführungsform einer sequentiellen Logikschaltung nach dieser
Erfindung zeigt.
Detailierte Beschreibung der bevorzugten Ausführungsform
-
Die in Fig. 2 gezeigte sequentielle Logikschaltung stellt
eine Ausführungsform der Erfindung dar, in der eine in einer
Vorlogikeinrichtung durchgeführte logische Berechnung
definierbar ist. Die Vorlogikeinrichtung weist ein Zwei-Port-
RAM 1' auf, und die Logikspeichereinrichtung 2 weist eine
Flipflopschaltung 2' auf. Eine externere EINGABE 4 und ein von
der Flipflopschaltung 2' ausgegebener Logikstatus 5 werden an
einen ersten Adressport A1 des RAM 1' angelegt, und ein
entsprechendes Datensignal, das basierend auf einer angelegten
Adresse durch den Port A1 selektiert wird, wird als ein neuer
Logikstatus 6 durch einen ersten Datenport D1 ausgeben.
Normalerweise arbeitet das Zwei-Port-RAM mit den ersten Ports
A1 und D1. In diesem Normalmodus wird ein Ausgangsdatensignal
durch den Datenport D1 ausgelesen, sobald ein R/W-Signal
(Lese/Schreib-Signal) 8 "Lesen" anzeigt. Ein Auswahlgatter 9
wird geschlossen, so daß der Datenport D1 nur mit der
Flipflopschaltung 2' verbunden ist. Deshalb arbeitet diese
Schaltung im obigen Modus ähnlich wie die in Fig. 1 gezeigte
Schaltung und ihre Funktion wird in abhängig von den Inhalten
des RAM 1' bestimmt.
-
Wenn ein Anwender diese Schaltung betreiben möchte, um
eine andere Funktion zu erzeugen, dann wird der Inhalt des RAM
1' unter Verwendung des zweiten Ports wie folgt überschrieben.
-
Ein Adressensignal 11 der Funktionsdefinitionseinrichtung 10
wird an den zweiten Adressport A2 angelegt, und ein
Datensignal 12 der Funktionsdefinitionseinrichtung wird an den
zweiten Datenport D2 angelegt, der in dieser Ausführungsform
mit dem Port D1 gemeinsam angeordnet ist. Gleichzeitig legt
die Funktionsdefinitionseinrichtung 10 ein
Gatteröffnungssignal 13 an das Auswahlgatter 9 und ein R/W-Signal 8, das
"Schreiben" anzeigt an das RAM 1' an, um so das RAM 1' mit dem
Datensignal 12 zu Überschreiben. Demzufolge wird der Inhalt
des RAM 1' mit den gewünschten Daten überschrieben, so daß die
in Fig. 2 gezeigte Schaltung mit einer gewünschten Funktion
arbeitet, nachdem sie in den Normalmodus zurückgekehrt ist.
-
Die in Fig. 3 gezeigte sequentielle Logikschaltung stellt
eine andere Ausführungsform der Erfindung dar, in der eine in
einer Folgelogikeinrichtung durchgeführte logische Berechnung
definierbar ist. Die Folgelogikeinrichtung weist ein RAM 3'
auf und die Logikspeichereinrichtung weist eine
Flipflopschaltung 2' auf. Obwohl das RAM 3' ein Ein-Port-RAM ist,
arbeitet es aufgrund der Funktion eines Multiplexers 14 in der
gleichen Art und Weise wie das in Fig. 2 gezeigte Zwei-Port-
RAM 1'. Der Multiplexer 14 selektiert entweder einen
Logikstatus 5 von der Flipflop-Schaltung 2' oder ein
Adressensignal 11 von der Funktionsdefinitionseinrichtung 10,
abhängig von einem Selektionssignal 15 aus der
Funktionsdefinitionseinrichtung 10. Das von dem Multiplexer 14
selektierte Signal wird an einen Adressport A des RAM 3'
angelegt. Normalerweise wird ein Ausgangsdatensignal, das dem
Logikstatus 5 entspricht, durch einen Datenport D als ein
AUSGABE-Signal ausgelesen, sobald der Multiplexer 14 den
Logikstatus 5 selektiert und sobald ein R/W-Signal 8 "Lesen"
anzeigt. Bei diesem Normalmodus wird ein Auswahlgatter 9
geschlossen, und diese sequentielle Logikschaltung arbeitet
ähnlich wie die in Fig. 1 gezeigte Schaltung. Die Funktion
dieser Schaltung wird in Abhängigkeit vom dem Inhalt des RAM
3' bestimmt.
-
Wenn ein Anwender diese Schaltung betreiben möchte, um
eine andere Funktion zu erzeugen, dann wird der Inhalt des RAM
3' wie folgt neu geschrieben. Das Selektionssignal 15
veranlaßt den Multiplexer zur Selektion des Adressensignals
11, um so auf das RAM 3' mit dem Signal 11 zuzugreifen.
Gleichzeitig legt die Funktionsdefinitionseinrichtung 10 ein
Gatteröffnungssignal 13 an das Auswahlgatter 9 und ein R/W-
Signal 8, das "Schreiben" anzeigt, an das RAM 3' an, um so ein
Datensignal 12 an den Datenport D anzulegen und dabei eine
Schreiboperation zu bewirken. Demzufolge wird das RAM 3' mit
den gewünschten Daten überschrieben, so daß diese Schaltung
mit einer gewünschten Funktion arbeitet, nachdem sie in den
Normalmodus zurückgekehrt ist.
-
Die in Fig. 4 gezeigte sequentielle Logikschaltung stellt
noch eine weitere Ausführungsform der Erfindung dar, in der
sowohl, in der Vorlogikeinrichtung als auch in der
Folgelogikeinrichtung durchgeführte logische Berechnungen definierbar
sind. Sowohl die Vorlogik- als auch die Folgelogikeinrichtung
weist ein RAM 16 auf. Als Folge davon wird ein Teil der
Adressen des RAM 16 der Vorlogikeinrichtung und der andere
Teil der Folgelogikeinrichtung zugeordnet. Die
Logikspeichereinrichtung wird durch eine Flipflop-Schaltung 2' gebildet.
Obwohl das RAM 16 ein Ein-Port-RAM ist, arbeitet es aufgrund
einer Funktion eines Multiplexers 14 in der gleichen Art und
Weise wie ein Zwei-Port-RAM. Der Multiplexer 14 selektiert
entweder einen- Logikstatus 5 von der Flipflop-Schaltung 2'
oder ein Adressensignal 11 von der
Funktionsdefinitionseinrichtung 10, abhängig von einem Selektionssignal 15 aus der
Funktionsdefinitionseinrichtung 10. Das selektierte Signal
wird an einen Adressport A eines RAM 16 angelegt.
Normalerweise wird ein Ausgangsdatensignal, das dem
Logikstatus 5 entspricht, durch einen Datenport D als ein
AUSGABE-Signal ausgelesen, sobald der Multiplexer 14 den
Logikstatus 5 selektiert und sobald ein R/W-Signal 8 "Lesen"
anzeigt. Dieses Ausgangssignal wird an eine externe Schaltung
als ein AUSGABE-Signal ausgegeben und an die Flipflop-
Schaltung 2' als ein neuer Logikstatus 6 angelegt. In dem oben
beschriebenen Normalmodus ist das Auswahlgatter 9 geschlossen.
Folglich arbeitet die in Fig. 4 gezeigte sequentielle
Logikschaltung ähnlich wie die in Fig. 1 gezeigte Schaltung,
und ihre Funktion wird in Abhängigkeit vom dem Inhalt des RAM
16 bestimmt.
-
Wenn ein Anwender diese Schaltung betreiben möchte, um
eine andere Funktion zu erzeugen, dann wird der Inhalt des RAM
16 wie folgt überschrieben. Das Selektionssignal 15 veranlaßt
den Multiplexer zur Selektion des Adressensignals 11, um so
auf das RAM 16 mit dem Signal 11 zuzugreifen. Gleichzeitig
legt die Funktionsdefinitionseinrichtung 10 ein
Gatteröffnungssignal 13 an das Auswahlgatter 9 und ein R/W-Signal 8,
das "Schreiben" anzeigt, an das RAM 16 an, um so ein
Datensignal 12 an den Datenport D anzulegen und dabei eine
Schreiboperation zu bewirken. Demzufolge wird das RAM 16 mit
den gewünschten Daten überschrieben, so daß diese Schaltung
mit einer gewünschten Funktion arbeitet, nachdem sie in den
Normalmodus zurückgekehrt ist.