DE3687249T2

DE3687249T2 - Zur synchronisationsherstellung in einem uebergangszustand geeignetes demodulationssystem.

Info

Publication number: DE3687249T2
Application number: DE8686111275T
Authority: DE
Inventors: Toru Matsuura; Masato Tahara; Manabu Yagi; Yasuharu Yoshida
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1985-08-15
Filing date: 1986-08-14
Publication date: 1993-04-15
Anticipated expiration: 2006-08-15
Also published as: DE3687249D1; AU6119886A; EP0212582B1; US4757266A; EP0212582A2; EP0212582A3; CA1262266A; AU584555B2

Description

Zur Synchronisationsherstellung in einem Übergangszustand geeignetes Demodulationssystem

Die Erfindung betrifft ein Demodulationssystem zur Demodulation eines modulierten Signals zu einem Paar digitaler Ausgangssignale. In der gesamten vorliegenden Patentbeschreibung ist zu beachten, daß das modulierte Signal einer mehrstufigen Quadratur-Amplitudenmodulation unterworfen wird und mehrere Pegel spezifizieren kann. Dementsprechend wird ein solches moduliertes Signal häufig als quadraturamplitudenmoduliertes Mehrpegelsignal oder als quadraturamplitudenmoduliertes Signal bezeichnet.
In einem digitalen Mikrowellenkommunikationssystem gibt es neuerdings die Tendenz, daß die Anzahl der Pegel des quadraturamplitudenmodulierten Signals zunimmt, um die Kommunikation mit hoher Effizienz durchzuführen. Durch eine solche Erhöhung der Pegelzahl wird das quadraturamplitudenmodulierte Signal anfällig gegen verschiedene Rauscheinwirkungen während der Übertragung. Im Demodulationssystem muß jede Gegenmaßnahme gegen Fading und Verzerrungen ergriffen werden, die mit einiger Wahrscheinlichkeit einzeln oder zusammen auf einem Übertragungsweg auftreten können.
Ein herkömmliches Demodulationssystem weist einen Transversalentzerrer auf, der auf ein quadraturamplitudenmoduliertes System-Eingangssignal anspricht und das System-Eingangssignal in ein entzerrtes Signal umwandelt. Ein Demodulator, dem das entzerrte Signal als moduliertes Signal zugeführt wird, demoduliert das modulierte Signal durch Ausführung einer kohärenten Demodulation in eine erste und eine zweite Gruppe demodulierter Digitalsignale.
Mit dieser Struktur dient das Transversalfilter als Gegenmaßnahme gegen Fading und Verzerrungen, während die kohärente Demodulation dazu dient, den Einfluß von Rauschquellen zu verringern.
Bei der Ausführung der kohärenten Demodulation muß eine Bezugsträgerwelle im Demodulator genau wiedergegeben werden. Außerdem sind Synchronisationsfehleranteile in der Bezugsträgerwelle drastisch zu verringern.
In der JP-A-131 151/1982, wird eine Trägerwellen-Wiedergabeschaltung vorgeschlagen, mit der Synchronisationsfehleranteile der Bezugsträgerwelle unter Verwendung eines Phasenfehlersignals reduziert werden können, das durch logische Verarbeitung von digitalen Zwischensignalen erzeugt wird, die von Analog- Digital-Wandlern (auch genannt: A/D-Wandler) des Demodulators zugeführt werden.
Dabei muß das quadraturamplitudenmodulierte Signal stets auf der optimalen Amplitude gehalten werden, um die Bezugsträgerwelle mit hoher Güte wiederzugeben. Zu diesem Zweck erfolgt im Demodulator gewöhnlich eine automatische Verstärkungsregelung (AGC) im Zusammenwirken mit der Wiedergabe der Bezugsträgerwelle.
Nach den experimentellen Untersuchungen des Erfinders ist die Trägerwellenwiedergabeschaltung insofern ungünstig, als die Synchronisation schwer herstellbar ist, wenn die automatische Verstärkungsregelung ungenügend ist und auf dem Übertragungsweg eine gleichphasige Störung oder Verzerrung auftritt. Infolgedessen wird bei einer solchen Schwierigkeit die Herstellung des synchronisierten Zustands sehr zeitraubend und oft unmöglich.
Andererseits weist der Transversalentzerrer einen kritischen Wert der Entzerrungsfähigkeit auf, der als erster kritischer Wert bezeichnet wird und dadurch definiert ist, daß die Verzerrungen, d. h. die Intersymbolstörungen, von einem niedrigen auf einen hohen Wert anwachsen. Der Transversalentzerrer besitzt einen weiteren kritischen Wert der Entzerrungsfähigkeit, der als zweiter kritischer Wert bezeichnet wird und dadurch definiert ist, daß der Transversalentzerrer durch Abnahme der Verzerrungen aus einem nicht betriebsfähigen Zustand in einen betriebsfähigen Zustand zurückkehrt. Idealerweise ist der erste kritische Wert gleich dem zweiten kritischen Wert. In der Praxis ist jedoch der zweite kritische Wert wesentlich kleiner als der erste kritische Wert. Das heißt, daß zur Rückkehr des Transversalentzerrers in den betriebsfähigen Zustand eine lange Zeit erforderlich ist, wenn er erst einmal in den nicht betriebsfähigen Zustand versetzt worden ist.
In den IEEE Transactions on Communications, Bd. COM-30, Nr. 10, Okt. 1982, S. 2385-2390, IEEE, New York, US; Y. Matsuo u. a., wird ein Trägerrückgewinnungssystem für allgemeine Amplituden-Phasentastungs-Modulationssignale offenbart. Ein für das System verwendeter Demodulator weist zwei Betriebsarten auf, um den Widerspruch zwischen schneller Erfassung und genauem stationärem Betriebsverhalten zu umfassen. Ein solcher Phasenregelkreis zur Trägerrückgewinnung weist erwünschte phasenstarre Punkte mit dem Phasenfehler Null, aber auch mehrere unerwünschte phasenstarre Punkte auf; eine Vierphasen-PSK-Anordnung (auch: Phasenumtastungsanordnung) weist dagegen keine unerwünschten phasenstarren Punkte auf. Die unerwünschten phasenstarren Punkte bei mehrstufiger QAM (Quadratur-Amplitudenmodulation) werden praktisch eliminiert. Insbesondere werden bei Ausführung einer Achtphasen-PSK nur der vierte und der fünfte Signalpunkt in einer Phasenebene ausgewählt, um im Erfassungsmodus unter Verwendung eines groben Trägerrückgewinnungsfensters ein Phasenfehlersignal zu erzeugen. Verzerrungen und Störungen werden jedoch nicht eliminiert.
Im Bell Systems Technical Journal, Bd. 55, Nr. 3, März 1976, S. 317-334, AT&T Company, New York, USA; D.D. Falconer, wird eine Kombination aus Entzerrungs- und Trägerrückgewinnungsvorrichtungen offenbart, ohne daß auf Zonen oder eine zweite Wichtungssteuereinrichtung Bezug genommen wird.

Kurzbeschreibung der Erfindung

Eine Aufgabe der Erfindung ist die Bereitstellung eines Demodulationssystems, das eine Bezugsträgerwelle auch während des Betriebs einer unzureichenden automatischen Verstärkungsregelung und auch bei vorhandener gleichphasiger Störung getreu wiedergeben kann.
Eine weitere Aufgabe der Erfindung ist die Bereitstellung eines Demodulationssystems vom beschriebenen Typ, das auch in Gegenwart der gleichphasigen Störung schnell den Synchronisationszustand herstellen kann.
Eine weitere Aufgabe der Erfindung ist die Bereitstellung eines Demodulationssystems vom beschriebenen Typ, das den oben definierten zweiten kritischen Wert in einem im Demodulationssystem enthaltenen Transversalentzerrer erhöhen und die Entzerrungsfähigkeit im Transversalentzerrer verbessern kann.
Diese Aufgaben werden mit den in den Ansprüchen beschriebenen Merkmalen gelöst.

Kurzbeschreibung der Zeichnungen

Fig. 1 zeigt ein Blockschaltbild eines Demodulationssystems nach einem ersten Ausführungsbeispiel der Erfindung;
Fig. 2 zeigt eine Phasenebene zur Beschreibung der Funktion eines Demodulators, der in dem Demodulationssystem nach Fig. 1 enthalten ist;
Fig. 3 zeigt eine vergrößerte Darstellung eines Teils der in Fig. 2 gezeigten Phasenebene;
Fig. 4 zeigt ein Blockschaltbild einer Schaltung zur automatischen Verstärkungsregelung, die in dem in Fig. 1 gezeigten Demodulationssystem verwendet wird;
Fig. 5 zeigt eine Darstellung zur Funktionsbeschreibung der in Fig. 4 gezeigten automatischen Verstärkungsregelungsschaltung;
Fig. 6 zeigt ein Blockschaltbild für einen Teil eines Transversalentzerrers, der in dem in Fig. 1 gezeigten Demodulationssystem verwendet wird;
Fig. 7 zeigt ein Blockschaltbild eines Demodulationssystems nach einem zweiten Ausführungsbeispiel der Erfindung;
Fig. 8 zeigt ein Blockschaltbild für einen Teil eines Transversalfilters, der in dem in Fig. 7 dargestellten Demodulationssystem verwendet wird.
Fig. 9 zeigt ein Blockschaltbild einer Schaltung, die als Ersatzschaltung für einen Teil des in Fig. 8 dargestellten Transversalfilterteils dienen kann;
Fig. 10 zeigt ein Blockschaltbild eines Demodulators, der in einem Demodulationssystem nach einem dritten Ausführungsbeispiel der Erfindung verwendet werden kann; und
Fig. 11 zeigt ein Blockschaltbild einer Schaltung, die als Ersatzschaltung für einen Teil des in Fig. 10 dargestellten Demodulators dienen kann.

Beschreibung der bevorzugten Ausführungsbeispiele

Wie aus Fig. 1 ersichtlich, weist ein Demodulationssystem nach dem ersten Ausführungsbeispiel der Erfindung einen Transversalentzerrer 21 und einen Demodulator 22 auf. Bei Zuführung eines Systemeingangssignals IN entzerrt der Transversalentzerrer 21 das Systemeingangssignal IN auf eine später zu beschreibende Weise zu einem entzerrten Signal. Das entzerrte Signal wird dem Demodulator 22 als moduliertes Signal MD zugeführt. In jedem Fall werden sowohl das Systemeingangssignal IN als auch das modulierte Signal MD einer Quadratur-Amplitudenmodulation (QAM) unterworfen und weisen in einer Phasenebene, die durch zwei Quadrantenbezugsachsen in vier Quadranten (erster bis vierter Quadrant) unterteilt ist, mehrere Signalpunkte auf. Die Anzahl der Signalpunkte kann beispielsweise 16, 64, 256 oder 1024 betragen. Lediglich der klaren Beschreibung halber wird angenommen, daß die Anzahl der Signalpunkte gleich 64 ist. Dementsprechend können die Quadratur-Amplitudenmodulation und das modulierte Signal MD als 64er QAM bzw. als 64er QAM-Signal bezeichnet werden.
Der bequemeren Beschreibung halber wird zunächst der Demodulator 22 beschrieben. Der Demodulator 22 dient, kurz gesagt, zur Demodulation des modulierten Signals MD in eine erste Gruppe digitaler Ausgangssignale Op und eine zweite Gruppe digitaler Ausgangssignale Oq. Das digitale Ausgangssignal Op der ersten Gruppe ist repräsentativ für die gleichphasigen Komponenten des modulierten Signals MD, während das digitale Ausgangssignal Oq der zweiten Gruppe die Quadratur-Phasenkomponenten des modulierten Signals MD repräsentiert. Die digitalen Ausgangssignale Op und Oq der ersten und der zweiten Gruppe bestehen aus drei Erstgruppenbits D1p, D2p und D3p bzw. drei Zweitgruppenbits D1q, D2q und D3q. Ein erstes (D1p oder D1q) der drei Bits kann als höchstwertiges Bit angesehen werden. Die ersten Bits D1p und D1q dienen zur Festlegung des jeweiligen Quadranten in der Phasenebene und können als Quadrantenfestlegungssignale bezeichnet werden.
Der Demodulator 22 weist einen Phasendetektor 23 auf, der als kohärenter Detektor bezeichnet werden kann und mit dem modulierten Signal MD und einem Bezugsträgersignal oder einer Bezugsträgerwelle CA gespeist wird, die auf eine später zu beschreibende Weise reproduziert wird. Unter diesen Bedingungen führt der Phasendetektor 23 eine kohärente Demodulation aus und erzeugt ein erstes und ein zweites demoduliertes Analogsignal P bzw. Q, welche die phasengleiche bzw. die Quadraturphasenkomponente übermitteln.
Das erste und das zweite demodulierte Analogsignal P und Q werden durch variable Dämpfungsglieder 24 bzw. 25 einem ersten und einem zweiten Analog-Digital-Wandler (A/D-Wandler) 26 bzw. 27 zugeleitet und in eine erste und eine zweite Gruppe digitaler Zwischensignale umgewandelt, wobei jede Gruppe aus 5 Bits besteht. Von den fünf Bits sind jeweils das erste bis dritte Bit denen der digitalen Ausgangssignale Op und Oq der ersten bzw. zweiten Gruppe gemeinsam, während die vierten Bits D4p und D4q der digitalen Zwischensignale der ersten bzw. zweiten Gruppe die Fehlerkomponenten repräsentieren und auch als Fehlersignale Ep bzw. Eq bezeichnet werden. Die Verwendung des fünften Bits jeder digitalen Zwischensignalgruppe wird im weiteren Verlauf der Beschreibung klar werden.
So kann eine Kombination aus den Dämpfungsgliedern 24 und 25 und dem ersten und zweiten Analog-Digital-Wandler 26 und 27 als Umwandlungsschaltung zur Umwandlung des ersten und des zweiten demodulierten Signals P und Q in die erste und die zweite Gruppe digitaler Zwischensignale bezeichnet werden.
Das erste bis dritte Bit des digitalen Zwischensignals der ersten Gruppe werden als digitales Ausgangssignal Op der ersten Gruppe erzeugt. Ebenso werden das erste bis dritte Bit des digitalen Zwischensignals der zweiten Gruppe als digitales Ausgangssignal Oq der zweiten Gruppe erzeugt.
Außerdem werden das erste bis vierte Bit der ersten bzw. zweiten digitalen Zwischensignalgruppe an den ersten bzw. zweiten automatischen Verstärkungsregler 31 bzw. 32 übergeben. Der erste und der zweite automatische Verstärkungsregler 31 bzw. 32 wirken mit den Dämpfungsgliedern 24 bzw. 25 so zusammen, daß die Amplituden des ersten und des zweiten demodulierten Analogsignals P bzw. Q auf eine noch zu beschreibende Weise auf optimalen Werten gehalten werden. Die ersten Bits D1p und D1q und die vierten Bits D4p und D4q werden an eine Logikschaltung 33 übergeben, die in Struktur und Funktion der in der japanischen ungeprüften Patentschrift Nr. 131 151/1982 beschriebenen Schaltung ähnlich sein kann und die, wie in der obengenannten Literaturstelle beschrieben, ein Trägersteuersignal CO&sub1; erzeugt. Das Trägersteuersignal CO&sub1; kann als Normalphasen-Steuersignal bezeichnet werden, wie im weiteren Verlauf der vorliegenden Beschreibung klar werden wird.
Fig. 1 zeigt, daß das erste bis fünfte Bit D1p bis D5p bzw. D1q bis D5q einem Festwertspeicher (ROM) 35 zugeleitet werden, der zur Ausführung einer logischen Operation dienen kann, wie sofort klar werden wird.
In Fig. 2 und 3 zusammen mit Fig. 4 ist die Phasenebene des modulierten Signals MD dargestellt, um die logische Operation des Festwertspeichers 35 zu beschreiben. Wie in Fig. 2 gezeigt, weist das modulierte Signal MD vierundsechzig Signalpunkte in der Phasenebene auf. Die Phasenebene wird durch die Quadrantenbezugsachsen, die bei P&sub0; und Q&sub0; abgebildet und durch die ersten Bits D1p bzw. D1q der ersten und der zweiten digitalen Zwischensignalgruppe definiert sind, in Quadranten unterteilt. Im dargestellten Beispiel sind jeweils acht von den Signalpunkten mit gleichen Abständen voneinander in der Nähe jeder Quadrantenbezugsachse P&sub0; bzw. Q&sub0; angeordnet.
Im Einklang mit der vorliegenden Erfindung ist die dargestellte Phasenebene durch zwei Hilfsbezugsachsen A&sub0; und B&sub0; unterteilt, die gegen die Quadrantenbezugsachsen P&sub0; und Q&sub0; um π/4 (Radian) phasenverschoben sind. Infolgedessen wird die Phasenebene durch die Quadranten- und die Hilfsbezugsachsen P&sub0;, Q&sub0;, A&sub0; und B&sub0; in acht Flächen unterteilt.
Längs und in der Nähe der Hilfsbezugsachsen A&sub0; und B&sub0; sind zu beiden Seiten der in jedem Quadranten verlaufenden Hilfsachse mehrere Zonen definiert. Die Zonen in jedem Quadranten werden daher in eine entgegen der Uhrzeigerrichtung liegende Zone a&sub1; und eine in Uhrzeigerrichtung liegende Zone a&sub2; unterteilt. Mit anderen Worten, man kann sagen, daß die entgegen der Uhrzeigerrichtung liegende Zone a&sub1; des ersten Quadranten zwischen der Hilfsbezugsachse A&sub0; und einer ersten zusätzlichen Achse A&sub1; definiert ist, die im Abstand L von der Hilfsbezugsachse A&sub0; liegt, während die in Uhrzeigerrichtung liegende Zone a&sub2; des ersten Quadranten zwischen der Hilfsbezugsachse A&sub0; und einer zweiten zusätzlichen Achse A&sub2; definiert ist, die bezüglich der Hilfsbezugsachse A&sub0; zur ersten zusätzlichen Achse A&sub1; symmetrisch liegt. Ebenso sind die entgegen der Uhrzeigerrichtung liegende und die in Uhrzeigerrichtung liegende Zone a&sub1; bzw. a&sub2; des zweiten Quadranten zwischen der Hilfsbezugsachse B&sub0; und einer dritten zusätzlichen Achse B&sub1; bzw. zwischen der Hilfsbezugsachse B&sub0; und einer vierten zusätzlichen Achse B&sub2; definiert.
In Fig. 3 werden die erste und die zweite zusätzliche Achse A&sub1; und A&sub2; im ersten Quadranten durch je fünf Bits der aus dem ersten und dem zweiten Analog-Digital-Wandler 26 bzw. 27 übertragenen ersten bzw. zweiten digitalen Zwischensignalgruppe approximiert. So werden die Hilfsachse A&sub0; und die erste und zweite zusätzliche Achse A&sub1; und A&sub2; angenähert durch Stufenlinien dargestellt, die längs der Hilfsachse A&sub0; und längs der ersten und der zweiten zusätzlichen Achse monoton variieren. Wenn die Hilfsachse A&sub0; durch eine solche Stufenlinie approximiert wird, entsteht eine Folge von toten Zonen Dz längs der Hilfsachse A&sub0;, wie in Fig. 3 gezeigt. Zur Verringerung der toten Zonen Dz kann die Bitzahl jedes digitalen Zwischensignals vergrößert werden. In der Praxis hat sich bestätigt, daß jede Achse durch Hinzunahme von zwei oder drei Bits zu jeder digitalen Ausgangssignalgruppe Op bzw. Oq approximiert werden kann.
In Fig. 1 und 2 erfaßt der Festwertspeicher 35, ob ein von der ersten und der zweiten digitalen Zwischensignalgruppe spezifizierter Signalpunkt im jeweiligen Quadranten bezüglich der Hilfsachse A&sub0; bzw. B&sub0; entgegen der Uhrzeigerrichtung oder in Uhrzeigerrichtung liegt und ob der betreffende Signalpunkt in eine der entgegen der Uhrzeigerrichtung oder in Uhrzeigerrichtung liegenden Zonen a&sub1; bzw. a&sub2; fällt oder nicht. Dazu erzeugt der Festwertspeicher 35 ein erstes Auswertungssignal S&sub1;, das aussagt, ob der Signalpunkt auf der Seite entgegen der Uhrzeigerrichtung oder der Seite in Uhrzeigerrichtung liegt.
Ferner wird vom Festwertspeicher 35 ein zweites Auswertungssignal S&sub2; erzeugt, um darzustellen, ob der Signalpunkt in eine der beiden Zonen a&sub1; bzw. a&sub2; fällt oder nicht.
Insbesondere nimmt das erste Auswertungssignal S&sub1; den Logikpegel "1" an, wenn der Signalpunkt auf der Seite entgegen der Uhrzeigerrichtung liegt; andernfalls nimmt das Signal den Logikpegel "0" an, wie in Fig. 2 und 3 durch "1" und "0" angedeutet. Das zweite Auswertungssignal S&sub2; nimmt den Logikpegel "1" an, wenn der Signalpunkt zu den Zonen a&sub1; und a&sub2; gehört, andernfalls den Logikpegel "0".
Im folgenden wird das erste Auswertungssignal S&sub1; betrachtet. Wenn die Signalpunkte aus den dargestellten Positionen bezüglich der Quadrantenbezugsachsen P&sub0; und Q&sub0; und der Hilfsachsen A&sub0; und B&sub0; in Uhrzeigerrichtung gedreht werden, nimmt das erste Auswertungssignal S&sub1; den Logikpegel "1" an. Andererseits nimmt das erste Auswertungssignal S&sub1; bei einer Drehung der Signalpunkte gegen die Uhrzeigerrichtung den Logikpegel "0" an. Das heißt, daß das erste Auswertungssignal S&sub1; einen Phasenfehler darstellt, der sich aus der Drehung der Signalpunkte ergibt, und daher als Phasenfehlersignal dient. Mit anderen Worten, das erste Auswertungssignal S&sub1; wird durch die gleichphasige Störung und eine Amplitudenänderung des modulierten Signals MD niemals ungünstig beeinflußt. Jedenfalls wird das erste Auswertungssignal S&sub1; nur in Abhängigkeit von der Drehrichtung erzeugt.
Das erste Auswertungssignal S&sub1; muß jedoch ausschließlich aus den Signalpunkten ausgewertet werden, die entweder auf den Hilfsbezugsachsen A&sub0; und B&sub0; oder in deren Nähe liegen. Dies ist darauf zurückzuführen, daß aus den Signalpunkten, die von den Hilfsbezugsachsen A&sub0; und B&sub0; weiter entfernt sind, nur Rauschsignale abgeleitet werden und daraus kein Phasenfehlersignal erzeugt wird.
Unter diesen Umständen ist es vorzuziehen, daß aus den Signalpunkten, die von den Hilfsbezugsachsen A&sub0; und B&sub0; entfernt liegen, keine Informationen abgeleitet werden. In die Phasenebene werden die erste bis vierte Hilfsbezugsachse A&sub1; bis B&sub2; eingezeichnet, um die Zonen a&sub1; und a&sub2; zu definieren und durch den Gebrauch des zweiten Auswertungssignal S&sub2; jede Information außer für die Zonen a&sub1; und a&sub2; überflüssig zu machen.
Daraus läßt sich leicht entnehmen, daß die Zonen a&sub1; und a&sub2; entgegen der Uhrzeigerrichtung bzw. in Uhrzeigerrichtung so bestimmt werden müssen, daß nur die Signalpunkte auf den Hilfsbezugsachsen A&sub0; und B&sub0; in den Zonen a&sub1; und a&sub2; entgegen der Uhrzeigerrichtung bzw. in Uhrzeigerrichtung enthalten sind.
Insbesondere ist aus Fig. 1 erkennbar, daß das erste Auswertungssignal S&sub1; einerseits einem D-Flipflop 38 und andererseits dem Transversalentzerrer 21 zugeführt wird. Das zweite Auswertungssignal S&sub2; wird über ein UND-Gatter 39, das durch eine Taktimpulsfolge CLK freigegeben wird, dem D-Flipflop 38 sowie dem Transversalentzerrer 21 zugeführt. Bei dieser Struktur wird das erste Auswertungssignal S&sub1; einem Schaltkreis 41 als spezifisches, mit der Taktimpulsfolge CLK synchrones Phasenfehlersignal nur dann zugeführt, wenn das zweite Auswertungssignal S&sub2; den Logikpegel "1" annimmt. Folglich wird das erste Auswertungssignal S&sub1; dem Schaltkreis 41 als spezifisches Phasenfehlersignal übergeben, wenn jeder Signalpunkt in einer der beiden Zonen a&sub1; und a&sub2; entgegen der Uhrzeigerrichtung bzw. in Uhrzeigerrichtung liegt.
Der Schaltkreis 41 wird mit dem Trägersteuersignal, dem Normalphasensteuersignal CO&sub1;, von der logischen Schaltung 33 gespeist und über ein ODER-Gatter 43 durch ein Schaltsteuersignal CONT gesteuert. Hier ist zu erwähnen, daß das Trägersteuersignal CO&sub1; in Abhängigkeit von der Amplitude des modulierten Signals MD variiert. Das Bezugsträgersignal CA wird daher durch eine Amplitudenänderung des modulierten Signals MD oder durch die gleichphasige Störung ungünstig beeinflußt, wenn das Bezugsträgersignal CA nur durch das Trägersteuersignal CO&sub1; gesteuert wird.
Eine solche Amplitudenänderung des modulierten Signals MD tritt häufig auf, wenn der erste und der zweite automatische Verstärkungsregler 31 bzw. 32 in Übergangszustände versetzt werden, die sich von Normalzuständen unterscheiden. Unter diesen Bedingungen wählt der Schaltkreis 41 im Zusammenwirken mit dem ersten und dem zweiten automatischen Verstärkungsregler 31 bzw. 32 entweder das spezifische Phasenfehlersignal oder das Trägersteuersignal CO&sub1; aus.
In jedem Falle wird selektiv entweder das spezifische Phasenfehlersignal oder das Trägersteuersignal CO&sub1; über ein Tiefpaßfilter 44 einem spannungsgesteuerten Oszillator 45 als Phasensteuersignal PC zugeführt. Als Antwort auf das Phasensteuersignal PC steuert der spannungsgesteuerte Oszillator 45 das Bezugsträgersignal CA so, daß es in Synchronisation mit einer Trägerwelle gebracht wird, die in der dem Fachmann bekannten Weise im modulierten Signal enthalten ist.
In dem dargestellten Beispiel wird das Phasensteuersignal PC auch an einen Asynchronzustandsdetektor (DET) 47 übergeben, der zur Erfassung der Übergangszustände, insbesondere eines asynchronen Zustands des Demodulators 22, verwendet wird. Bei Erfassung eines asynchronen Zustands sendet der Asynchronzustandsdetektor 47 ein Alarmsignal ALM mit dem Logikpegel "1" an das ODER-Gatter 43.
Dem ODER-Gatter 43 werden außerdem ein erstes und ein zweites Alarmsignal ALM&sub1; und ALM&sub2; vom ersten bzw. zweiten automatischen Verstärkungsregler 31 bzw. 32 zugeführt. Das erste und das zweite Alarmsignal ALM&sub1; bzw. ALM&sub2; nehmen jeweils den Logikpegel "1" an, wenn der betreffende automatische Verstärkungsregler 31 bzw. 32 in den Übergangszustand versetzt wird, d. h. wenn die Verstärkungsregelung unzureichend ist.
Unter Bezugnahme auf Fig. 4 und 5 und wiederum auf Fig. 1 ist erkennbar, daß der erste und der zweite automatische Verstärkungsregler 31 bzw. 32 jeweils einen Logikbaustein 51 aufweisen, der auf das erste bis vierte Bit der ersten bzw. zweiten digitalen Zwischensignalgruppe D&sub1; bis D&sub4;(die Suffixe p und q wurden weggelassen) anspricht. Der Logikbaustein 51 führt eine logische Operation aus, in der acht Signalpunkte d&sub1; bis d&sub8; ausgewertet werden, die entlang der jeweiligen Quadrantenbezugsachsen P&sub0; und Q&sub0; angeordnet sind (Fig. 2). Im Übergangszustand wird dem jeweiligen automatischen Verstärkungsregler 31 bzw. 32 entweder ein Signal mit extrem niedrigem Pegel oder ein Signal mit extrem hohem Pegel als erste bzw. zweite digitale Zwischensignalgruppe zugeführt. Dementsprechend erzeugt der Logikbaustein 51 ein Setzsignal S mit dem Logikpegel "1", wenn jede digitale Zwischensignalgruppe ein Flächenpaar C&sub0; anzeigt, das außerhalb eines obersten Signalpunkts d&sub1; und eines untersten Signalpunkts d&sub8; liegt. Der Logikbaustein 51 erzeugt ein Rücksetzsignal R mit dem Logikpegel "1", wenn jede digitale Zwischensignalgruppe eine Fläche C&sub1; anzeigt, die zwischen den beiden inneren Signalpunkten d&sub4; und d&sub5; liegt, wobei diese beiden Fälle einander ausschließen.
Das Setzsignal S bzw. das Rücksetzsignal R wird einem Flipflop 52 zugeführt, um als Dämpfungssteuersignal an das jeweilige Dämpfungsglied 24 bzw. 25 übergeben zu werden. Jedes Dämpfungsglied 24 bzw. 25 wird so betrieben, daß die jeweilige Amplitude des demodulierten Analogsignals auf einem optimalen Wert gehalten wird. Im Übergangszustand erzeugt das Flipflop 52 ein Dämpfungssteuersignal mit Gleichstrompegel, da jede digitale Zwischensignalgruppe ständig in einem der Bereiche C&sub0; und C&sub1; liegt. Andererseits erzeugt das Flipflop 52 im Normalzustand ein Dämpfungssteuersignal mit dem Tastverhältnis 1/2.
Ein Pegeldetektor 53 überwacht das Dämpfungssteuersignal und erzeugt bei Feststellung des Übergangszustands das erste oder das zweite Alarmsignal ALM&sub1; bzw. ALM&sub2;. Diese Erzeugung des Alarmsignals ALM&sub1; oder ALM&sub2; wird durch die Berechnung der Differenz zwischen den Gleichstrompegeln im Übergangszustand bzw. im Normalzustand ermöglicht.
In Fig. 1 werden das erste und das zweite Alarmsignal ALM&sub1; und ALM&sub2; zusammen mit dem Alarmsignal ALM als Schaltsteuersignal CONT über das ODER-Gatter 43 gesendet. Wenn das Schaltsteuersignal CONT als Antwort auf den Logikpegel "1" mindestens eines der Alarmsignale ALM, ALM&sub1; und ALM&sub2; den Logikpegel "1" annimmt, wählt der Schaltkreis 41 das spezifische Phasensteuersignal aus, das über das Tiefpaßfilter 44 als Phasensteuersignal PC dem spannungsgesteuerten Oszillator 45 zugeführt wird.
Folglich wird im Übergangszustand das erste Auswertungssignal S&sub1; als Phasensteuersignal PC an den spannungsgesteuerten Oszillator 45 übergeben. Wie oben erwähnt, ist das erste Auswertungssignal S&sub1; von der Amplitude des modulierten Signals MD unabhängig. Unter Verwendung des ersten Auswertungssignals S&sub1; wird daher in günstiger Weise der Synchronisationszustand hergestellt.
Das erste Auswertungssignal S&sub1; wird jedoch unter Bezugnahme auf einen Teil der in der Phasenebene angeordneten Signalpunkte erzeugt. Dies verursacht im Vergleich zum Trägersteuersignal CO&sub1; einen leichten Anstieg der im Bezugsträgersignal CA enthaltenen Synchronisationsfehleranteile, die unter Bezugnahme auf die Signalpunkte insgesamt erzeugt werden. Folglich ist es günstiger, nach Herstellung des Synchronisationszustands das Trägersteuersignal CO&sub1; zur Steuerung des Bezugsträgersignals CA zu verwenden. Unter Berücksichtigung dieser ,Tatsache wird das erste Auswertungssignal S&sub1; durch den Schaltkreis 41 in das Trägersteuersignal CO&sub1; umgewandelt, nachdem alle Alarmsignale ALM, ALM&sub1; und ALM&sub2; gelöscht worden sind, d. h. nachdem der Synchronisationszustand hergestellt ist. Diese Umwandlung des ersten Auswertungssignals S&sub1; in das Trägersteuersignal CO&sub1; wird mit zunehmender Anzahl der Signalpunkte effektiver.
In Fig. 2 können die Synchronisationsfehleranteile der Bezugsträgerwelle mit abnehmendem Abstand L verringert werden. In Positionen, die gegenüber dem in Fig. 2 dargestellten Zustand einer Drehung unterworfen wurden, tritt jedoch häufig eine scheinbare Mitnahmeerscheinung auf, wenn der Abstand L zu kurz wird. Angesichts der scheinbaren Mitnahmeerscheinung ist ein großer Abstand L günstiger. Unter diesen Umständen werden die Zonen a&sub1; und a&sub2; entgegen der Uhrzeigerrichtung bzw. in Uhrzeigerrichtung nach Signalpunkten hin erweitert, die den auf den Hilfsbezugsachsen A&sub0; und B&sub0; liegenden Signalpunkten benachbart sind.
Im Demodulator 22 werden die Schaltungselemente mit Ausnahme des Phasendetektors 23 insgesamt als Decoder 54 bezeichnet, der zur Decodierung des ersten und des zweiten demodulierten Analogsignals P und Q in die erste bzw. zweite digitale Ausgangssignalgruppe Op bzw. Oq dient. Außerdem kann die Kombination aus dem Festwertspeicher 35, dem D-Flipflop 38 und dem UND-Gatter 39 als logische Operationsschaltung zur Erzeugung des spezifischen Phasensteuersignals als Antwort auf die erste und die zweite digitale Zwischensignalgruppe bezeichnet werden. Der Schaltkreis 41 und das Tiefpaßfilter 44 dienen dazu, dem spannungsgesteuerten Oszillator 45 entweder das spezifische Phasensteuersignal oder das Normalphasensteuersignal (d. h. das Trägersteuersignal) CO&sub1; zuzuführen, und werden als Signalzuführungsschaltung bezeichnet.
Aus Fig. 1 ist ferner erkennbar, daß das erste und das zweite Auswertungssignal S&sub1; und S&sub2; zusammen mit dem Schaltsteuersignal CONT in den Transversalentzerrer 21 eingespeist werden. Der Transversalentzerrer 21 wird außerdem mit den ersten Bits D1p und D1q und den vierten Bits D4p und D4q der ersten und der zweiten digitalen Zwischensignalgruppe gespeist, um das Systemeingangssignal IN in ein entzerrtes Signal umzuwandeln, d. h. in das modulierte Signal MD. Die ersten Bits D1p und D1q können als Quadrantenfestlegungssignale bezeichnet werden, während die vierten Bits D4p und D4q als Fehlersignale Ep und Eq bezeichnet werden können. Wie weiter oben erwähnt, wird das Systemeingangssignal IN der Quadratur-Amplitudenmodulation unterworfen und besitzt eine reale und eine imaginäre Komponente. Es wird angenommen, daß das dargestellte Systemeingangssignal IN zu einem Zwischenfrequenzband (ZF-Band) gehört.
Der Transversalentzerrer 21 weist ein Transversalfilter 55 auf, das im Zwischenfrequenzband arbeitet. Wie dem Fachmann bekannt, umfaßt das Transversalfilter 55 mehrere Verzögerungsglieder zur Verzögerung des Systemeingangssignals IN sowie mehrere Anzapfungen auf beiden Seiten jedes Verzögerungsgliedes. Im dargestellten Beispiel sind vier Verzögerungsglieder und daher fünf Anzapfungen vorhanden. Die fünf Anzapfungen sind fortlaufend von -2 bis +2 numeriert, wobei der mittleren Anzapfung die 0 zugeordnet ist. Die Anzapfungen werden durch komplexe Wichtungssteuersignale gesteuert, die in Realteil- Wichtungssteuersignale R&sbplus;&sub2;, R&sbplus;&sub1;, R&submin;&sub1; und R&sub2; und Imaginärteil- Wichtungssteuersignale I&sbplus;&sub2;, I&sbplus;&sub1;, I&sub0;, I&submin;&sub1; und I&submin;&sub2; unterteilt sind. Die Realteil-Wichtungssteuersignale R±2 und R±1 werden dem Transversalfilter 55 von einer ersten Wichtungssteuerschaltung 56 zugeführt, während die Imaginärteil-Wichtungssteuersignale I±2, I±1 und I&sub0; von einer zweiten Wichtungssteuerschaltung 57 zugeführt werden. Das Imaginärteil-Wichtungssteuersignal I&sub0; wird u.u. im Transversalfilter 55 nicht verwendet, kann aber für einen anderen Zweck im Demodulator 22 eingesetzt werden. Daher wird das Imaginärteil-Wichtungssteuersignal I&sub0; später dargestellt.
Der ersten Wichtungssteuerschaltung 56 werden die Quadrantenfestlegungssignale D1p und D1q und die Fehlersignale Ep und Eq zugeführt, um in der bekannten Weise die Realteil-Wichtungssteuersignale R±2, R±1 zu erzeugen.
Andererseits spricht die zweite Wichtungssteuerschaltung 57 auf das erste und das zweite Auswertungssignal S&sub1; und S&sub2;, die Quadrantenfestlegungssignale D1p und D1q und das Schaltsteuersignal CONT an.
Aus Fig. 6 ist erkennbar, daß die zweite Wichtungssteuerschaltung 57 eine Signalgeberschaltung 61 aufweist, die auf die Quadrantenfestlegungssignale (D1p und D1q) und die Fehlersignale (Ep und Eq) anspricht und in der bekannten Weise fünf lokale Wichtungssteuersignale erzeugt. Die Wichtungssteuersignale sind bei I-2'', I-1'', I0'', I+1'' und I+2'' angedeutet und werden als Normalwichtungssteuersignale bezeichnet, da sie im Normalzustand des Demodulators 22 verfügbar werden, wie aus der weiteren Beschreibung ersichtlich werden wird.
Die zweite Wichtungssteuerschaltung 57 weist eine Signalverarbeitungsschaltung auf, die auf die Quadrantenfestlegungssignale (D1p und D1q) und das erste und zweite Auswertungssignal S&sub1; und S&sub2; anspricht, die alle vom Demodulator 22 übermittelt werden. Die Quadrantenfestlegungssignale D1p und D1q werden über ein erstes bzw. ein zweites Vorverzögerungsglied 66 bzw. 67 an ein Exklusiv-ODER-Gatter 63 übergeben, um eine Verzögerungszeit im Festwertspeicher 35 zu kompensieren (Fig. 1). Das Ausgangssignal des Exklusiv-ODER-Gatters 63 wird einem Exklusiv-ODER-Gatter 68 als Quadrantensignal zugeführt, das sich einerseits auf den jeweiligen Quadranten und andererseits auf fünf in Reihe geschaltete Verzögerungsglieder 711 bis 715 bezieht. Jedes Verzögerungsglied 711 bis 715 weist eine Verzögerung auf, die gleich dem für jedes Bit festgelegten Zeitschlitz ist. Infolgedessen wird das Ausgangssignal des Exklusiv-ODER-Gatters 63 nacheinander durch die Verzögerungsglieder 711 bis 715 verzögert, und daraus werden von den Verzögerungsgliedern 711 bis 715 das erste bis fünfte verzögerte Quadrantensignal D&sub1; bis D&sub5; erzeugt.
Das erste Auswertungssignal S&sub1; wird zusätzlich zum Ausgangssignal des Exklusiv-ODER-Gatters 63 dem Exklusiv-ODER-Gatter 68 zugeführt, um eine Korrelation zwischen dem ersten Auswertungssignal S&sub1; und den Quadrantenfestlegungssignalen D1p und D1q aufzuheben, wonach das Signal drei in Serie geschalteten Verzögerungsgliedern 721, 722 und 723 zugeführt wird. Das Exklusiv-ODER-Gatter 68 kann weggelassen werden, wenn die Korrelation zwischen dem ersten Auswertungssignal S&sub1; und den Quadrantenfestlegungssignalen D1p und D1q vorher bei der im Festwertspeicher 35 ausgeführten logischen Operation aufgehoben wird. In jedem Fall wird das erste Auswertungssignal S&sub1; nacheinander von den in Serie geschalteten Verzögerungsgliedern 721 bis 723 verzögert, und daraus wird ein erstes verzögertes Auswertungssignal Sd&sub1; erzeugt.
Außerdem wird auch das zweite Auswertungssignal S&sub2; für drei Zeitschlitze durch eine Serie von Verzögerungsgliedern 731 bis 733 verzögert und einem UND-Gatter 74 nach einer Verzögerung von drei Zeitschlitzen als zweites verzögertes Auswertungssignal Sd&sub2; zugeführt. Das zweite verzögerte Auswertungssignal Sd&sub2; wird synchron mit den Taktimpulsen CLK erzeugt.
Das erste bis fünfte verzögerte Quadrantensignal D&sub1; bis D&sub5; werden je einer der fünf Anzapfungen des Transversalfilters 55 zugeordnet und zusammen mit dem ersten verzögerten Auswertungssignal Sd&sub1;, das eine der beiden Zonen a&sub1; oder a&sub2; entgegen der Uhrzeigerrichtung bzw. in Uhrzeigerrichtung anzeigt, dem ersten bis fünften Exklusiv-ODER-Gatter 76 bis 80 zugeführt.
Das erste bis fünfte Ergebnissignal werden vom ersten bis fünften Exklusiv-ODER-Gatter 76 bis 80 zum ersten bis fünften D-Flipflop 81 bis 85 übermittelt und im ersten bis fünften D- Flipflop 81 bis 85 gesetzt, wenn das zweite verzögerte Auswertungssignal Sd&sub2; bei Erzeugung der Taktimpulse CLK den Logikpegel "1" annimmt. In der Folge übergeben das erste bis fünfte D-Flipflop 81 bis 85 das erste bis fünfte Flipflopsignal I-2', I-1', I0', I+1' und I+2' an eine Entzerrerschalteinheit 86, wenn das zweite verzögerte Auswertungssignal Sd&sub2; den Logikpegel "1" annimmt, d. h. wenn die Signalpunkte in spezifische Zonen wie z. B. a&sub1; und a&sub2; fallen (Fig. 2). Das erste bis fünfte Flipflopsignal I-2' bis I+2' können als erstes bis fünftes spezifisches Wichtungssteuersignal bezeichnet werden, da sie nur dann erzeugt werden, wenn die Signalpunkte in die spezifischen Zonen fallen.
Die Entzerrerschalteinheit 86 wählt als Antwort auf das vom Demodulator 22 gegebene Schaltsteuersignal CONT eines der normalen Wichtungssteuersignale I-2'' bis I+2'' und der spezifischen Wichtungssteuersignale I-2' bis I+2' aus (Fig. 1). Insbesondere werden die spezifischen Wichtungssteuersignale I-2' bis I+2' durch die Entzerrerschalteinheit 86 ausgewählt, während das Schaltsteuersignal CONT im Übergangszustand den Logikpegel "1" annimmt. Andernfalls werden durch die Entzerrerschalteinheit 86 im Normalzustand die normalen Wichtungssteuersignale I-2'' bis I+2'' ausgewählt. Folglich speist die Entzerrerschalteinheit 86 das Transversalfilter 55 entweder mit den normalen Wichtungssteuersignalen I-2'' bis I+2'' oder mit den spezifischen Wichtungssteuersignalen I-2' bis I+2' als den Imaginärteil-Wichtungssteuersignalen I&submin;&sub2; bis I&sbplus;&sub2;.
Die spezifischen Wichtungssteuersignale I-2' bis I+2' werden als Antwort auf das erste Auswertungssignal S&sub1; erzeugt, das weder durch die gleichphasige Störung noch durch eine Amplitudenänderung des modulierten Signals MD beeinflußt wird. Folglich läßt sich erreichen, daß die Imaginärteil-Wichtungssteuersignale I±2, I±1 und I&sub0;, d. h. die spezifischen Wichtungssteuersignale I-2' bis I+2', unabhängig von den Realteil-Wichtungssteuersignalen R±2 und R±1 konvergieren, selbst wenn das Systemeingangssignal IN der gleichphasigen Störung und der Kreuzstörung ausgesetzt ist. Dadurch wird eine schnelle Konvergenz möglich, wenn das Demodulationssystem in den Asynchronzustand versetzt wird. Ferner wird der Synchronzustand stabil gehalten, selbst wenn die Stärke der Störung zunimmt. Mit anderen Worten, die Störungsstärke, bei der die Konvergenz unmöglich wird, kann erhöht werden.
Hier ist zu beachten, daß das Imaginärteil-Steuersignal I&sub0; dem in Fig. 1 dargestellten Ausgangssignal der Schalteinheit 41 äquivalent ist, da eine Kombination aus dem Exklusiv-ODER-Gatter 78, dem D-Flipflop 83, dem Entzerrerschaltkreis 86 und dem UND-Gatter 74 (Fig. 6) in der Funktion einer Kombination aus dem D-Flipflop 38, dem Schaltkreis 41 und dem UND-Gatter 39 (Fig. 1) ähnlich ist. Daher kann der spannungsgesteuerte Oszillator 45 durch das Imaginärteil-Steuersignal I&sub0; gesteuert werden. In diesem Falle wird durch die zweite Wichtungssteuerschaltung 57 eine Synchronisationsschleife des Demodulators 22 gebildet.
Da eine Kombination aus dem Dämpfungsglied 24 (oder 25) und dem automatischen Verstärkungsregler 31 (oder 32) als Teil der ersten Wichtungssteuerschaltung 56 zur Steuerung der mittleren Anzapfung des Transversalfilters 55 dient (Fig. 1), ist in Fig. 1 kein Realteil-Wichtungssteuersignal R&sub0; für die mittlere Anzapfung dargestellt.
Wie aus Fig. 7 erkennbar, weist ein Demodulationssystem nach einem zweiten Ausführungsbeispiel der vorliegenden Erfindung ähnliche Teile auf, die durch gleiche Bezugszahlen und -zeichen gekennzeichnet sind. In Fig. 7 ist festzustellen, daß ein Transversalentzerrer 90, der in einem Basisband betrieben werden kann, zwischen dem Phasendetektor 23 und dem Decoder 54 angeordnet ist. Der Transversalentzerrer 90 dient zur Entzerrung des ersten und des zweiten demodulierten Analogsignals P bzw. Q, wodurch ein erstes und ein zweites entzerrtes Signal P' bzw. Q' entstehen.
Der dargestellte Decoder 54 ist in Funktion und Struktur ähnlich demjenigen von Fig. 1, mit der Ausnahme, daß das erste und das zweite entzerrte Signal P' bzw. Q' durch eine Umwandlungsschaltung, wie z. B. durch die Analog-Digital-Wandler 26 bzw. 27, in eine erste bzw. eine zweite digitale Zwischensignalgruppe umgewandelt werden. Auf jeden Fall werden das erste und das zweite Auswertungssignal S&sub1; und S&sub2; in der im Zusammenhang mit Fig. 1 erwähnten Weise unter Verwendung des Festwertspeichers 35 erzeugt. Das Schaltsteuersignal CONT wird ebenfalls in der früher beschriebenen Weise erzeugt. Das erste bis dritte Bit D1p bis D3p bzw. D1q bis D3q der ersten bzw. der zweiten digitalen Zwischensignalgruppe erscheinen als erste bzw. zweite digitale Ausgangssignalgruppe Op bzw. Oq, während die ersten Bits D1p bzw. D1q als Quadrantenfestlegungssignale und die vierten Bits D4p bzw. D4q als Fehlersignale Ep bzw. Eq an den Transversalentzerrer 90 übermittelt werden.
In Fig. 7 weist der Transversalentzerrer 90 ein Transversalfilter 91 zur individuellen Entzerrung des ersten und des zweiten demodulierten Analogsignals P bzw. Q auf, die Komponenten eines P-Kanals bzw. eines Q-Kanals übertragen. Folglich weist das Transversalfilter 91 einen P-Kanal-Teil (nicht dargestellt) für das erste demodulierte Analogsignal P und einen Q-Kanal-Teil (ebenfalls nicht dargestellt) für das zweite demodulierte Analogsignal auf. Der P-Kanal-Teil und der Q-Kanal- Teil weisen jeweils vier Verzögerungsglieder und fünf Anzapfungen auf, die durch komplexe Wichtungssteuersignale gesteuert werden.
Die komplexen Wichtungssteuersignale sind in Realteil-Wichtungssteuersignale und Imaginärteil-Wichtungssteuersignale unterteilt. Die Realteil-Wichtungssteuersignale werden den P- und Q-Kanal-Teilen zugeführt und sind daher in erste Realteil- Wichtungssteuersignale Rp+2, Rp+1, Rp-1 und Rp-2 und zweite Realteil-Wichtungssteuersignale Rq+2 Rq+1, Rq-1 und Rq-2 für den P- bzw. Q-Kanal unterteilt. Ebenso sind die Imaginärteil- Wichtungssteuersignale in erste Imaginärteil-Wichtungssteuersignale Ip+2, Ip+1, Ip0, Ip-1 und Ip-2 und zweite Imaginärteil-Wichtungssteuersignale Iq+2, Iq+1, Iq0, Iq-1 und Iq-2 für den P- bzw. den Q-Kanal unterteilt, wobei allerdings Ip0 und Iq0, ebenso wie in Fig. 1, in Fig. 7 nicht dargestellt sind.
Da ein derartiges Transversalfilter 91 dem Fachmann bekannt ist, wird das Transversalfilter hier nicht weiter beschrieben.
Wie in Fig. 1 weist der Transversalentzerrer 90 eine erste und eine zweite Wichtungssteuerschaltung auf (bei 96 und 97 dargestellt), die auf die Quadrantenfestlegungssignale D1p bzw. D1q und die Fehlersignale Ep bzw. Eq ansprechen. Die erste Wichtungssteuerschaltung 96 übergibt in der bekannten Weise die ersten Realteil-Steuersignale Rp+2 bis Rp-2 an die Anzapfungen des P-Kanal-Teils und außerdem die zweiten Realteil-Steuersignale Rq+2 bis Rq-2 an die Anzapfungen des Q-Kanal-Teils.
Der zweiten Wichtungssteuerschaltung 97 werden ferner das Schaltsteuersignal CONT und das erste und zweite Auswertungssignal S&sub1; und S&sub2; zugeführt.
Aus Fig. 8 zusammen mit Fig. 7 ist erkennbar, daß die zweite Wichtungssteuerschaltung 97 eine Signalgeberschaltung 61' aufweist, die auf die Quadrantenfestlegungssignale D1p und D1q und die Fehlersignale Ep und Eq anspricht. Die Signalgeberschaltung 61' erzeugt in der bekannten Weise Imaginärteil- Wichtungssteuersignale als normale Imaginärteil-Steuersignale Ip-2'' bis Ip+2'' und Iq-2'' bis Iq+2''. Sowohl Ip0'' als auch Iq0'' können für den gleichen Zweck wie IO'' von Fig. 6 dargestellt werden; allerdings werden sie im Transversalentzerrer 90 nicht verwendet.
Die zweite Wichtungssteuerschaltung 97 weist ferner eine Signalverarbeitungsschaltung auf, die auf das erste und zweite Auswertungssignal S&sub1; und S&sub2; sowie auf die Quadrantenfestlegungssignale D1p bzw. D1q anspricht, die als P-Kanal-Signal bzw. als Q-Kanal-Signal bezeichnet werden. Das P-Kanal-Signal D1p wird über ein erstes Vorverzögerungsglied 101 einer Gruppe von fünf in Serie geschalteten Verzögerungsgliedern 711p bis 715p zugeführt. In der Folge wird das P-Kanal-Signal D1p nacheinander durch die Verzögerungsglieder 711p bis 715p verzögert, wodurch das erste bis fünfte verzögerte P-Kanal-Signal Dp1 bis Dp5 erzeugt werden.
Ebenso wird das Q-Kanal-Signal D1q über ein zweites Vorverzögerungsglied 102 einer weiteren Gruppe von Verzögerungsgliedern 711q bis 715q zugeführt, wodurch das erste bis fünfte verzögerte Q-Kanal-Signal Dq1 bis Dq5 erzeugt werden.
Das zweite Auswertungssignal S&sub2; wird durch drei Verzögerungsglieder 731 bis 733 verzögert und als zweites verzögertes Auswertungssignal Sd&sub2; einem UND-Gatter 104 zugeführt. Das erste Auswertungssignal S&sub1; wird als erstes verzögertes Auswertungssignal Sd&sub1; über drei Verzögerungsglieder 721 bis 723 einem Paar Exklusiv-ODER-Gatter 106 und 107 zugeführt. Die Exklusiv- ODER-Gatter 106 bzw. 107 werden mit dem dritten verzögerten P- Kanal-Signal Dp3 bzw. dem dritten verzögerten Q-Kanal-Signal Dq3 gespeist. In diesem Falle erzeugt das erste Exklusiv-ODER- Gatter 106 ein erstes Gatterausgangssignal Eq3 mit dem Logikpegel "1", wenn das erste verzögerte Auswertungssignal Sd&sub1; den Logikpegel "1" annimmt und dabei das dritte verzögerte P- Kanal-Signal Dp3 auf dem Logikpegel "0" gehalten wird, und wenn das erste verzögerte Auswertungssignal Sd&sub1; den Logikpegel "0" annimmt und dabei das dritte verzögerte P-Kanal-Signal Dp3 auf dem Logikpegel "1" gehalten wird. In ähnlicher Weise erzeugt das Exklusiv-ODER-Gatter 107 ein zweites Ausgangssignal Ep3 mit dem Logikpegel "1" als Antwort auf das erste verzögerte Auswertungssignal Sd&sub1; und das dritte verzögerte Q-Kanal- Signal Dq3.
Das erste bis fünfte verzögerte P-Kanal-Signal Dp1 bis Dp5 werden an das erste bis fünfte Exklusiv-ODER-Gatter 76' bis 80' übergeben, denen das erste Gatterausgangssignal Eq3 zugeführt wird, und synchron mit dem über das UND-Gatter 107 zugeführten zweiten verzögerten Auswertungssignal Sd&sub2; im ersten bis fünften D-Flipflop 81' bis 85' gesetzt. Im Ergebnis werden das erste bis fünfte Flipflop-Ausgangssignal dem Entzerrerschaltkreis 86 als erstes bis fünftes spezifisches P-Kanal- Steuersignal Ip-2' bis Ip+2' zur Steuerung der Imaginärteile des ersten demodulierten Analogsignals P zugeführt.
Ebenso werden dem sechsten bis zehnten Exklusiv-ODER-Gatter 76'' bis 80'' das erste bis fünfte verzögerte Q-Kanal-Signal Dq1 bis Dq5 zusammen mit dem zweiten Gatterausgangssignal Ep3 und zeitlich abgestimmt mit dem zweiten verzögerten Auswertungssignal Sd&sub2; zugeführt und in das sechste bis zehnte D- Flipflop 81'' bis 85'' eingesetzt. Im Ergebnis werden das erste bis fünfte spezifische Q-Kanal-Steuersignal Iq-2' bis Iq+2' vom sechsten bis zehnten D-Flipflop 81'' bis 85'' dem Entzerrerschaltkreis 86 zur Kontrolle der Imaginärteile des zweiten demodulierten Analogsignals Q zugeführt. Die ersten bis fünften spezifischen P-Kanal- und Q-Kanal-Steuersignale werden zusammen als spezifische Imaginärteil-Steuersignale Ip-2' bis Ip+2' und Iq-2' bis Iq+2' bezeichnet.
Als Antwort auf das Schaltsteuersignal CONT wählt der Entzerrerschaltkreis 86 eines der normalen oder spezifischen Imaginärteil-Steuersignale aus, um die Imaginärteil-Wichtungssteuersignale Ip-2 bis Ip+2 und Iq-2 bis Iq+2 zu erzeugen. Zur Herstellung des Synchronisationszustands im Demodulator 22 können, wie in Fig. 6, sowohl Ip0 als auch Iq0 verwendet werden.
In Fig. 9 ist die Signalverarbeitungsschaltung der zweiten Wichtungssteuerschaltung 97 gegenüber der in Fig. 8 dargestellten etwas verändert. Insbesondere wird das erste Auswertungssignal S&sub1; zunächst in ein Paar Exklusiv-ODER-Gatter 111 und 112 eingespeist, die auf das P-Kanal-Signal D1p bzw. auf das Q-Kanal-Signal D1q ansprechen, und danach durch eine erste Gruppe von drei Verzögerungsgliedern 113 bis 115 und eine zweite Gruppe von drei Verzögerungsgliedern 116 bis 118 verzögert. Die Verzögerungsglieder 113 bis 115 der ersten Gruppe erzeugen ein erstes verzögertes Signal, das gleich dem ersten Gatterausgangssignal Eq3 ist (Fig. 8) und daher durch Eq3, repräsentiert werden kann, während die Verzögerungsglieder 116 bis 118 der zweiten Gruppe ein zweites verzögertes Signal erzeugen, das gleich dem zweiten Gatterausgangssignal Ep3 ist (Fig. 8) und durch Ep3 repräsentiert werden kann. Das erste und das zweite verzögerte Signal Eq3 und Ep3 werden an das erste bis fünfte Exklusiv-ODER-Gatter 76' bis 80' bzw. an das sechste bis zehnte Exklusiv-ODER-Gatter 76'' bis 80'' übergeben.
Andererseits wird das zweite Auswertungssignal S&sub2; an eine weitere Gruppe von drei Verzögerungsgliedern 731 bis 733 übergeben, nacheinander verzögert und über ein UND-Gatter 120 dem ersten bis zehnten D-Flipflop 81' bis 85' und 81'' bis 85'' zugeführt.
Bei dieser Struktur kann eine ähnliche Operation wie die im Zusammenhang mit Fig. 8 beschriebene ausgeführt werden, wie sich leicht aus Fig. 9 erkennen läßt.
Fig. 10 zeigt einen Demodulator 22 zur Verwendung in einem Demodulationssystem nach einem dritten Ausführungsbeispiel der vorliegenden Erfindung, der ähnliche Teile und Signale aufweist, die durch gleiche Bezugszahlen und -zeichen gekennzeichnet werden. Der dargestellte Demodulator 22 wird mit dem modulierten Signal MD gespeist und kann daher mit dem im Zwischenfrequenzband arbeitenden Transversalentzerrer 21 gekoppelt werden. Das modulierte Signal MD wird unter Verwendung des Bezugsträgersignals CA, das in ähnlicher Weise wie im Zusammenhang mit Fig. 1 beschrieben gesteuert wird, durch den Phasendetektor 23 zu einem ersten und einem zweiten demodulierten Analogsignal P bzw. Q demoduliert. Das erste und das zweite demodulierte Analogsignal P bzw. Q werden direkt den variablen Dämpfungsgliedern 24 bzw. 25 zugeführt, können aber auch über einen Transversalentzerrer, wie in Fig. 7 und 8 dargestellt, den variablen Dämpfungsgliedern 24 und 25 zugeführt werden.
In Fig. 10 ist im Demodulator 20 eine bei 130 dargestellte logische Operationsschaltung enthalten, um im Übergangs- oder Asynchronzustand des Demodulators 22 das spezifische Phasensteuersignal (in Fig. 10 als PCS dargestellt) dem spannungsgesteuerten Oszillator 45 als Phasensteuersignal PC zuzuführen. Hier ist zu beachten, daß die dargestellte logische Operationsschaltung 130 den Festwertspeicher 35 (Fig. 1), auf den durch das erste bis fünfte Bit D1p bis D5p bzw. D1q bis D5q zugegriffen wird, nicht enthält. Hier wird das erste demodulierte Analogsignal P durch einen ersten Analog-Digital-Wandler 26' in das erste bis vierte Bit D1p bis D4p der ersten digitalen Zwischensignalgruppe umgewandelt. In ähnlicher Weise wird das zweite demodulierte Analogsignal Q durch einen zweiten Analog-Digital-Wandler 27' in das erste bis vierte Bit D1q bis D4q der zweiten digitalen Zwischensignalgruppe umgewandelt. Das erste bis dritte Bit D1p bis D3p bzw. D1q bis D3q werden als erste bzw. zweite digitale Ausgangssignalgruppe erzeugt.
In der logischen Operationsschaltung 130 werden das erste und das zweite demodulierte Analogsignal P und Q an ein Subtrahierglied 131 und ein Addierglied 132 übergeben. Das Subtrahierglied 131 führt eine Subtraktion zwischen dem ersten und dem zweiten demodulierten Analogsignal P und Q aus, während das Addierglied 132 die beiden Signale addiert. Durch eine solche Subtraktion und Addition entstehen Phasenverschiebungen des ersten und des zweiten demodulierten Signals P und Q um jeweils π/4 (Radian). Daher erzeugen das Subtraktionsglied 131 und das Addierglied 132 ein erstes und ein zweites phasenverschobenes Analogsignal, die gegen das erste und das zweite demodulierte Analogsignal P und Q um jeweils π/4 phasenverschoben sind.
Das erste und das zweite phasenverschobene Analogsignal werden dem ersten bzw. dem zweiten lokalen Analog-Digital-Wandler (A/D-Wandler) 136 bzw. 137 zugeführt, die jeweils ein erstes Ergebnissignal L&sub1; erzeugen, das anzeigt, ob das entsprechende Analogsignal positiv ist oder nicht. Das heißt, daß der erste und der zweite lokale A/D-Wandler 136 und 137 die Auswertung auf den Hilfsbezugsachsen A&sub0; und B&sub0;(Fig. 2) in äquivalenter Weise ausführen. Die beiden ersten Ergebnissignale werden einem Exklusiv-ODER-Gatter 141 zugeführt und einer Exklusiv- ODER-Operation unterworfen. Das Ergebnis der Exklusiv-ODER- Operation wird durch ein Exklusiv-ODER-Gatter 156 als erstes Auswertungssignal S&sub1; erzeugt, das die zu den Hilfsachsen A&sub0; und B&sub0;(Fig. 2) gehörigen Bereiche spezifiziert.
Der erste und der zweite lokale A/D-Wandler 136 und 137 besitzen jeweils Schwellwerte, die der in Fig. 2 dargestellten Distanz ±L entsprechen, und erzeugen jeweils ein zweites Ergebnissignal L&sub2;, das ein Vergleichsergebnis für jedes phasenverschobene Analogsignal mit den Schwellwerten ±L darstellt.
Das erste und das zweite Ergebnissignal L&sub1; und L&sub2; des ersten lokalen A/D-Wandlers 136 werden einem Exklusiv-ODER-Gatter 144 zugeführt, während das erste und das zweite Ergebnissignal L&sub1; und L&sub2; des zweiten lokalen A/D-Wandlers 137 einem Exklusiv- ODER-Gatter 145 zugeführt werden. Das Ausgangssignal des Exklusiv-ODER-Gatters 144 bzw. 145 nimmt jeweils den Logikpegel "0" nur dann an, wenn die Signalpunkte innerhalb der Zonen a&sub1; und a&sub2; (Fig. 2) liegen. Sonst nimmt das betreffende Signal den Logikpegel "1" an. Eine NICHT-UND-Schaltung 146, der beide Ausgangssignale der Exklusiv-ODER-Gatter 144 und 145 zugeführt werden, erzeugt das zweite Auswertungssignal S&sub2;, das den Logikpegel "1" annimmt, wenn die Signalpunkte innerhalb der Zonen a&sub1; und a&sub2; liegen. Das zweite Auswertungssignal S&sub2; wird dem Transversalentzerrer 21 (Fig. 1) sowie in zeitlicher Abstimmung mit den Taktimpulsen CLK über ein UND-Gatter 148 einem D- Flipflop 147 zugeführt.
Das erste und das zweite demodulierte Analogsignal P und Q werden außerdem dem dritten bzw. dem vierten lokalen A/D-Wandler 153 bzw. 154 zugeführt, die jeweils feststellen, ob das betreffende demodulierte Analogsignal einen positiven oder negativen Wert darstellt. Dies bedeutet, daß die Ausgangssignale des dritten und des vierten lokalen A/D-Wandlers 153 und 154 den ersten Bits D1p bzw. D1q des ersten bzw. zweiten A/D-Wandlers 26' bzw. 27' äquivalent sind. Daher können anstelle der Ausgangssignale des dritten und des vierten lokalen A/D-Wandlers 153 und 154 die ersten Bits D1p bzw. D1q verwendet werden.
Im dargestellten Beispiel werden die Ausgangssignale des dritten und des vierten lokalen A/D-Wandlers 153 und 154 über ein Exklusiv-ODER-Gatter 155 an ein Exklusiv-ODER-Gatter 156 übergeben, das auch das Ausgangssignal des Exklusiv-ODER-Gatters 141 aufnimmt. Eine Exklusiv-ODER-Operation zwischen dem Ausgangssignal des Exklusiv-ODER-Gatters 141 und dem Ausgangssignal des Exklusiv-ODER-Gatters 155 ergibt ein Phasenfehlersignal, nämlich das erste Auswertungssignal S&sub1;, das dem bei der Vierphasen-PSK verwendeten Signal äquivalent ist. Das Phasenfehlersignal wird in zeitlicher Abstimmung mit dem über das UND-Gatter 148 übermittelten zweiten Auswertungssignal S&sub2; dem D-Flipflop 147 zugeführt und als spezifisches Phasensteuersignal PCS an den Schaltkreis 41 übergeben. Das erste Auswertungssignal S&sub1; kann der in Fig. 6 dargestellten zweiten Wichtungssteuerschaltung 57 zugeführt werden.
Der Schaltkreis 41 wählt als Antwort auf das Schaltsteuersignal CONT in der weiter oben beschriebenen Weise entweder das normale oder das spezifische Phasensteuersignal aus.
Wie aus Fig. 11 erkennbar, kann die Kombination aus dem Subtrahierglied 131, dem Addierglied 132, dem ersten und dem zweiten lokalen A/D-Wandler 136 und 137, den Exklusiv-ODER- Gattern 144 und 145 und dem NICHT-UND-Gatter 146, die sämtlich in Fig. 10 dargestellt sind, durch eine Schaltung ersetzt werden, die als Zonendetektor bezeichnet werden kann. Der dargestellte Zonendetektor weist einen Festwertspeicher 160 (auch genannt: ROM-Speicher) auf, der auf die erste und zweite digitale Zwischensignalgruppe D1p bis D4p und D1q bis D4q anspricht, die von dem ersten und dem zweiten A/D-Wandler 26' bzw. 27' zugeführt werden. Der Festwertspeicher 160 erzeugt den Logikpegel "1" als zweites Auswertungssignal S&sub2;, wenn die Signalpunkte innerhalb der Zonen liegen.
Die Erfindung wurde zwar unter Bezugnahme auf einige Ausführungsbeispiele beschrieben; dem Fachmann wird es jedoch leicht möglich sein, die Erfindung auf verschiedene andere Weise in die Praxis umzusetzen. Zum Beispiel ist die Erfindung nicht auf Quadratur-Amplitudenmodulation (QAM) mit 64 Signalpunkten beschränkt, sondern auch auf QAM mit 4, 16, 256 und 1024 Signalpunkten anwendbar. In diesem Falle können der erste und der zweite A/D-Wandler 26 und 27 bzw. 26' und 27' jeweils so ausgewechselt werden, daß sie andere Bitzahlen der digitalen Zwischensignale erzeugen, und der Festwertspeicher kann eine andere Bitkapazität aufweisen. In Fig. 10 kann anstelle des ersten Auswertungssignals S&sub1; das Ausgangssignal des Exklusiv- ODER-Gatters 141 direkt der in Fig. 9 dargestellten zweiten Wichtungssteuerschaltung zugeführt werden.

Claims

1. Demodulationssystem zum Demodulieren eines Quadraturamplitudenmodulationssignals (MD) in einen ersten oder einen zweiten Satz von Ausgangsdigitalsignalen (Op und Oq), wobei das System aufweist:

a) eine Detektoreinrichtung (23), die auf das modulierte Signal und eine Bezugsträgerwelle (CA) anspricht, um ein erstes und ein zweites analoges, demoduliertes Signal (P und Q) im modulierten Signal bezüglich der Bezugsträgerwelle (CA) festzustellen,

b) eine Wandlereinrichtung (24 bis 27), die mit der Detektoreinrichtung (23) verbunden ist, um das erste und das zweite analoge, demodulierte Signal (P und Q) in erste bzw. zweite Sätze von Zwischendigitalsignalen (Ausgänge von 26 und 27) umzuwandeln,

c) eine Ausgangseinrichtung, die mit der Wandlereinrichtung (24 bis 27) verbunden ist, um die Ausgangsdigitalsignale (Op und Oq) des ersten Satzes und des zweiten Satzes aus dem ersten Satz bzw. zweiten Satz der Zwischendigitalsignale abzuleiten,

d) eine Logikoperationseinrichtung (130; 33, 35, 38, 39), die entweder auf die ersten und die zweiten analogen, demodulierten Signale (P und Q) oder auf den ersten Satz und den zweiten Satz der Zwischendigitalsignale (Ausgänge von 26 und 27) anspricht, um eine Logikoperation auszuführen und ein spezifisches Phasensteuersignal (PCS; Ausgang von 38) zu erzeugen, und

e) eine Signalzuführeinrichtung (41, 43, 44, 45 und 47), die mit der Logikoperationseinrichtung (33, 35) und der Detektoreinrichtung (23) verbunden ist, um das spezifische Phasensteuersignal der Detektoreinrichtung (23) als ein Phasensteuersignal (PC) zuzuführen,

f) wobei das modulierte Signal auf einer Phasenebene mit einem Paar Quadrantenbezugsachsen und mehreren Signalpunkten auf der Phasenebene spezifiziert ist, und wobei das spezifische Phasensteuersignal mit Bezug auf spezifische Signalpunkte erzeugt wird, die innerhalb vorausgewählter Bereiche und vorausgewählter Zonen auf der Phasenebene angeordnet sind, dadurch gekennzeichnet, daß

g) die Logikoperationseinrichtung (130; 33, 35, 38, 39) aufweist:

ein Logikelement (35), das auf entweder die ersten und zweiten analogen, demodulierten Signale (P und Q) oder auf den ersten Satz und den zweiten Satz von Zwischendigitalsignalen (Ausgänge von 26, 27) anspricht, um das spezifische Phasensteuersignal (PCS; Ausgang von 38) auf der Basis der spezifischen Signalpunkte zu erzeugen, so daß die vorausgewählten Bereiche durch Teilen der Phasenebene durch die Quadrantenbezugsachsen und die vorausgewählten Zonen durch Teilen der Phase durch ein Paar Hilfsbezugsachsen festgelegt werden, die relativ zu den Quadrantenbezugsachsen um π/4 (Radian) phasenverschoben sind, wobei die vorausgewählten Zonen entlang und benachbart zu den Hilfsbezugsachsen (A&sub0; und B&sub0;) definiert sind.

2. Demodulationssystem nach Anspruch 1, wobei das System ferner einen ersten Entzerrer (21) aufweist, der auf ein Systemeingangssignal (IN) anspricht, das der Quadraturamplitudenmodulation unterworfen wird, um das Systemeingangssignal (IN) in ein entzerrtes Signal zu entzerren, das als das quadraturamplitudenmodulierte Signal (MD) verwendet wird, wobei das Systemeingangssignal (IN) eine reale und eine imaginäre Komponente aufweist, der erste Satz und der zweite Satz von Zwischendigitalsignalen (Ausgänge von 26 und 27) ein erstes Digitalsignalpaar bzw. ein zweites Digitalsignalpaar aufweisen, der erste Entzerrer (21) einen Transversalfilter (55) mit mehreren Abgriffen aufweist, die entsprechend durch komplexe Wichtungssteuersignale gesteuert werden, die jeweils in Realteil- und Imaginärteil-Wichtungssteuersignale (R bzw. I) unterteilt sind, und wobei eine erste Wichtungssteuereinrichtung (56) mit der Wandlereinrichtung (24 bis 27) verbunden ist, um die Realteil-Wichtungssteuer- Signale (R) aufgrund der ersten und der zweiten Digitalsignalpaare zu erzeugen, wobei der erste Entzerrer (21) ferner aufweist:

eine zweite Wichtungssteuereinrichtung (57), die mit der Wandlereinrichtung (24 bis 27) und der Logikoperationseinrichtung (33, 35) verbunden ist, um die Imaginärteil- Wichtungssteuersignale (I) aufgrund der ersten und der zweiten Digitalsignalpaare und bezüglich sowohl der Bereiche als auch der Zonen zu erzeugen.

3. Demodulationssystem nach Anspruch 1 oder 2, gekennzeichnet durch einen zweiten Entzerrer (90), der zwischen der Detektoreinrichtung (23) und der Wandlereinrichtung angeordnet ist und zum Entzerren der ersten und der zweiten analogen, demodulierten Signale vorgesehen ist.

4. Demodulationssystem nach einem der Ansprüche 1 bis 3, das in einem Übergangszustand und in einem Normalzustand selektiv betreibbar ist und aufweist:

a) eine mit der Wandlereinrichtung verbundene Einrichtung zum Erzeugen eines Normalphasensteuersignals im Normalzustand,

b) eine mit der Wandlereinrichtung verbundene Einrichtung (47) zum Feststellen des Übergangsstatus und Erzeugen eines Alarmsignals aufgrund des Übergangszustands,

c) wobei die Signalzuführeinrichtung (41, 43 bis 45, 47) das spezifische Phasensteuersignal (PCS; Ausgang von 38) als das Phasensteuersignal auswählt, wenn das Alarmsignal zugeführt wird, und andernfalls das Normalphasensteuersignal als das Phasensteuersignal auswählt.

5. Demodulationssystem nach einem der Ansprüche 1 bis 4, wonach die Logikoperationseinrichtung (33, 35) aufweist: einen Festwertspeicher (35), der auf den ersten Satz und den zweiten Satz von Zwischendigitalsignalen anspricht, um ein erstes und ein zweites Detektorsignal (S&sub1; bzw. S&sub2;) zu erzeugen, die mit den Bereichen und den Zonen betroffen sind, die durch den ersten Satz bzw. den zweiten Satz von Zwischendigitalsignalen spezifiziert sind, und eine auf die ersten und die zweiten Detektorsignale ansprechende Einrichtung zum Erzeugen des spezifischen Phasensteuersignals (Ausgang von 38).

6. Demodulationssystem nach einem der Ansprüche 1 bis 4, wobei die Logikoperationseinrichtung (130) aufweist:

eine auf die ersten und die zweiten analogen, demodulierten Signale (P und Q) ansprechende Einrichtung (156, 146) zum Erzeugen eines ersten und eines zweiten Detektorsignals (S&sub1; bzw. S&sub2;), die mit den Bereichen und den Zonen betroffen sind, die durch die ersten bzw. die zweiten analogen, demodulierten Signale (P und Q) spezifiziert werden, und

eine auf die ersten und die zweiten Detektorsignale (S&sub1;, S&sub2;) ansprechende Einrichtung zum Zuführen des spezifischen Phasensteuersignals (PCS) zur Signalzuführeinrichtung (41, 43, 44, 145, 47).