JPH0740679B2 - デイジタル復調システム - Google Patents
デイジタル復調システムInfo
- Publication number
- JPH0740679B2 JPH0740679B2 JP60178504A JP17850485A JPH0740679B2 JP H0740679 B2 JPH0740679 B2 JP H0740679B2 JP 60178504 A JP60178504 A JP 60178504A JP 17850485 A JP17850485 A JP 17850485A JP H0740679 B2 JPH0740679 B2 JP H0740679B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- discriminating
- discrimination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は復調器及びトランスバーサル等化器を含むディ
ジタル復調システムに関し，等化能力の向上を計るもの
である。
ジタル復調システムに関し，等化能力の向上を計るもの
である。
すでに種々のマイクロ波ディジタル伝送方式が実用に入
っており，最近では16QAM方式にはじまる多値ディジタ
ル変調方式の開発実用化が進められている。このような
多値ディジタル変調方式は高能率な情報伝送が可能では
あるが，伝送系の各種歪に対して非常に弱くなり，伝播
路のフェージング対策は深刻なものとなる。この対策と
してトランスバーサル等化器が有効な手段として知られ
ていて現在では高能率伝送システムには常備されつつあ
るが，その等化特性に次のような不都合な点がある。
っており，最近では16QAM方式にはじまる多値ディジタ
ル変調方式の開発実用化が進められている。このような
多値ディジタル変調方式は高能率な情報伝送が可能では
あるが，伝送系の各種歪に対して非常に弱くなり，伝播
路のフェージング対策は深刻なものとなる。この対策と
してトランスバーサル等化器が有効な手段として知られ
ていて現在では高能率伝送システムには常備されつつあ
るが，その等化特性に次のような不都合な点がある。
即ち伝送歪（符号間干渉）が小さな状態から大きくした
場合の第１の等化能力限界値と伝送歪が大きくてトラン
スバーサル投下器が動作不能状態から歪量を小さくして
いき動作状態に復帰する過程を経た第２の等化能力限界
値が等しいことが望ましいが，現状の特性では第２の等
化能力限界値が非常に小さい。このことは本来トランス
バーサル等化器が持つべき等化能力を十分に発揮してい
ないことを示している。
場合の第１の等化能力限界値と伝送歪が大きくてトラン
スバーサル投下器が動作不能状態から歪量を小さくして
いき動作状態に復帰する過程を経た第２の等化能力限界
値が等しいことが望ましいが，現状の特性では第２の等
化能力限界値が非常に小さい。このことは本来トランス
バーサル等化器が持つべき等化能力を十分に発揮してい
ないことを示している。
本発明は上記欠点を除き，第２の等化能力限界値を改善
したトランスバーサル等化器及び復調器を含むディジタ
ル復調システムを提供するもので，その特徴は，復調器
及びトランスバーサル等化器を含み，ディジタル変調波
を復調して復調信号を得た後，多値識別して主データ信
号を含む複数列のデータ出力を再生するディジタル復調
システムにおいて，前記復調信号を２値識別して象限判
別出力を得る象限判別手段と，前記復調信号を して得られた位相シフト信号を２値識別して位置判別出
力を得る位置判別手段と，前記位相シフト信号を多値識
別するかあるいは前記データ出力を論理演算して領域判
別出力を得る領域判別手段とを備えると共に，前記トラ
ンスバーサル等化器における虚数部の各タップの制御信
号を前記象限判別出力，前記位置判別出力及び前記領域
判別出力の間で論理操作することによって得る手段とを
有する。
したトランスバーサル等化器及び復調器を含むディジタ
ル復調システムを提供するもので，その特徴は，復調器
及びトランスバーサル等化器を含み，ディジタル変調波
を復調して復調信号を得た後，多値識別して主データ信
号を含む複数列のデータ出力を再生するディジタル復調
システムにおいて，前記復調信号を２値識別して象限判
別出力を得る象限判別手段と，前記復調信号を して得られた位相シフト信号を２値識別して位置判別出
力を得る位置判別手段と，前記位相シフト信号を多値識
別するかあるいは前記データ出力を論理演算して領域判
別出力を得る領域判別手段とを備えると共に，前記トラ
ンスバーサル等化器における虚数部の各タップの制御信
号を前記象限判別出力，前記位置判別出力及び前記領域
判別出力の間で論理操作することによって得る手段とを
有する。
以下，図面を用いて本発明の実施例を説明する。
第１図（ａ）は本発明による64値直交振幅変調波（以
下,64QAM波と略称する。）に適用されるディジタル復調
システムの実施例，第１図（ｂ）は領域判別回路の他の
実施例である。図において,1はIF帯トランスバーサル等
化器,2Rは実数部重み付制御回路,2Iは虚数部重み付制御
回路,3はトランスバーサルフィルタ,4は復調器,5は識別
部,6は直交検波器（QAM DET）,7,8は可変抵抗減衰器,9
〜14はA/D変換器（A/D CONV）,15,16はAGC回路（AGC）,
17は減算器,18は加算器,19〜23はEX−OR回路,24はAND回
路,25はNAND回路,26はＤタイプフリップフロップ,27は
選択回路,28はOR回路,29は搬送波同期用論理回路,30は
非同期検出回路（DET）,31は低域ろ波器（LPF）,32は電
圧制御発振器（VCO）,33はROMである。
下,64QAM波と略称する。）に適用されるディジタル復調
システムの実施例，第１図（ｂ）は領域判別回路の他の
実施例である。図において,1はIF帯トランスバーサル等
化器,2Rは実数部重み付制御回路,2Iは虚数部重み付制御
回路,3はトランスバーサルフィルタ,4は復調器,5は識別
部,6は直交検波器（QAM DET）,7,8は可変抵抗減衰器,9
〜14はA/D変換器（A/D CONV）,15,16はAGC回路（AGC）,
17は減算器,18は加算器,19〜23はEX−OR回路,24はAND回
路,25はNAND回路,26はＤタイプフリップフロップ,27は
選択回路,28はOR回路,29は搬送波同期用論理回路,30は
非同期検出回路（DET）,31は低域ろ波器（LPF）,32は電
圧制御発振器（VCO）,33はROMである。
以下動作を説明する。
64QAM波の入力信号は遅延回路と重み付回路から構成さ
れるトランスバーサルフィルタ３に入り，ここで，重み
付制御回路2R.2Iからの制御信号を受けて，入力信号が
有する符号間干渉が除去され，復調器４の出力では符号
間干渉のない出力信号が得られる。
れるトランスバーサルフィルタ３に入り，ここで，重み
付制御回路2R.2Iからの制御信号を受けて，入力信号が
有する符号間干渉が除去され，復調器４の出力では符号
間干渉のない出力信号が得られる。
実数部重み付制御回路2Rは，入力として象限判別信号D
1p,D1q,誤差信号Ep,Eqの各信号を受けて,R±１,R±２な
る重み付制御信号を出力するが，従来用いられている回
路で構成される。
1p,D1q,誤差信号Ep,Eqの各信号を受けて,R±１,R±２な
る重み付制御信号を出力するが，従来用いられている回
路で構成される。
虚数部重み付制御回路2Iは，本発明の特徴とするところ
であり，本実施例では，象限判別信号D1p,D1q,位置判別
信号S1,領域判別信号S2,誤差信号Ep,Eqを受けて,I±１,
I±２なる重み付制御信号を送出する。詳細については
後述する。
であり，本実施例では，象限判別信号D1p,D1q,位置判別
信号S1,領域判別信号S2,誤差信号Ep,Eqを受けて,I±１,
I±２なる重み付制御信号を送出する。詳細については
後述する。
IF帯トランスバーサル等化器１の出力は，復調器４に入
り，直交検波器６にて基準搬送波（CARR）と乗算される
ことによって,P,Qなる復調信号に変換される。可変抵抗
減衰器7,8はA/D変換器9,10の入力レベルが最適になるよ
うに制御信号によって制御される。その制御信号はAGC
回路15,16で得られる。A/D変換器9,10は４ビットで構成
されており，その出力はMSBから３ビット即ちD1p〜D3p
及びD1q〜D3qが主データ信号,D4p（Ep）,D4q（Eq）が誤
差信号としてそれぞれ送出される。
り，直交検波器６にて基準搬送波（CARR）と乗算される
ことによって,P,Qなる復調信号に変換される。可変抵抗
減衰器7,8はA/D変換器9,10の入力レベルが最適になるよ
うに制御信号によって制御される。その制御信号はAGC
回路15,16で得られる。A/D変換器9,10は４ビットで構成
されており，その出力はMSBから３ビット即ちD1p〜D3p
及びD1q〜D3qが主データ信号,D4p（Ep）,D4q（Eq）が誤
差信号としてそれぞれ送出される。
次に虚数部重み付制御回路2Iの入力信号として使われる
位置判別信号S1,領域判別信号S2について，第２図
（ａ）を用いて説明する。
位置判別信号S1,領域判別信号S2について，第２図
（ａ）を用いて説明する。
第２図（ａ）は64QAM波の信号配置図であり,PO,QO軸は
象限判別軸を表わしている。
象限判別軸を表わしている。
虚数部重み付制御信号は各信号点の位相回転誤差情報か
ら作成され，各信号点に位相回転を与えるものであり，
搬送波同期回路の制御信号にも使われる位相誤差信号と
基本的には同じものである。
ら作成され，各信号点に位相回転を与えるものであり，
搬送波同期回路の制御信号にも使われる位相誤差信号と
基本的には同じものである。
又，ここでいう位置判別信号S1は搬送波同期回路におけ
る位相誤差信号と等価なものである。（但し,S1は象限
判別信号D1p,D1qとの相関をとる前の信号であり,D1p,D
1qとの相関をとる演算は虚数部重み付制御回路2Iにて行
われている。） A/D変換器11〜14,減算器17,加算器18,EX−OR回路19〜21
で構成される回路はよく知られた4PSK波用でデジタルコ
スタス形位相同期回路であり，例えば昭和52年度電子通
信学会総合全国大会で発表されたNo.1845「ベースバン
ド処理形搬送波同期回路を用いた4PSK復調盤」にも記載
されている。
る位相誤差信号と等価なものである。（但し,S1は象限
判別信号D1p,D1qとの相関をとる前の信号であり,D1p,D
1qとの相関をとる演算は虚数部重み付制御回路2Iにて行
われている。） A/D変換器11〜14,減算器17,加算器18,EX−OR回路19〜21
で構成される回路はよく知られた4PSK波用でデジタルコ
スタス形位相同期回路であり，例えば昭和52年度電子通
信学会総合全国大会で発表されたNo.1845「ベースバン
ド処理形搬送波同期回路を用いた4PSK復調盤」にも記載
されている。
即ち，減算器17,加算器18は復調信号P,Qをそれぞれ するものであり，それぞれのL1をEX−OR回路20でEX−OR
操作することによって位置判別信号S1が得られる。更
に,EX−OR回路20の出力とEX−OR回路19の出力とをEX−O
R回路21でEX−OR操作すれば,EX−OR回路21の出力は4PSK
波用位相誤差信号となる。
操作することによって位置判別信号S1が得られる。更
に,EX−OR回路20の出力とEX−OR回路19の出力とをEX−O
R回路21でEX−OR操作すれば,EX−OR回路21の出力は4PSK
波用位相誤差信号となる。
ここで,EX−OR回路21から得られる位相誤差信号は，第
２図（ａ）において4PSK波と等価にみなせる信号，即ち
PO軸,QO軸から したP1軸,Q1軸上の信号点から得られている。その時，
各信号点の振幅値には無関係となっており,P1,Q1軸上を
移動したとしても誤まった位相誤差情報は作らず,P1,Q1
軸から離れた時のみ正しい位相誤差情報となる。
２図（ａ）において4PSK波と等価にみなせる信号，即ち
PO軸,QO軸から したP1軸,Q1軸上の信号点から得られている。その時，
各信号点の振幅値には無関係となっており,P1,Q1軸上を
移動したとしても誤まった位相誤差情報は作らず,P1,Q1
軸から離れた時のみ正しい位相誤差情報となる。
このことは次のことを意味する。入力信号が同相干渉及
び直交干渉を同時に受けていた時，従来のトランスバー
サル等化器においては虚数部制御信号，実数部制御信号
が相互に影響し合い順次収束する過程を経るので収束速
度が遅く且つ干渉量が多い時には収束不能となることが
あるのに対して，本発明による虚数部制御信号は同相干
渉及び入力レベル変動の影響を受けず独自に収束するこ
とができるので，収束速度が速くなり，且つ収束不能と
なる干渉量を増すことができる効果がある。
び直交干渉を同時に受けていた時，従来のトランスバー
サル等化器においては虚数部制御信号，実数部制御信号
が相互に影響し合い順次収束する過程を経るので収束速
度が遅く且つ干渉量が多い時には収束不能となることが
あるのに対して，本発明による虚数部制御信号は同相干
渉及び入力レベル変動の影響を受けず独自に収束するこ
とができるので，収束速度が速くなり，且つ収束不能と
なる干渉量を増すことができる効果がある。
次に領域判別信号S2信号について説明する。今入力信号
は64QAM波であり,P1,Q1軸上の信号点の他に多数存在
し，これら信号点はP1,Q1軸からはなれており，これら
から正しい位相誤差情報がとり出せないばかりか逆にジ
ッタを受けることになる。
は64QAM波であり,P1,Q1軸上の信号点の他に多数存在
し，これら信号点はP1,Q1軸からはなれており，これら
から正しい位相誤差情報がとり出せないばかりか逆にジ
ッタを受けることになる。
よってP1,Q1軸付近に領域を設けて，信号点がこの領域
に入った時のみEX−OR回路21の出力を用いる構成をと
る。A/D変換器13,14のL2出力のスレショールドレベル
は，第２図（ａ）における±ｌに設定されており,EX−O
R回路22,23の出力は各信号点が領域a1以外と時，“0"と
なる。よって領域判別信号S2は各信号点が領域a1内に入
った時“1"となる。
に入った時のみEX−OR回路21の出力を用いる構成をと
る。A/D変換器13,14のL2出力のスレショールドレベル
は，第２図（ａ）における±ｌに設定されており,EX−O
R回路22,23の出力は各信号点が領域a1以外と時，“0"と
なる。よって領域判別信号S2は各信号点が領域a1内に入
った時“1"となる。
領域判別信号S2は虚数部重み付制御回路2Iに入力され，
位相誤差信号はP1,Q1軸付近の信号点よりとり出される
ので，ジッタ成分の少ない制御信号を作成することがで
きる。スレショールドレベル±ｌの設定値は小さくする
程，ジッタ成分が少なくなるが，位置判別信号S1を搬送
波同期回路用位相誤差信号に共用する場合には，引込位
相が第２図（ａ）に示される状態でなく，この状態から
ある位相回転をもった位置で安定するいわゆる擬似引込
現象が生ずるので，結局,lの値はP1,Q1軸上の信号点の
他が含まれない最大に設定するのが望ましいと言える。
領域判別信号S2は第１図（ａ）以外の方法でも作成でき
る。
位相誤差信号はP1,Q1軸付近の信号点よりとり出される
ので，ジッタ成分の少ない制御信号を作成することがで
きる。スレショールドレベル±ｌの設定値は小さくする
程，ジッタ成分が少なくなるが，位置判別信号S1を搬送
波同期回路用位相誤差信号に共用する場合には，引込位
相が第２図（ａ）に示される状態でなく，この状態から
ある位相回転をもった位置で安定するいわゆる擬似引込
現象が生ずるので，結局,lの値はP1,Q1軸上の信号点の
他が含まれない最大に設定するのが望ましいと言える。
領域判別信号S2は第１図（ａ）以外の方法でも作成でき
る。
第１図（ｂ）は領域判別回路の他の実施例である。第２
図（ｂ）において領域a2に信号点が入った時ROM33出力
に“1"を送出させるようにROMに書込めば良い。又,A/D
変換器11,12の出力は,A/D変換器9,10の出力のうちD1p,D
1qと同じものなので,EX−OR回路19の入力としてA/D変換
器9,10出力のD1p,D1qを用いても良い。
図（ｂ）において領域a2に信号点が入った時ROM33出力
に“1"を送出させるようにROMに書込めば良い。又,A/D
変換器11,12の出力は,A/D変換器9,10の出力のうちD1p,D
1qと同じものなので,EX−OR回路19の入力としてA/D変換
器9,10出力のD1p,D1qを用いても良い。
第３図は虚数部重み付制御回路2Iの実施例であり，象限
判別信号D1p,D1qと誤差信号Ep,Eqを受けてＩ±２″,I
±１″,I0″なる重み付制御信号を送出する従来から用
いられている虚数部重み付制御回路2I″と，象限判別信
号D1p,D1q,位置判別信号S1,領域判別信号S2を受けてＩ
±２′,I±１′,I0′なる重み付制御信号を送出する本
発明に係る虚数部重み付制御回路2I′と，虚数部重み付
制御回路2I″と2I′の出力のどちらかを選択するための
選択回路57とから構成されている。虚数部重み付制御回
路2I′は，遅延回路34〜44,EX−OR回路45〜50,AND回路5
1及びＤタイプフリップフロップ52〜56から構成されて
いる。次に，本発明に係る虚数部重み付制御回路2I′の
動作について説明する。
判別信号D1p,D1qと誤差信号Ep,Eqを受けてＩ±２″,I
±１″,I0″なる重み付制御信号を送出する従来から用
いられている虚数部重み付制御回路2I″と，象限判別信
号D1p,D1q,位置判別信号S1,領域判別信号S2を受けてＩ
±２′,I±１′,I0′なる重み付制御信号を送出する本
発明に係る虚数部重み付制御回路2I′と，虚数部重み付
制御回路2I″と2I′の出力のどちらかを選択するための
選択回路57とから構成されている。虚数部重み付制御回
路2I′は，遅延回路34〜44,EX−OR回路45〜50,AND回路5
1及びＤタイプフリップフロップ52〜56から構成されて
いる。次に，本発明に係る虚数部重み付制御回路2I′の
動作について説明する。
EX−OR回路45の出力は象限判別信号となり，遅延回路34
〜38で１タイムスロットずつ遅延されている。位置判別
信号S1,領域判別信号S2は，共にセンタータップに相当
する３タイムスロット遅延されており,E3とD1〜D5の信
号をEX−OR回路46〜50でEX−OR操作すれば，各タップの
位相誤差信号を得ることができる。EX−OR回路46〜50の
出力は全信号点からの情報を受けており，ジッタ成分を
含んでいるので,EX−OR回路46〜50出力をＤタイプフリ
ップフロップ52〜56においてS2OUT信号で読み出せば，
第２図（ａ）の領域a1に入った信号点からのみ位相誤差
信号をとり出すことができジッタ成分を少なくすること
ができる。
〜38で１タイムスロットずつ遅延されている。位置判別
信号S1,領域判別信号S2は，共にセンタータップに相当
する３タイムスロット遅延されており,E3とD1〜D5の信
号をEX−OR回路46〜50でEX−OR操作すれば，各タップの
位相誤差信号を得ることができる。EX−OR回路46〜50の
出力は全信号点からの情報を受けており，ジッタ成分を
含んでいるので,EX−OR回路46〜50出力をＤタイプフリ
ップフロップ52〜56においてS2OUT信号で読み出せば，
第２図（ａ）の領域a1に入った信号点からのみ位相誤差
信号をとり出すことができジッタ成分を少なくすること
ができる。
ここで,Dタイプフリップフロップ52〜56の出力である重
み付制御信号Ｉ±１′,I±２′,I0′は入力レベルに依
存しない利点を有しているが，入力変調波の信号のうち
の一部から位相誤差信号を検出しているため，全信号点
からそれを検出している従来構成の虚数部重み付制御回
路2I″による重み付制御信号Ｉ±１″,I±２″,I0″に
比して若干ジッタが増す。
み付制御信号Ｉ±１′,I±２′,I0′は入力レベルに依
存しない利点を有しているが，入力変調波の信号のうち
の一部から位相誤差信号を検出しているため，全信号点
からそれを検出している従来構成の虚数部重み付制御回
路2I″による重み付制御信号Ｉ±１″,I±２″,I0″に
比して若干ジッタが増す。
よって，本ディジタル復調システムが動作過渡期の時，
即ち，トランスバーサル等化器1,AGC回路15,16,搬送波
同期回路が正常に動作していない時のみ重み付制御信号
Ｉ±１′,I±２′,I0′を用い，正常動作時，即ちA/D変
換器9,10の入力端子に正常な信号が入力された時には選
択回路57で従来の重み付制御信号Ｉ±１″,I±２″,
I0′を用いた方が得策であり，これは多値数が増す程効
果を発揮する。但し，この選択回路57は本発明の不可欠
な要素ではない。
即ち，トランスバーサル等化器1,AGC回路15,16,搬送波
同期回路が正常に動作していない時のみ重み付制御信号
Ｉ±１′,I±２′,I0′を用い，正常動作時，即ちA/D変
換器9,10の入力端子に正常な信号が入力された時には選
択回路57で従来の重み付制御信号Ｉ±１″,I±２″,
I0′を用いた方が得策であり，これは多値数が増す程効
果を発揮する。但し，この選択回路57は本発明の不可欠
な要素ではない。
第３図における選択回路57は，従来回路2I″による重み
付制御信号Ｉ±２″,I±１″,I0″に本発明に係る回路2
I′による重み付制御信号Ｉ±２′,I±１′,I0′から切
替えるもので，制御信号CONTは本ディジタル復調システ
ムが安定動作状態であることを示す信号であり，第１図
（ａ）に示されているように,AGC回路15,16及び非同期
検出回路30における警報信号ALMが消失した時安定動作
状態を示す。
付制御信号Ｉ±２″,I±１″,I0″に本発明に係る回路2
I′による重み付制御信号Ｉ±２′,I±１′,I0′から切
替えるもので，制御信号CONTは本ディジタル復調システ
ムが安定動作状態であることを示す信号であり，第１図
（ａ）に示されているように,AGC回路15,16及び非同期
検出回路30における警報信号ALMが消失した時安定動作
状態を示す。
第１図（ａ）における搬送波同期回路の構成は，第３図
におけるセンタータップ回路と全く同一であり，選択回
路27の出力は選択回路57の出力のI0信号と切替機能を含
めて全く同一である。よって，本発明による位相誤差信
号を搬送波同期回路に用いる場合には，第１図（ａ）の
如く選択回路27の出力あるいは第３図における選択回路
57の出力I0を，低域ろ波器31を介して電圧制御発振器32
に入力すれば，搬送波同期ループが形成される。前述し
た非同期検出回路30は，ループが非同期状態であること
を検出するもので，ループのインピーダンス変化を検出
する手段がよく知られている。尚，搬送波同期用論理回
路29の動作は，例えば，本発明者等の１人が特開昭57−
131151号公報で提案した「搬送波再生回路」に詳述され
ているので，ここでは省略する。
におけるセンタータップ回路と全く同一であり，選択回
路27の出力は選択回路57の出力のI0信号と切替機能を含
めて全く同一である。よって，本発明による位相誤差信
号を搬送波同期回路に用いる場合には，第１図（ａ）の
如く選択回路27の出力あるいは第３図における選択回路
57の出力I0を，低域ろ波器31を介して電圧制御発振器32
に入力すれば，搬送波同期ループが形成される。前述し
た非同期検出回路30は，ループが非同期状態であること
を検出するもので，ループのインピーダンス変化を検出
する手段がよく知られている。尚，搬送波同期用論理回
路29の動作は，例えば，本発明者等の１人が特開昭57−
131151号公報で提案した「搬送波再生回路」に詳述され
ているので，ここでは省略する。
第４図（ａ）はAGC回路15,16の具体例で，第４図（ｂ）
は動作説明図であり,58は論理回路（LOGIC）,59はフリ
ップフロップ,60は検出回路（DET）である。論理回路58
の出力Ｓは第４図（ｂ）における領域C0に信号点が入っ
たとき“1"の出力を出し，出力Ｒは領域C1に信号点が入
った時“1"の出力を出す。これらの出力は可変抵抗減衰
器7,8の制御信号となる。ここで,AGC回路が正常に動作
していない時，即ち信号点が領域C0あるいはC1のどちら
か一方にのみ入り込んでいる時にはフリップフロップ59
の出力はDCレベルとなる。又，正常時にはマーク率1/2
のデータ信号となる。よってこの両者の差を検出回路60
にて検出して，異常時に警報信号ALMを送出するような
構成となっている。
は動作説明図であり,58は論理回路（LOGIC）,59はフリ
ップフロップ,60は検出回路（DET）である。論理回路58
の出力Ｓは第４図（ｂ）における領域C0に信号点が入っ
たとき“1"の出力を出し，出力Ｒは領域C1に信号点が入
った時“1"の出力を出す。これらの出力は可変抵抗減衰
器7,8の制御信号となる。ここで,AGC回路が正常に動作
していない時，即ち信号点が領域C0あるいはC1のどちら
か一方にのみ入り込んでいる時にはフリップフロップ59
の出力はDCレベルとなる。又，正常時にはマーク率1/2
のデータ信号となる。よってこの両者の差を検出回路60
にて検出して，異常時に警報信号ALMを送出するような
構成となっている。
第３図に説明を戻すと，重み付制御信号Ｉ±２′,
I±１′,I0′は入力レベルに依存せず成立するが，重み
付制御信号Ｉ±２″,I±１″,I0″は入力レベルに依存
するため，両者を切替える際には第１図（ａ）における
AGC回路が正常に動作しているか否かを確認することが
不可欠であり，そのため，選択回路57の制御信号CONTに
AGC回路15,16の警報信号ALMを用いている。尚選択回路5
7の制御信号CONTには前述の他に符号誤り率特性からの
情報を用いることもできる。
I±１′,I0′は入力レベルに依存せず成立するが，重み
付制御信号Ｉ±２″,I±１″,I0″は入力レベルに依存
するため，両者を切替える際には第１図（ａ）における
AGC回路が正常に動作しているか否かを確認することが
不可欠であり，そのため，選択回路57の制御信号CONTに
AGC回路15,16の警報信号ALMを用いている。尚選択回路5
7の制御信号CONTには前述の他に符号誤り率特性からの
情報を用いることもできる。
第５図はベースバンド帯のトランスバーサル等化器を用
いた実施例であり,61はベースバンド帯のトランスバー
サル等化器,62はトランスバーサルフィルタ,63は実数部
重み付制御回路,64は虚数部重み付制御回路である。本
実施例の特徴は虚数部重み付制御回路64にあり，その他
は従来回路あるいは第１図（ａ）で説明したものであ
る。
いた実施例であり,61はベースバンド帯のトランスバー
サル等化器,62はトランスバーサルフィルタ,63は実数部
重み付制御回路,64は虚数部重み付制御回路である。本
実施例の特徴は虚数部重み付制御回路64にあり，その他
は従来回路あるいは第１図（ａ）で説明したものであ
る。
第６図は虚数部重み付制御回路64の具体例であり、64″
は従来から用いられている虚数部重み付制御回路、65〜
80は遅延回路、81〜82はAND回路、85〜94はEX−OR回
路、96〜105はＤタイプフリップフロップ、106、107は
選択回路である。本回路はベースバンド帯のトランスバ
ーサル等価器用のものなので、制御信号がP,Qチャンネ
ル独立に作成される構成となっている。以下動作を説明
する。
は従来から用いられている虚数部重み付制御回路、65〜
80は遅延回路、81〜82はAND回路、85〜94はEX−OR回
路、96〜105はＤタイプフリップフロップ、106、107は
選択回路である。本回路はベースバンド帯のトランスバ
ーサル等価器用のものなので、制御信号がP,Qチャンネ
ル独立に作成される構成となっている。以下動作を説明
する。
入力信号としてL1p、L1q、L2p、L2qを受ける。L1p信号
は第１図（ａ）におけるA/D変換器14から得られるもの
で、第２図（ａ）におけるP1軸上にある信号点より得ら
れる誤差信号であり、言い換えると、位置判別信号とな
るが、Q1軸上にある信号点に対しては象限判別信号とな
る。N1q信号は第１図（ａ）におけるA/D変換器13から得
られるもので、第２図（ａ）におけるQ1軸上にある信号
点より得られる誤差信号であり、位置判別信号となる
が、P1軸上にある信号点に対しては象限判別信号とな
る。このように、L1p,L1q信号は信号点によっては位置
判別信号にもなるし、象限判別信号ともなる。
は第１図（ａ）におけるA/D変換器14から得られるもの
で、第２図（ａ）におけるP1軸上にある信号点より得ら
れる誤差信号であり、言い換えると、位置判別信号とな
るが、Q1軸上にある信号点に対しては象限判別信号とな
る。N1q信号は第１図（ａ）におけるA/D変換器13から得
られるもので、第２図（ａ）におけるQ1軸上にある信号
点より得られる誤差信号であり、位置判別信号となる
が、P1軸上にある信号点に対しては象限判別信号とな
る。このように、L1p,L1q信号は信号点によっては位置
判別信号にもなるし、象限判別信号ともなる。
L2p信号は第１図（ａ）においてEX−OR回路23の出力か
ら得られる領域判別記号で、第２図（ａ）におけるP1軸
に沿った領域a1を判別するものである。L2q信号は第１
図（ａ）においてEX−OR回路22の出力から得られる領域
判別信号で第２図（ａ）におけるQ1軸に沿った領域a1を
判別するものである。
ら得られる領域判別記号で、第２図（ａ）におけるP1軸
に沿った領域a1を判別するものである。L2q信号は第１
図（ａ）においてEX−OR回路22の出力から得られる領域
判別信号で第２図（ａ）におけるQ1軸に沿った領域a1を
判別するものである。
選択回路106の出力で得られるＱチャンネル用の各タッ
プの制御信号は、L1q信号を３タイムスロット遅らせた
位置判別信号と、L1p信号を１タイムスロットから５タ
イムスロットまで順次遅らせた象限判別信号とをEX−OR
回路85〜89にてEX−OR操作することによって得られてい
る。Ｄタイムフリップフロップ96〜100はDq3信号を位置
判別信号、Dp1〜Dp5を象限判別信号に確定させるもの、
言い換えると、そのような機能となる信号点のみを取出
す働きをする。L2pを３タイムスロット遅らせて、Dq3と
同一タイムスロットとした信号が“1"の場合のみ、Ｄタ
イプフリップフロップ96〜100の入力信号が出力され
る。即ち、Ｄタイプフリップフロップ96〜100の出力に
入力信号が出力されるタイムスロットは、Dq3が第２図
（ａ）においてP1軸に沿った領域a1内の信号点、即ち、
P1軸上の信号点からのずれを検出する位置判別信号とな
り、Dp1〜Dp5はその信号点を90゜位相をずらした検波面
で検波した象限判別信号になる。
プの制御信号は、L1q信号を３タイムスロット遅らせた
位置判別信号と、L1p信号を１タイムスロットから５タ
イムスロットまで順次遅らせた象限判別信号とをEX−OR
回路85〜89にてEX−OR操作することによって得られてい
る。Ｄタイムフリップフロップ96〜100はDq3信号を位置
判別信号、Dp1〜Dp5を象限判別信号に確定させるもの、
言い換えると、そのような機能となる信号点のみを取出
す働きをする。L2pを３タイムスロット遅らせて、Dq3と
同一タイムスロットとした信号が“1"の場合のみ、Ｄタ
イプフリップフロップ96〜100の入力信号が出力され
る。即ち、Ｄタイプフリップフロップ96〜100の出力に
入力信号が出力されるタイムスロットは、Dq3が第２図
（ａ）においてP1軸に沿った領域a1内の信号点、即ち、
P1軸上の信号点からのずれを検出する位置判別信号とな
り、Dp1〜Dp5はその信号点を90゜位相をずらした検波面
で検波した象限判別信号になる。
選択回路106の動作は、第３図における選択回路57と同
じ動作であるので説明は割愛する。
じ動作であるので説明は割愛する。
選択回路107の出力で得られるＰチャンネル用の各タッ
プ制御信号は、先に説明したＱチャンネル用の各タップ
の制御信号と基本的には同様に作成されているので、動
作説明はここでは割愛する。
プ制御信号は、先に説明したＱチャンネル用の各タップ
の制御信号と基本的には同様に作成されているので、動
作説明はここでは割愛する。
以上第１図（ａ）及び第５図を用いて本発明を64QAMシ
ステムに適用した場合について説明したが，本発明はこ
れに限定されるものではなく4QAM（4PSK）以上の多値直
交振幅変調システムに適用可能である。
ステムに適用した場合について説明したが，本発明はこ
れに限定されるものではなく4QAM（4PSK）以上の多値直
交振幅変調システムに適用可能である。
第１図（ａ）を64QAMシステム以外のシステムに変更す
る場合は,A/D変換器9,10のビット数,ROM33の記憶容量の
変更のみで良い。又第１図（ａ）においては５タップの
トランスバーサル等化器について説明したがこれに限ら
れるものではなく，他のタップ数のものにも適用可能で
ある。
る場合は,A/D変換器9,10のビット数,ROM33の記憶容量の
変更のみで良い。又第１図（ａ）においては５タップの
トランスバーサル等化器について説明したがこれに限ら
れるものではなく，他のタップ数のものにも適用可能で
ある。
このように本発明によれば伝送系に同相干渉歪が存在し
ても，それに影響されず独立に収束をする虚数部制御回
路が実現できるので，収束速度が速く，且つ，復帰する
過程を経た等化能力限界値を改善できるディジタル復調
システムを提供することができる。
ても，それに影響されず独立に収束をする虚数部制御回
路が実現できるので，収束速度が速く，且つ，復帰する
過程を経た等化能力限界値を改善できるディジタル復調
システムを提供することができる。
第１図（ａ）は本発明による64QAM波に適用されるディ
ジタル復調システムの実施例，第１図（ｂ）は領域判定
回路の他の実施例，第２図（ａ）は64QAM波の信号配
置，第２図（ｂ）は第１図（ｂ）の動作説明図，第３図
は虚数部制御回路の実施例，第４図（ａ）はAGC回路の
具体例，第４図（ｂ）は第４図（ａ）の動作説明図，第
５図はベースバンド帯のトランスバーサル等化器を用い
た実施例，第６図は虚数部重み付制御回路の具体例であ
る。 １はIF帯トランスバーサル等化器,2R,63は実数部重み付
制御回路,2I,64は虚数部重み付制御回路,3はトランスバ
ーサルフィルタ,4は復調器,5は識別部,6は直交検波器,7
〜８は可変抵抗減衰器,9〜14はA/D変換器,15〜16はAGC
回路,17は減算器,18は加算器,19〜23,45〜50,83〜94はE
X−OR回路,24,51,95はAND回路,25はNAND回路,26,52〜5
6,96〜105はＤタイプフリップフロップ,27,57,106〜107
は選択回路,28はOR回路,29は搬送波同期用論理回路,30
は非同期検出回路,31は低域ろ波器,32は電圧制御発振
器,33はROM,34〜44,65〜82は遅延回路,58は論理回路,59
はフリップフロップ,60は検出回路,61はベースバンド帯
トランスバーサル等化器,62はトランスバーサルフィル
タをそれぞれあらわしている。
ジタル復調システムの実施例，第１図（ｂ）は領域判定
回路の他の実施例，第２図（ａ）は64QAM波の信号配
置，第２図（ｂ）は第１図（ｂ）の動作説明図，第３図
は虚数部制御回路の実施例，第４図（ａ）はAGC回路の
具体例，第４図（ｂ）は第４図（ａ）の動作説明図，第
５図はベースバンド帯のトランスバーサル等化器を用い
た実施例，第６図は虚数部重み付制御回路の具体例であ
る。 １はIF帯トランスバーサル等化器,2R,63は実数部重み付
制御回路,2I,64は虚数部重み付制御回路,3はトランスバ
ーサルフィルタ,4は復調器,5は識別部,6は直交検波器,7
〜８は可変抵抗減衰器,9〜14はA/D変換器,15〜16はAGC
回路,17は減算器,18は加算器,19〜23,45〜50,83〜94はE
X−OR回路,24,51,95はAND回路,25はNAND回路,26,52〜5
6,96〜105はＤタイプフリップフロップ,27,57,106〜107
は選択回路,28はOR回路,29は搬送波同期用論理回路,30
は非同期検出回路,31は低域ろ波器,32は電圧制御発振
器,33はROM,34〜44,65〜82は遅延回路,58は論理回路,59
はフリップフロップ,60は検出回路,61はベースバンド帯
トランスバーサル等化器,62はトランスバーサルフィル
タをそれぞれあらわしている。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 松浦 徹 東京都港区芝５丁目33番１号 日本電気株 式会社内 (56)参考文献 特開 昭57−109434（ＪＰ，Ａ)
Claims (1)
- 【請求項１】復調器及びトランスバーサル等化器を含
み，ディジタル変調波を復調して復調信号を得た後，多
値識別して主データ信号を含む複数列のデータ出力を再
生するディジタル復調システムにおいて，前記復調信号
を２値識別して象限判別出力を得る象限判別手段と，前
記復調信号を して得られた位相シフト信号を２値識別して位置判別出
力を得る位置判別手段と，前記位相シフト信号を多値識
別するかあるいは前記データ出力を論理演算して領域判
別出力を得る領域判別手段とを備えると共に，前記トラ
ンスバーサル等化器における虚数部の各タップの制御信
号を前記象限判別出力，前記位置判別出力及び前記領域
判別出力の間で論理操作することによって得る手段とを
有することを特徴とするディジタル復調システム。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178504A JPH0740679B2 (ja) | 1985-08-15 | 1985-08-15 | デイジタル復調システム |
| EP86111275A EP0212582B1 (en) | 1985-08-15 | 1986-08-14 | Demodulation system capable of establishing synchronization in a transient state |
| DE8686111275T DE3687249T2 (de) | 1985-08-15 | 1986-08-14 | Zur synchronisationsherstellung in einem uebergangszustand geeignetes demodulationssystem. |
| CA000516027A CA1262266A (en) | 1985-08-15 | 1986-08-15 | Demodulation system capable of establishing synchronization in a transient state |
| US06/896,985 US4757266A (en) | 1985-08-15 | 1986-08-15 | Demodulation system capable of establishing synchronization in a transient state |
| AU61198/86A AU584555B2 (en) | 1985-08-15 | 1986-08-15 | Demodulation system capable of establishing synchronization in a transient state |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60178504A JPH0740679B2 (ja) | 1985-08-15 | 1985-08-15 | デイジタル復調システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6239922A JPS6239922A (ja) | 1987-02-20 |
| JPH0740679B2 true JPH0740679B2 (ja) | 1995-05-01 |
Family
ID=16049618
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60178504A Expired - Lifetime JPH0740679B2 (ja) | 1985-08-15 | 1985-08-15 | デイジタル復調システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0740679B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2587432B2 (ja) * | 1987-10-30 | 1997-03-05 | 日本電気株式会社 | 有効領域判定信号検出回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57109434A (en) * | 1980-12-26 | 1982-07-07 | Nec Corp | Automatic equalizer |
-
1985
- 1985-08-15 JP JP60178504A patent/JPH0740679B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6239922A (ja) | 1987-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4703282A (en) | Digital demodulation system | |
| JPH021675A (ja) | オフセットｑｐｓｋ方式用の搬送波再生回路 | |
| US4672631A (en) | Radio receiver with variable phase shift correction | |
| JP2794964B2 (ja) | 制御信号発生回路 | |
| EP0235300B1 (en) | Radio data transmission system | |
| KR101149957B1 (ko) | 클록 재생회로 | |
| US4757266A (en) | Demodulation system capable of establishing synchronization in a transient state | |
| Saito et al. | Fast carrier-tracking coherent detection with dual-mode carrier recovery circuit for digital land mobile radio transmission | |
| JPH0740679B2 (ja) | デイジタル復調システム | |
| JP2534650B2 (ja) | 復調装置 | |
| JPH0746790B2 (ja) | 復調システム | |
| JP2526540B2 (ja) | 搬送波同期回路 | |
| JP3442655B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JPH0897874A (ja) | オフセットｑｐｓｋ復調器 | |
| JP3298996B2 (ja) | フェージング検出方法及び回路 | |
| JPH0748677B2 (ja) | 等化器 | |
| JP2560339B2 (ja) | ディジタル復調装置 | |
| JP3369118B2 (ja) | データ判定回路 | |
| JP2871172B2 (ja) | 復調装置 | |
| Brown et al. | Digital ultrafast carrier recovery for interactive transmission systems | |
| JPH0748678B2 (ja) | 等化器 | |
| JP2827197B2 (ja) | 無線データ伝送システム | |
| JPH08307473A (ja) | π／４シフトＱＰＳＫ復調用クロック再生回路 | |
| JPH0712178B2 (ja) | デイジタル変復調システム | |
| JPH06291791A (ja) | 位相変調波信号の復調装置 |