DE3637513A1 - Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen - Google Patents

Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen

Info

Publication number
DE3637513A1
DE3637513A1 DE19863637513 DE3637513A DE3637513A1 DE 3637513 A1 DE3637513 A1 DE 3637513A1 DE 19863637513 DE19863637513 DE 19863637513 DE 3637513 A DE3637513 A DE 3637513A DE 3637513 A1 DE3637513 A1 DE 3637513A1
Authority
DE
Germany
Prior art keywords
insulating layer
layer
metallization
aluminum
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19863637513
Other languages
German (de)
English (en)
Other versions
DE3637513C2 (enExample
Inventor
Thomas Dipl Ing Stockmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semikron GmbH and Co KG
Original Assignee
Semikron GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semikron GmbH and Co KG filed Critical Semikron GmbH and Co KG
Priority to DE19863637513 priority Critical patent/DE3637513A1/de
Priority to JP62277550A priority patent/JPS63177463A/ja
Publication of DE3637513A1 publication Critical patent/DE3637513A1/de
Application granted granted Critical
Publication of DE3637513C2 publication Critical patent/DE3637513C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)
DE19863637513 1986-11-04 1986-11-04 Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen Granted DE3637513A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19863637513 DE3637513A1 (de) 1986-11-04 1986-11-04 Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen
JP62277550A JPS63177463A (ja) 1986-11-04 1987-11-04 電力用半導体構成要素の微細構造にされた接触電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19863637513 DE3637513A1 (de) 1986-11-04 1986-11-04 Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE3637513A1 true DE3637513A1 (de) 1988-05-11
DE3637513C2 DE3637513C2 (enExample) 1993-02-18

Family

ID=6313120

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863637513 Granted DE3637513A1 (de) 1986-11-04 1986-11-04 Verfahren zum herstellen feinstrukturierter kontaktelektroden von leistungs-halbleiterbauelementen

Country Status (2)

Country Link
JP (1) JPS63177463A (enExample)
DE (1) DE3637513A1 (enExample)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5591677A (en) * 1994-02-25 1997-01-07 Texas Instruments Incorporated Planarizeed multi-level interconnect scheme with embedded low-dielectric constant insulators
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US5751066A (en) * 1994-05-27 1998-05-12 Texas Instruments Incorporated Structure with selective gap fill of submicron interconnects
US5763953A (en) * 1993-01-05 1998-06-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
US6054769A (en) * 1997-01-17 2000-04-25 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials
US7777283B2 (en) 2004-11-26 2010-08-17 Micronas Gmbh Electric component
DE10236455B4 (de) * 2001-08-09 2013-02-28 Denso Corporation Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps
EP2804209A1 (en) * 2013-05-17 2014-11-19 ABB Technology AG Moulded electronics module

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19612838A1 (de) * 1995-11-13 1997-05-15 Asea Brown Boveri Leistungshalbleiterbauelement sowie Verfahren zu dessen Herstellung
DE10353121B4 (de) * 2003-11-12 2009-07-30 Micronas Gmbh Elektrisches Bauelement
DE102006003930A1 (de) * 2006-01-26 2007-08-09 Infineon Technologies Austria Ag Leistungshalbleiterelement mit internen Bonddrahtverbindungen zu einem Bauelementsubstrat und Verfahren zur Herstellung desselben

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1952578A1 (de) * 1968-10-31 1970-05-06 Gen Electric Verfahren zur Herstellung metallischer Kontakte auf Halbleiterkoerpern
US4079409A (en) * 1973-11-27 1978-03-14 Licentia Patent-Verwaltungs G.M.B.H. Thyristor with pressure contacting
DE3026026A1 (de) * 1979-07-11 1981-01-22 Tokyo Shibaura Electric Co Halbleiterelement und verfahren zu seiner herstellung
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
DE3443793A1 (de) * 1984-11-30 1986-06-12 Siemens AG, 1000 Berlin und 8000 München Verfahren zum kontaktieren von halbleiterbauelementen
DE3446789A1 (de) * 1984-12-21 1986-07-03 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum herstellen von halbleiterbauelementen

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1952578A1 (de) * 1968-10-31 1970-05-06 Gen Electric Verfahren zur Herstellung metallischer Kontakte auf Halbleiterkoerpern
US4079409A (en) * 1973-11-27 1978-03-14 Licentia Patent-Verwaltungs G.M.B.H. Thyristor with pressure contacting
DE3026026A1 (de) * 1979-07-11 1981-01-22 Tokyo Shibaura Electric Co Halbleiterelement und verfahren zu seiner herstellung
US4505029A (en) * 1981-03-23 1985-03-19 General Electric Company Semiconductor device with built-up low resistance contact
DE3443793A1 (de) * 1984-11-30 1986-06-12 Siemens AG, 1000 Berlin und 8000 München Verfahren zum kontaktieren von halbleiterbauelementen
DE3446789A1 (de) * 1984-12-21 1986-07-03 SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg Verfahren zum herstellen von halbleiterbauelementen

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Leipold, W.C. et.al.: Nitride/Polyimide Isolation Enhancement. In: IBM TDB, Bd. 27, Nr. 4A, Sept 1984, S. 2086-2087 *
US-Z.: IBM Technical Disclosure Bulletin, Bd. 19, 1976, S. 175 *
US-Z.: IBM Technical Disclosure Bulletin, Bd. 26, 1984, S. 4115-4117 *
US-Z.: IEEE Journal of Solid State Circuits, Bd. 20, 1985, S. 94-103 *
US-Z.: Solid State Technology, März 1983, S. 131-138 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5763953A (en) * 1993-01-05 1998-06-09 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US5591677A (en) * 1994-02-25 1997-01-07 Texas Instruments Incorporated Planarizeed multi-level interconnect scheme with embedded low-dielectric constant insulators
US5616959A (en) * 1994-02-25 1997-04-01 Texas Instruments Incorporated Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
US5751066A (en) * 1994-05-27 1998-05-12 Texas Instruments Incorporated Structure with selective gap fill of submicron interconnects
DE19617055C1 (de) * 1996-04-29 1997-06-26 Semikron Elektronik Gmbh Halbleiterleistungsmodul hoher Packungsdichte in Mehrschichtbauweise
US6054769A (en) * 1997-01-17 2000-04-25 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits having an adhesion and protective overlayer for low dielectric materials
US5818111A (en) * 1997-03-21 1998-10-06 Texas Instruments Incorporated Low capacitance interconnect structures in integrated circuits using a stack of low dielectric materials
DE10236455B4 (de) * 2001-08-09 2013-02-28 Denso Corporation Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps
DE10236455B8 (de) * 2001-08-09 2013-05-08 Denso Corporation Halbleiterbauelement mit einem Leistungshalbleiterelement eines Vertikaltyps
US7777283B2 (en) 2004-11-26 2010-08-17 Micronas Gmbh Electric component
US8084792B2 (en) 2004-11-26 2011-12-27 Micronas Gmbh Electric component
EP2804209A1 (en) * 2013-05-17 2014-11-19 ABB Technology AG Moulded electronics module

Also Published As

Publication number Publication date
DE3637513C2 (enExample) 1993-02-18
JPS63177463A (ja) 1988-07-21

Similar Documents

Publication Publication Date Title
DE1965546C3 (de) Halbleiterbauelement
DE69525827T2 (de) Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung
DE69500388T2 (de) Filmschaltungs-Metallsystem zur Verwendung in IC-Bauteilen mit Kontakthöckern
DE2217538B2 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE3637513C2 (enExample)
DE1283970B (de) Metallischer Kontakt an einem Halbleiterbauelement
DE2817258A1 (de) Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur
DE2510757C2 (de) Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE3226097C2 (enExample)
DE1564066A1 (de) Verfahren zum Herstellen elektrischer Kontakte auf der Oberflaeche elektronischer Bauelemente
DE3616185A1 (de) Halbleiterbauelement
DE1764572A1 (de) Mehrschichtiger,loetfaehiger Halbleiteranschluss
DE3448379C2 (de) Gate-Abschaltthyristor
DE19708363C1 (de) Verfahren zum Herstellen eines Metall-Keramik-Substrats und Metall-Keramik-Substrat
DE3616233C2 (enExample)
DE102006060899A1 (de) Anschlussdraht, Verfahren zur Herstellung eines solchen und Baugruppe
DE2104672C3 (de) Mehrschichtige Verbindungsleiterstreifen in integrierten Halbleiterschaltungen
DE102004061908B4 (de) Verfahren zum Herstellen einer Schaltungsanordnung auf einem Substrat
DE3538815A1 (de) Halbleiterbauelement
DE2259267A1 (de) Halbleiteranordnung
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)
DE102015200506A1 (de) Verfahren zur Herstellung einer bondbaren Metallisierung und korrespondierende bondbare Metallisierung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee