DE3635754A1 - Mikrocomputer mit intern und extern programmiertem eprom - Google Patents
Mikrocomputer mit intern und extern programmiertem epromInfo
- Publication number
- DE3635754A1 DE3635754A1 DE19863635754 DE3635754A DE3635754A1 DE 3635754 A1 DE3635754 A1 DE 3635754A1 DE 19863635754 DE19863635754 DE 19863635754 DE 3635754 A DE3635754 A DE 3635754A DE 3635754 A1 DE3635754 A1 DE 3635754A1
- Authority
- DE
- Germany
- Prior art keywords
- address
- data
- signal
- bus
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft einen Einzelchip-Mikrocomputer,
einschliesslich eines löschbaren und elektrisch
programmierbaren Festwertspeichers.
Unter Bezugnahme auf den Stand der Technik zeigt Fig. 1
ein Blockschaltbild einer Schaltung zum Auslesen und
Einspeichern an einem elektrisch programmierbaren
Festwertspeicher, der in enem üblichen Einzelchip-8-Bit-
Mikrocomputer vorgesehen ist. Die gestrichelte Linie, die
strichpunktierte und die voll ausgezogene Linie in Fig. 1
stellen jeweils den Fluss elektrischer Leistung, der
Steuersignale und der Datensignale dar. Fig. 1 zeigt
ferner externe Stromversorgungen (V cc , V pp ), Steuersignale
(PGM) (betreffend einen Programmspeicher), (CE) (betreffend
die Chip-Freigabe) und (OE) (betreffend die
Ausgangs-Freigabe), die extern zugeführt werden. Diese
Figur zeigt ferner 13-Bit-Adressignale (AD 0-AD 12) und
8-Bit-Datensignale (D 0-D 7). Eine Schreib-Steuerschaltung
(2) empfängt die Steuersignale (PGM, CE, OE) von aussen
und sendet ein Steuersignal (PRG*) an eine Schreibschaltung
(3) und an einen Netzumschalter-Schaltkreis (4). Eine
Lesesteuerschaltung (5) empfängt ferner die Steuersignale
(DGM, CE, OE) von aussen und sendet Lesesignale ø R und
RP an eine Leseschaltung (6). Ein Y-Richtung-Decoder
(Spaltendecoder) (7) decodiert die Adressignale (AD 1-AD 4)
und sendet decodierte Signale (y i ) an einen Y-
Richtung-Wähler
(8). Ein X-Richtung-Decoder (Zeilendecoder) (9) decodiert
die Adressignale (AD 5-AD 12) und sendet decodierte Signale
(x i ) zu den Speicherzellen (10) des EPROM. Die
Adressignale und die Datensignale werden über I/O-Ports
(Eingabe/Ausgabe-Zugriffsstellen) (11 a, 11 b, 11 c) eingegeben
und ausgegeben. Die Adresssignale (AD 0-AD 12), die durch die
I/O-Ports (11 a, 11 b) eingegeben werden, sind 13 Bit breit
und werden über einen Adressbus derart übertragen,
dass das Adresssignal (AD 0) in die Schreibschaltung (3)
eingegeben wird, dass die Adressignale (AD 1-AD 4) in den
Y-Richtung-Decoder (7) und die Adressignale (AD 5-AD 12) in
den X-Richtung-Decoder (9) eingegeben werden. Die
Datensignale, die über den I/O-Port (11 c) eingegeben und
ausgegeben werden, werden über einen Datenbus derart
übertragen, dass die Datensignale (D 0-D 7) in die
Schreibschaltung (3) eingegeben oder von der Leseschaltung
(6) ausgegeben werden.
Fig. 2 zeigt ein Schaltbild, das den Aufbau und die
Verbindungen der in Fig. 1 angegebenen Schreibsteuerschaltung
darstellt. Die gleichen Bezugszeichen bezeichnen die
gleichen Abschnitte in Fig. 1 und 2. Die
Schreibsteuerschaltung (2) nach Fig. 2 enthält einen
Inverter (21), eine NAND-Schaltung (22) und eine
OR-Schaltung (23).
Da das Auslesen aus dem in Fig. 1 dargestellten EPROM
in der gleichen Weise wie bei einem üblichen ROM oder
RAM erfolgt, wird die Beschreibung des Auslesens aus
dem EPROM weggelassen und es wird lediglich das
Einschreiben in das EPROM beschrieben. Zum Einschreiben
in das EPROM wird der Einzelchip-Mikrocomputer rückgesetzt
und die Speisespannung (V pp ), die 21 V beträgt, zu geführt.
Dabei ist die weitere Netzspannung (V cc ) eine Spannung von
5 V, das Steuersignal (PGM) wird auf einen niedrigen
Pegel (L) eingestellt, (CE) wird auf einen hohen Pegel
"H" und (OE) auf einen niedrigen Pegel "L" eingestellt.
Die Adressignale (AD 0-AD 12) werden über die I/O-Ports
(11 a, 11 b) eingegeben und die Datensignale (D 0-D 7) werden
über den I/O-Port (11 c) eingegeben. Der Ausgang von
der NAND-Schaltung (22) und das Signal (PRG*) befinden
sich jeweils auf einem hohen Pegel "H" und einem
niedrigen Pegel "L". Wird das Signal (PGM) anschliessend
auf einen hohen Pegel "H" gesetzt, so wird das Signal
(PRG*) mit dem hohen Pegel "H" der Schreibschaltung (3)
zugeführt, so dass ein Datensignal, dessen Logik-Zustand
gleich "0" oder "1" ist, in eine mittels der decodierten
Adresse ausgewählten Speicherzelle (10) eingeschrieben
wird.
Befindet sich das Steuersignal (OE) auf einem hohen
Pegel "H", so bedeutet dies, dass die Datensignale von
dem I/O-Port (11 c) über den Datenbus in eine
Schreibschaltung (3) eingegeben werden. Die Adressignale
werden immer von den I/O-Ports (11 a, 11 b) eingegeben.
Dabei werden die Adressignale (AD 1-AD 4) in den
Y-
Richtung-Decoder (7) eingegeben und die Adressignale
(AD 5-AD 12) werden in den X-Richtung-Decoder (9) eingegeben.
Wird das Steuersignal (PRG*) auf einen hohen Pegel "H"
eingestellt, so wird der Ausgang (V cc /V pp ) vom
Netzumschalter-Schaltkreis (4) die höhere Speisespannung
(V pp ), so dass eine Spannung von 21 Volt dem
Y-Richtung-Decoder (7) und dem X-Richtung-Decoder (9)
zugeführt wird. Dabei nimmt die Spannung der decodierten
Signale (y i , x i ) den gleichen Pegel wie die auf hohem
Pegel befindliche Speisespannung (V pp ) an.
Ist der Logikwert eines Datenbits in der Schreibschaltung
gleich "0", wenn sich das Signal (PRG*) auf dem hohen
Pegel "H" befindet, so wird die Spannung (V pp ) über eine
Signalleitung (13) dem Y-Richtung-Wähler (8) zugeführt.
Ist der Logikpegel des Datenbits in der Schreibschaltung
(3) gleich "1", so wird die Signalleitung (13) abgetrennt.
Aus diesem Grunde wird, wenn der Logikpegel eines
geschriebenen Datensignals gleich "0" ist, eine Spannung
mit dem gleichen Pegel wie die Speisespannung (V pp ) von
der Schreibschaltung (3) über den Y-Richtung-Wähler (8)
zur Drain-Elektrode des Transistors einer von einem
Adressignal (AD 1-AD 12) ausgewählten Speicherzelle zugeführt.
Ferner wird eine Spannung des gleichen Pegels wie die
Speisespannung (V pp ) vom X-Richtung-Decoder (9) des
Gate-Elementes des Transistors der Speicherzelle (10)
zugeführt, und die Elektronen treten in das gleitende
Gate-Element des Transistors der Speicherzelle ein. Ist
der Logikpegel des geschriebenen Datensignals "1", so
erfolgt kein Eintritt von Elektronen in das gleitende
Gate-Element, da der Drain-Elektrode des Transistors
keine hohe Spannung zugeführt wird. Die in das gleitende
Gate-Element eingetretenen Elektronen werden nicht spontan
entladen, sondern zurückgehalten. Die Logik eines im
Transistor des Speichers gespeicherten Signals kann
als Mass dafür gelesen werden, ob das Schwellenpotential
als Folge des Eintritts der Elektronen in das gleitende
Gate-Element geändert wurde oder nicht.
Bei einem üblichen, den EPROM enthaltenden
Einzelchip-Mikrocomputer kann das Einschreiben in den
EPROM nicht ohne Eingabe des Adressignals und des
Datensignals durch eine externe Vorrichtung, wie
beispielsweise eine EPROM-Schreibvorrichtung, erfolgen,
wenn der Mikrocomputer ausser Betrieb ist. Daher besteht
beim üblichen Mikrocomputer die Schwierigkeit, dass ein
einfacher Betriebsablauf, durch den der Mikrocomputer
veranlasst wird, seine eigenen Schreibbefehle durchzuführen
und in das EPROM wie in ein RAM einzuschreiben, nicht ausgeführt
werden kann.
Die vorliegende Erfindung wurde realisiert, um die
vorausgehend aufgeführte Schwierigkeit zu beseitigen.
Daher liegt der Erfindung die Aufgabe zugrunde, eine
neue Funktion der Durchführung des Einschreibens in ein
EPROM zu schaffen, indem ein Schreibbefehl innerhalb
eines Mikrocomputers selbst ausgeführt wird, zusätzlich
zur Anordnung der üblichen Funktion der Durchführung
des Einschreibens in den EPROM, damit nicht nur die
Verwendung des EPROMS als Programmspeicher möglich
wird, sondern ferner die Verwendung des EPROMS als
nicht-flüchtiger Speicher während der Durchführung eines
Programms, womit sich der Benutzungswirkungsgrad des
EPROMS erhöht.
Der erfindungsgemäss vorgesehene Mikrocomputer enthält
ein 1-Bit-Schreibmodus-Register, das ein Umschaltsignal
aufrecht erhält, um entweder das Einschreiben in den
EPROM mittels einer externen Schreibvorrichtung oder
mittels Ausführung eines Befehls durch den Mikrocomputer
selbst auszuwählen, sowie eine Umschaltvorrichtung, um
ein Schreibverfahren, abhängig vom Inhalt des
Schreibmodus-Registers zu ändern.
Im Einklang mit der Erfindung kann das Einschreiben in
den EPROM durch Ausführung des Befehls durch den
Mikrocomputer durchgeführt werden. Aus diesem Grunde ist
es einfach, den EPROM für einen anderen Zweck als für
einen Programmspeicher zu verwenden.
Die eingangs genannte Aufgabenstellung wird erfindungsgemäss
durch ein Mikrocomputersystem gelöst, das gekennzeichnet
ist durch eine Zentraleinheit, eine elektrische
programmierbare Festwertspeicheranordnung, einen Datenbus,
der mit der Zentraleinheit und einem extern angeschlossenen
Datencode für extern zugeführte Daten verbunden ist, einen
Adressbus, der mit der Zentraleinheit, der
Festwertspeicheranordnung und einem extern
angeschlossenen Adressport für extern zugeführte
Adressdaten angeschlossen ist, eine Zufuhrvorrichtung
zur selektiven Zufuhr einer Programmierungsspannung,
die höher als eine Lesespannung ist, zu einer Stelle
in der Festwertspeicheranordnung, die durch den
Adressbus für Programmierungsdaten aus dem Datenbus
adressiert wird, ein Schreibmodus-Register, das
Steuerdaten enthält, die sich darauf beziehen, ob eine
Spannungsprogrammierung der Festwertspeicheranordnung
durch die Zentraleinheit oder durch Signale erfolgen
soll, die extern den Daten- und Adressports zugeführt
werden, eine erste Steuervorrichtung, die auf extern
zugeführte Steuersignale anspricht, um den Adress- und
Datenports und der Zufuhrvorrichtung Steuersignale
zuzuführen, um die Daten- und Adressports und die
Zufuhrvorrichtung für extern zugeführte Adress- und
Datenangaben freizugeben, eine zweite Steuervorrichtung,
die auf Steuersignale der Zentraleinheit anspricht,
um der Zufuhrvorrichtung Steuersignale zuzuführen und
um die Daten- und Adressports gegenüber extern zugeführten
Adress- und Datenangaben zu sperren, derart, dass das
Schreibmodus-Register selektiv entweder die eine oder
die andere der ersten und zweiten Steuervorrichtung
freigibt.
Die Erfindung wird anschliessend anhand der Zeichnungen
erläutert; es zeigen:
Fig. 1 ein Blockschaltbild eines
üblichen Mikrocomputers,
Fig. 2 ein Schaltbild einer
Schreibsteuerschaltung gemäß
Fig. 1,
Fig. 3 ein Blockschaltbild einer
Ausführungsform der Erfindung,
Fig. 4 ein Schaltbild eines
Schreibmodus-Registers nach
Fig. 3,
Fig. 5 ein Schaltbild der in Fig. 3
dargestellten Schreibsteuerschaltung
und
Fig. 6 eine Zeitablauf-Darstellung
einer Betriebsweise, bei welcher
das Einschreiben in den EPROM
eines Mikrocomputers durch die
Steuerung des Mikrocomputers
durchgeführt wird.
Es wird nunmehr auf die bevorzugten Ausführungsformen
Bezug genommen. Eine Ausführungsform der Erfindung wird
anschliessend in Verbindung mit den Zeichnungen beschrieben.
Fig. 3 stellt ein Blockschaltbild einer Ausführungsform
der Erfindung dar. Gleiche Bezugszeichen bezeichnen in
den Fig. 1 und 3 gleiche oder äquivalente Bauelemente.
Fig. 3 stellt den Fluss von elektrischer Leistung, von
Steuersignalen und Datensignalen in der gleichen Weise
wie Fig. 1 dar. In der Ausführungsform nach Fig. 1 sind
zusätzlich ein Schreibmodus-Register (1) und eine
Zentraleinheit (12) vorgesehen, die anschliessend häufig
als CPU bezeichnet wird.
Fig. 4 zeigt ein Schaltbild, das den Aufbau und die
Anschlüsse des Schreibmodus-Registers (1) angibt, welches
Übertragungsgatter (24, 25, 26, 27, 28) enthält, ferner
Inverter (29, 30, 31, 32, 33, 34), NAND-Schaltungen (35,
36, 37), sowie einen Adressdecoder (38). Die wahren und
komplementären Versionen der Ausgangssignale (EPR, EPW)
des Adressdecoders (38) werden den Übertragungsgattern
(24, 25, 26, 27, 28) gemäss Fig. 2 zugeführt, um durch
diese Signale hindurchtreten zu lassen. Ein Ausgangssignal
(14) aus dem Inverter (32) gibt den Inhalt des
Schreibmodus-Registers (1) an.
Fig. 5 zeigt ein Schaltbild, das den Aufbau und die
Verbindungen der Schreibsteuerschaltung (2) nach Fig. 3
darstellt. Die gleichen Bezugszeichen bezeichnen in den
Fig. 2 und 5 die gleichen oder äquivalente Abschnitte.
Fig. 5 zeigt eine NAND-Schaltung (15), einen
Schreibbetriebausgang (16) aus der NAND-Schaltung (15),
einen Adressdecoder (39), Inverter (40, 41, 42), eine
UND-Schaltung (43) und einen Ausgang (17) aus der
UND-Schaltung (43).
Der Schreibbetriebausgang (14) des in Fig. 4 dargestellten
Inverters (32) ist ein Signal, das den Inhalt des
Schreibmodus-Registers (1) angibt. Ist der logische
Zustand des Ausgangs (14) gleich "0", so nimmt ein
Signal "WENB", das das Ausgangssignal des Inverters (33)
darstellt, einen niedrigen Pegel "L" an und der Ausgang
der NAND-Schaltung (15) nach Fig. 5 nimmt einen hohen
Pegel "H" an, so dass die in Fig. 5 dargestellte
Schaltung einen hohen Pegel "H" annimmt, womit die in
Fig. 5 dargestellte Schaltung zu jener nach Fig. 2 wird,
da sie das gleiche Signal (PRG*) erzeugt, wenn der
Schreibbetriebausgang (14) gleich "0" ist. Infolgedessen
können Adressignale (AD 0-AD 12) und Datensignale (D 0-D 7)
von aussen in üblicher Weise eingegeben werden, um das
Einschreiben in den EPROM eines Mikrocomputers
durchzuführen.
Das Verfahren des Einschreibens in den EPROM durch einen
Befehl an den Mikrocomputer (12) wird anschliessend
beschrieben. Fig. 4 gibt ein Signal (EPR) zum Auslesen
eines Modus-Registers an und ein Signal (EPW) zum Einschreiben
in das Modus-Register. Diese Signale werden in
vorgeschriebenen Adressen im Programm des Mikrocomputers
gespeichert und vom Adressdecoder (38) ausgegeben. Fig. 4
zeigt ferner ein 0-tes Bitsignal (DB 0) im Datenbus und
ein Rückstellsignal (). Die Fig. 4 und 5 zeigen beide
Steuersignale (WENB, EPRW) zur Änderung eines
Einschreibverfahrens am EPROM, und ein Lese-Schreib-Signal
() für den EPROM. Wie in Fig. 4 dargestellt ist,
werden die Übertragungsgatter durch das Signal (EPR) und
das Signal (EPW) gesteuert (oder durch ein Signal (EPW)
dessen angegebene Logik von jener des Signals (EPW
komplementiert wird). Ein Flip-Flop wird durch Rückkopplung
aus den Invertern (30, 31) zur NAND-Schaltung (35) gebildet.
Wird ein Signal, dessen Logikpegel gleich "1" ist, in
das Flip-Flop eingeschrieben (zum Zeitpunkt, wenn die
Logik des Ausgangs (14) auf "1" gebracht ist), so nimmt
das Signal (WENB) einen hohen Pegel "H" und das Signal
(EPRW) einen niedrigen Pegel "L" an. Es wird auf Fig. 5
Bezug genommen; befindet sich (WENB) auf einem hohen
Pegel "H", wenn R/W einen niedrigen Pegel einnimmt und
die gewählte Adresse am Adressbus vorhanden ist, so
liegen die Ausgänge sowohl der NAND-Schaltung (15) und
der UND-Schaltung (23) auf hohen Pegeln "H". Somit wird
das Signal (PRG*) auf einen hohen Pegel "H" geschaltet.
Anschliessend wird eine Spannung von 21 Volt von der
Schreibschaltung (3) zum Y-Richtung-Wähler (8) als
Speisespannung (V pp ) zugeführt. Zu diesem Zeitpunkt sind,
da der Mikrocomputer nicht rückgesetzt bleibt und der
Pegel des Signals (EPRW) gleich "L" ist, der Adressbus
und der Datenbus nicht über die I/O-Ports (11 a, 11 b, 11 c)
nach aussen angeschlossen, sondern sind mit den
Ausgabeabschnitten der CPU (12) verbunden, so dass der
Mikrocomputer (12) in einem Betriebszustand ist, um ein
Programm des Mikrocomputers (12) selbst auszuführen.
Fig. 6 zeigt eine Zeitdarstellung für einen Fall, in
welchem ein Datensignal in eine vorgeschrieene Adresse
(die willkürlich mit hhll bezeichnet ist) des EPROMS
mittels eines Befehls, wie beispielsweise eines
STA-Befehls zum Einschreiben in eine wahlfreie Adresse
im EPROM eingeschrieben ist, wenn sich der Mikrocomputer
im vorausgehend erwähnten Betrieb befindet. Fig. 6 stellt
das grundlegende Taktsignal ø für den Mikrocomputer
und den Inhalt (PC) des Programmzählers dar. Das Signal
(R/W), das Adressignal, das Datensignal, der Zustandsausgang
(14) und das Signal (PRG*) nach Fig. 1 sind die gleichen
wie sie durch die gleichen Bezugssymbole in den Fig. 3,
4 und 5 angegeben werden. Gemäss Fig. 6 ist, wenn der
Pegel des Taktsingals ø gleich "L" ist, jener des Signals
(PRG*) gleich "H". Jedes der Adressignale, die von der
Zentraleinheit (12) zu einem Y-Richtung-Decoder (7) und
einem X-Richtung-Decoder (9) über den Adressbus zugeführt
werden, ändert sich, wie mit PC, PC + 1 und PC + 2 angegeben.
Ist das Adressignal gleich PC + 2, so wird ein mit hh
bezeichnetes Datensignal ausgegeben. Die Bezeichnung hhll
bezeichnet eine Adresse, an welche das Einschreiben
erfolgt. Nach dem Signal (PC + 2) wird ein Adresssignal (hhll)
an den Adressbus ausgegeben. Das in die Adresse (hhll)
einzuschreibende Datensignal wird von der Zentraleinheit
(12) über den Datenbus und die Schreibschaltung (3)
eingegeben, so dass das Einschreiben in den EPROM in
gleicher Weise wie jenes, das von aussen erfolgt,
durchgeführt wird. Da die Zeitspanne, in welcher der
Pegel des Taktsignals ø gleich "L" ist, sehr kurz ist
(beispielsweise 250 Nanosekunden), muss ein gleicher
Befehl wiederholt mehrmals ausgeführt werden, damit das
Einschreiben in den EPROM gewährleistet ist.
Die vorausgehend beschriebene Ausführungsform betrifft
den Fall, bei welchem das Einschreiben durch den
STA-Befehl in den Einzelchip-8-Bit-Computer einschliesslich
des EPROMS erfolgt. Das Einschreiben in den EPROM kann
durch die Ausführung eines Befehls innerhalb des
Mikrocomputers erfolgen, sofern eine Adresse im EPROM
innerhalb des Mikrocomputers bestimmt ist und der
Befehl zum Einschreiben eines Datensignals von der
Schreibschaltung (3) in die angegebene Adresse dient.
Erfindungsgemäß kann das Einschreiben in den EPROM
eines Mikrocomputers mittels eines dem Mikrocomputer
selbst zugehörigen Schreibbefehls erfolgen. Aus diesem
Grunde kann der Bereich des EPROMS, der nicht von
einem Programm beschrieben ist, der aber üblicherweise
nur als Programmspeicher verwendet werden kann, ferner
als nicht-flüchtiger Speicher während der Durchführung
eines Programms genutzt werden.
Claims (4)
1. Mikrocomputersystem, gekennzeichnet
durch eine Zentraleinheit (12), eine elektrische
programmierbare Festwertspeicheranordnung, einen
Datenbus, der mit der Zentraleinheit und einem extern
angeschlossenen Datenport für extern zugeführte
Daten verbunden ist, einen Adressbus, der mit der
Zentraleinheit, der Festwertspeicheranordnung und
einem extern angeschlossenen Adressport für extern
zugeführte Adressdaten angeschlossen ist, eine
Zufuhrvorrichtung zur selektiven Zufuhr einer
Programmierungsspannung, die höher als eine
Lesespannung ist, zu einer Stelle in der
Festwertspeicheranordnung, die durch den Adressbus
für Programmierungsdaten aus dem Datenbus adressiert
wird, ein Schreibmodus-Register (1), das Steuerdaten
enthält, die sich darauf beziehen, ob eine
Spannungsprogrammierung der Festwertspeicheranordnung
durch die Zentraleinheit oder durch Signale erfolgen
soll, die extern den Daten- und Adressports (11 a, 11 b,
11 c) zugeführt werden, eine erste Steuervorrichtung,
die auf extern zugeführte Steuersignale anspricht,
um den Adress- und Datenports und der
Zufuhrvorrichtung Steuersignale zuzuführen, um die
Daten- und Adressports und die Zufuhrvorrichtung
für extern zugeführte Adress- und Datenangaben
freizugeben, eine zweite Steuervorrichtung, die
auf Steuersignale der Zentraleinheit (12) anspricht,
um der Zufuhrvorrichtung Steuersignale zuzuführen
und um die Daten- und Adressports (11 a, 11 b, 11 c)
gegenüber extern zugeführten Adress- und Datenangaben
zu sperren, derart, dass das Schreibmodus-Register
(1) selektiv entweder die eine oder die andere der
ersten und zweiten Steuervorrichtung freigibt.
2. Mikrocomputersystem nach Anspruch 1,
gekennzeichnet durch eine
Schreibvorrichtung zum Einschreiben von im Datenbus
enthaltenen Daten in das Schreibmodus-Register (1).
3. Mikrocomputersystem nach Anspruch 2, dadurch
gekennzeichnet, dass die Schreibvorrichtung
einen mit dem Adressbus verbundenen Adressdecoder
(38) enthält, um selektiv das Einschreiben in das
Schreibmodus-Register (1) freizugeben.
4. Mikrocomputersystem nach Anspruch 1, dadurch
gekennzeichnet, dass die zweite
Steuervorrichtung einen zweiten, mit dem Adressbus
verbundenen Adressdecoder (39) umfasst, sowie eine
Logikschaltung, die einen Ausgang des
Schreibmodus-Registers (1) und des zweiten
Adressdecoders (38) empfängt, wobei die Logikschaltung
selektiv die erste Steuervorrichtung sperrt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60240094A JPS6299856A (ja) | 1985-10-25 | 1985-10-25 | マイクロコンピユ−タ |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3635754A1 true DE3635754A1 (de) | 1987-04-30 |
DE3635754C2 DE3635754C2 (de) | 1991-07-25 |
Family
ID=17054398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863635754 Granted DE3635754A1 (de) | 1985-10-25 | 1986-10-21 | Mikrocomputer mit intern und extern programmiertem eprom |
Country Status (4)
Country | Link |
---|---|
US (1) | US4807114A (de) |
JP (1) | JPS6299856A (de) |
DE (1) | DE3635754A1 (de) |
NL (1) | NL8602650A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0614550A4 (de) * | 1991-11-12 | 1994-07-18 | Microchip Tech Inc | Automatischer programmierungs-mikrokontroller mit gespeichertem befehl zur programm-steuerung von externem speicher. |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5321845A (en) * | 1987-09-09 | 1994-06-14 | Hitachi, Ltd. | Single-chip microcomputer including non-volatile memory elements |
US5511211A (en) * | 1988-08-31 | 1996-04-23 | Hitachi, Ltd. | Method for flexibly developing a data processing system comprising rewriting instructions in non-volatile memory elements after function check indicates failure of required functions |
JPH07111837B2 (ja) * | 1988-10-19 | 1995-11-29 | 株式会社東芝 | 不揮発性半導体メモリ |
JPH0752405B2 (ja) * | 1988-12-14 | 1995-06-05 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
EP0464433A3 (en) * | 1990-06-29 | 1994-05-18 | Nat Semiconductor Corp | Microcontroller device having remotely programmable eprom & method of programming |
US5276839A (en) * | 1991-03-07 | 1994-01-04 | United States Of America As Represented By The Secretary Of The Air Force | System for programming EEPROM with data loaded in ROM by sending switch signal to isolate EEPROM from host system |
US5687345A (en) * | 1992-03-17 | 1997-11-11 | Hitachi, Ltd. | Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device |
US6414878B2 (en) | 1992-03-17 | 2002-07-02 | Hitachi, Ltd. | Data line disturbance free memory block divided flash memory and microcomputer having flash memory therein |
TW231343B (de) * | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
US7057937B1 (en) | 1992-03-17 | 2006-06-06 | Renesas Technology Corp. | Data processing apparatus having a flash memory built-in which is rewritable by use of external device |
JPH0863444A (ja) * | 1994-08-22 | 1996-03-08 | Mitsubishi Denki Semiconductor Software Kk | Eeprom内蔵マイクロコンピュータ及びeeprom内蔵マイクロコンピュータの製造方法 |
WO1996015498A1 (en) * | 1994-11-09 | 1996-05-23 | Elonex Technologies, Inc. | Integration of microcontrollers with glue logic |
US5606710A (en) * | 1994-12-20 | 1997-02-25 | National Semiconductor Corporation | Multiple chip package processor having feed through paths on one die |
JPH10177563A (ja) * | 1996-12-17 | 1998-06-30 | Mitsubishi Electric Corp | フラッシュメモリ内蔵マイクロコンピュータ |
IT1298550B1 (it) * | 1998-02-04 | 2000-01-12 | Whirlpool Co | Dispositivo di controllo di un elettrodomestico con memoria non volatile facilmente riprogrammabile dall'esterno |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4545038A (en) * | 1982-04-05 | 1985-10-01 | Texas Instruments Incorporated | Precharged discharge sensing for EPROM |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2461301A1 (fr) * | 1978-04-25 | 1981-01-30 | Cii Honeywell Bull | Microprocesseur autoprogrammable |
US4450521A (en) * | 1981-04-13 | 1984-05-22 | Texas Instruments Incorporated | Digital processor or microcomputer using peripheral control circuitry to provide multiple memory configurations and offset addressing capability |
FR2517441A1 (fr) * | 1981-12-02 | 1983-06-03 | Philips Ind Commerciale | Dispositif pour mini-ordinateur permettant d'utiliser la meme memoire effacable electriquement, alternativement pour les instructions et les donnees, tant en lecture qu'en ecriture |
US4718037A (en) * | 1985-12-12 | 1988-01-05 | Texas Instrumens Incorporated | Microcomputer containing EPROM with self-program capability |
-
1985
- 1985-10-25 JP JP60240094A patent/JPS6299856A/ja active Granted
-
1986
- 1986-10-21 DE DE19863635754 patent/DE3635754A1/de active Granted
- 1986-10-22 NL NL8602650A patent/NL8602650A/nl not_active Application Discontinuation
- 1986-10-27 US US06/923,239 patent/US4807114A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4545038A (en) * | 1982-04-05 | 1985-10-01 | Texas Instruments Incorporated | Precharged discharge sensing for EPROM |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0614550A4 (de) * | 1991-11-12 | 1994-07-18 | Microchip Tech Inc | Automatischer programmierungs-mikrokontroller mit gespeichertem befehl zur programm-steuerung von externem speicher. |
EP0614550A1 (de) * | 1991-11-12 | 1994-09-14 | Microchip Technology Inc. | Automatischer programmierungs-mikrokontroller mit gespeichertem befehl zur programm-steuerung von externem speicher |
Also Published As
Publication number | Publication date |
---|---|
DE3635754C2 (de) | 1991-07-25 |
JPH0514946B2 (de) | 1993-02-26 |
NL8602650A (nl) | 1987-05-18 |
JPS6299856A (ja) | 1987-05-09 |
US4807114A (en) | 1989-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3889390T2 (de) | Schreibe-Schutzmechanismus für nichtflüchtigen Speicher. | |
DE3635754C2 (de) | ||
DE3936676C2 (de) | ||
DE2654278C2 (de) | ||
DE3587344T2 (de) | Vorrichtung mit programmierbarem Festspeicher und Speicheranordnung zu deren Anwendung. | |
DE3839113C2 (de) | ||
DE60317768T2 (de) | Verfahren zum Auslesen einer nichtflüchtigen Speichervorrichtung und zugehörige Vorrichtung | |
DE4309814C2 (de) | Nichtflüchtige Halbleiterspeichervorrichtung | |
DE102006020180B3 (de) | Verfahren zum Programmieren eines Blocks von Speicherzellen, nicht-flüchtiger Speicher und Speicherkarte | |
DE60317347T2 (de) | Speicherschaltung mit nichtflüchtigem ram und ram | |
DE2905675A1 (de) | Schaltungsanordnung zur sperrung des zugangs zu einem speicher | |
DE69815258T2 (de) | Elektrisch programmier- und löschbarer nichtflüchtiger Speicher mit einem lese- und/oder schreibgeschützen Bereich einschliesslich zugehöriger elektronischer Schaltung | |
DE3900187A1 (de) | Ein-chip-mikrocomputer | |
DE4121053C2 (de) | Speicherzelle mit Floating-Gate-Transistor | |
DE2951040C2 (de) | ||
DE2905676A1 (de) | Integrierte schaltung mit einem einzigen chip | |
DE69627318T2 (de) | Mehrpegelige nichtflüchtige Speicheranordnung | |
DE68926158T2 (de) | Einchip-Mikrorechner mit EPROM | |
DE69500023T2 (de) | Elektrisch veränderlicher Festspeicher mit Prüffunktionen | |
EP0070461B1 (de) | Zähler mit nichtflüchtiger Speicherung | |
DE10027097A1 (de) | Halbleiterspeichervorrichtung und eine solche Halbleiterspeichervorrichtung verwendender Sensor | |
DE69927199T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
EP0086361B1 (de) | Verfahren und Anordnung zur Funktionsprüfung eines elektrisch wortweise umprogrammierbaren Speichers | |
DE69027805T2 (de) | Mikrorechner mit eingebautem PROM | |
DE3782108T2 (de) | Festwertspeicher. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |