DE3634332A1 - Hochspannungsschalter - Google Patents
HochspannungsschalterInfo
- Publication number
- DE3634332A1 DE3634332A1 DE19863634332 DE3634332A DE3634332A1 DE 3634332 A1 DE3634332 A1 DE 3634332A1 DE 19863634332 DE19863634332 DE 19863634332 DE 3634332 A DE3634332 A DE 3634332A DE 3634332 A1 DE3634332 A1 DE 3634332A1
- Authority
- DE
- Germany
- Prior art keywords
- mos transistor
- voltage switch
- voltage
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/10—Modifications for increasing the maximum permissible switched voltage
- H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
- H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
Landscapes
- Electronic Switches (AREA)
- Read Only Memory (AREA)
Description
Die Erfindung betrifft einen Hochspannungsschalter zum selek
tiven Anlegen einer hohen Spannung an einen energieunabhängi
gen oder permanenten Speicher.
Fig. 1 zeigt einen herkömmlichen Hochspannungsschalter. In
Fig. 1 bezeichnen das Bezugszeichen 1 einen Hochspannungsein
gang, das Bezugszeichen 2 einen Ausgang, die Bezugszeichen 3
und 4 Takt- oder Steuereingänge, die Bezugszeichen 5, 6, 7, 8,
9 und 10 MOS-Transistoren, und die Bezugszeichen 11 und 12
Kondensatoren.
Der Source-Anschluß des ersten MOS-Transistors 5 ist mit
dem Drain-Anschluß und dem Gate-Anschluß des zweiten MOS-
Transistors 6 verbunden; der Source-Anschluß des zweiten
MOS-Transistors 6 ist mit dem Gate-Anschluß des ersten
MOS-Transistors 5, dem Drain-Anschluß des dritten MOS-
Transistors 8 und dem Gate-Anschluß des vierten MOS-Tran
sistors 7 verbunden; der Eingang 1 ist mit den Drain-
Anschlüssen der ersten und vierten MOS-Transistoren 5 und
7 verbunden; und der Ausgang 2 ist mit den Source-Anschlüs
sen der dritten und vierten MOS-Transistoren 7 und 8 ver
bunden.
Die Bezugszeichen 9 und 10 bezeichnen ebenfalls MOS-Tran
sistoren. Diese MOS-Transistoren 9 und 10 sind zwischen
einer Versorgungsspannung VDD und Erde GND in Reihe geschal
tet, wobei der Verbindungspunkt der beiden MOS-Transisto
ren 9 und 10 mit dem Ausgang 2 verbunden ist; die MOS-
Transistoren 9 und 10 werden von einer Steuerschaltung ein
geschaltet oder ausgeschaltet, um selektiv eine hohe Span
nung an eine vorgegebene energieunabhängige bzw. permanen
te Speicherzelle anzulegen. Die Versorgungsspannung VDD
wird an den Gate-Anschluß des MOS-Transistors 8 angelegt,
und die Kondensatoren 11 und 12 sind jeweils zwischen den
Steuereingängen 3 und 4 und den Gate-Anschlüssen der MOS-
Transistoren 5 und 6 vorgesehen.
Die Wirkungsweise des herkömmlichen Hochspannungsschalters
wird nachstehend näher erläutert. In dem Falle, wo der
Transistor 9 durchgeschaltet ist und der Transistor 10
gesperrt ist, hat die Gate-Spannung des MOS-Transistors 5
den Wert VDD-VTH, und die Source-Spannung geht auf den
Wert VDD-2VTH.
Wenn in diesem Zustand ein Steuersignal am Steuereingang
4 von einem niedrigen Pegel auf einen hohen Pegel geht,
wird die Drain-Spannung des MOS-Transistors 6 aufgrund der
kapazitiven Kopplung hoch, mit dem Resultat, daß die
Source-Spannung des MOS-Transistors 6 über den Kanal des
MOS-Transistors 6 ansteigt. Wenn sich dieser Vorgang wie
derholt, wird die Gate-Spannung des MOS-Transistors 8
höher als die Spannung am Eingang 1, und die Spannung am
Eingang 1 wird zum Ausgang 2 übertragen. In dem Falle, wo
der Transistor 9 gesperrt ist und der Transistor 10 durch
geschaltet ist, geht der Gate-Anschluß des MOS-Transistors
6 im gesperrten Zustand auf das Potential GND, mit dem
Resultat, daß die Spannung am Ausgang 2 auf dem Potential
GND bleibt.
Wenn bei einem herkömmlichen Hochspannungsschalter mit der
artigem Aufbau der MOS-Transistor 9 sperrt und der MOS-
Transistor 10 durchgeschaltet ist, befindet sich der Schal
ter in einem nicht-aktiven Zustand, wobei Takt- oder
Steuerimpulse an den Steuereingängen 3 und 4 anliegen kön
nen. Somit wird eine niedrige Spannung am Gate-Anschluß
des MOS-Transistors 8 durch kapazitive Kopplung induziert,
mit dem Resultat, daß das Problem entsteht, daß die niedri
ge Spannung vom Eingang 1 zum Ausgang 2 übertragen wird.
Aufgabe der Erfindung ist es, unter Vermeidung von derar
tigen Unzulänglichkeiten einer herkömmlichen Anordnung
einen Hochspannungsschalter anzugeben, bei dem gewährlei
stet ist, daß die Spannung am Ausgang 2 auf dem Potential
GND gehalten wird, wenn der MOS-Transistor 9 sperrt und
der MOS-Transistor 10 durchgeschaltet ist.
Bei dem erfindungsgemäßen Hochspannungsschalter wird in
vorteilhafter Weise dafür gesorgt, daß Taktimpulse oder
Steuerimpulse im Gegensatz zum Stand der Technik nicht
direkt an einem Kondensator anliegen. Vielmehr ist die
Anordnung so getroffen, daß die Takt- oder Steuerimpulse
über ein Übertragungsgatter eingegeben werden.
In dem Falle, wo der erfindungsgemäße Hochspannungsschal
ter aktiv ist, ist das Übertragungsgatter eingeschaltet,
während in dem Falle, wo der Schalter nicht-aktiv ist,
das Übertragungsgatter abgeschaltet ist. Somit kann bei
dem erfindungsgemäßen Hochspannungsschalter zuverlässig
verhindert werden, daß die Spannung am Ausgang während der
nicht-aktiven Zeit ansteigt.
Die Erfindung wird nachstehend, auch hinsichtlich weiterer
Merkmale und Vorteile, anhand der Beschreibung eines Aus
führungsbeispiels und unter Bezugnahme auf die beiliegende
Zeichnung näher erläutert. Die Zeichnung zeigt in:
Fig. 1 ein Schaltbild eines herkömmlichen Hochspannungs
schalters; und in
Fig. 2 ein Schaltbild einer Ausführungsform des erfindungs
gemäßen Hochspannungsschalters.
In der nachstehenden Beschreibung werden durchgehend glei
che Symbole und Bezugszeichen für gleiche oder entsprechen
de Teile verwendet, wobei im folgenden auf Fig. 2 Bezug
genommen wird, die eine Ausführungsform des erfindungs
gemäßen Hochspannungsschalters zeigt. Das Bezugszeichen 1
bezeichnet einen Hochspannungseingang, das Bezugszeichen 2
bezeichnet einen Ausgang, die Bezugszeichen 3 und 4
bezeichnen Takt- oder Steuereingänge, die Bezugszeichen 5
bis 10 bezeichnen MOS-Transistoren, und die Bezugszeichen
11 und 12 bezeichnen Kondensatoren, die in gleicher Weise
verbunden bzw. geschaltet sind wie bei der herkömmlichen
Schaltung gemäß Fig. 1.
Bei der Ausführungsform gemäß Fig. 2 sind jedoch Übertra
gungsgatter 21 und 22 vorgesehen, die jeweils MOS-Transis
toren 15 und 16 bzw. 13 und 14 aufweisen und die zwischen
den Steuereingang 3 und den Kondensator 11 bzw. zwischen
den Steuereingang 4 und den Kondensator 12 geschaltet sind.
Die Gate-Anschlüsse der MOS-Transistoren 14 und 15 der
Übertragungsgatter 21 und 22 sind (indirekt) über einen
Inverter 17 und die Gate-Anschlüsse der MOS-Transistoren
13 und 16 direkt mit dem Ausgang 2 verbunden.
Die Wirkungsweise des erfindungsgemäßen Hochspannungsschal
ters gemäß dieser Ausführungsform wird nachstehend näher
erläutert. In dem Falle, wo der MOS-Transistor 9 durch
geschaltet ist und der MOS-Transistor 10 sperrt, sind die
Übertragungsgatter 21 und 22 eingeschaltet bzw. durch
geschaltet, es liegt ein Taktimpuls bzw. Steuerimpuls an
den Anschlüssen der Kondensatoren 11 und 12 an, und der
Betrieb erfolgt in gleicher Weise wie bei der herkömm
lichen Schaltung. In dem Falle, wo der MOS-Transistor 9
sperrt und der MOS-Transistor 10 durchgeschaltet ist, sind
die Übertragungsgatter 21 und 22 abgeschaltet bzw. gesperrt,
und es wird kein Taktimpuls bzw. Steuerimpuls an die Kon
densatoren 11 und 12 angelegt, mit dem Resultat, daß der
Ausgang 2 auf dem Potential GND bleibt.
Bei der vorstehend beschriebenen Ausführungsform sind Über
tragungsgatter 21 bzw. 22 zwischen dem jeweiligen Steuer
eingang 3 bzw. 4 und dem jeweiligen Kondensator 11 bzw. 12
vorgesehen, und sie werden über eine Signalleitung in
ähnlicher Weise gesteuert wie der Hochspannungsschalter.
Somit kann die Spannung am Ausgang 2 im nicht-aktiven Zu
stand in stabiler Weise auf dem Potential GND gehalten
werden, ohne die Chip-Fläche der entsprechenden Schaltung
in nennenswertem Umfang zu vergrößern.
Bei der oben beschriebenen Ausführungsform werden die Über
tragungsgatter von den MOS-Transistoren 9 und 10 gesteuert.
Die Erfindung ist jedoch nicht auf diese Ausführungsform
beschränkt, vielmehr kann sie auch mit anderen Steuersig
nalen gesteuert werden.
Bei dem Hochspannungsschalter gemäß der Erfindung sind die
Übertragungsgatter zwischen dem Steuereingang und dem Kon
densator vorgesehen. Somit kann die Spannung am Ausgang im
nicht-aktiven Zustand des Hochspannungsschalters auf Erd
pegel gehalten werden.
Claims (6)
1. Hochspannungsschalter,
gekennzeichnet durch folgende Merkmale:
- - der Source-Anschluß eines ersten MOS-Transistors (5) ist mit dem Gate-Anschluß eines zweiten MOS-Transistors (6) verbunden;
- - der Source-Anschluß des zweiten MOS-Transistors (6) ist mit dem Gate-Anschluß des ersten MOS-Transistors (5), dem Drain-Anschluß eines dritten MOS-Transistors (8) und dem Gate-Anschluß eines vierten MOS-Transistors (7) verbunden;
- - die Drain-Anschlüsse des ersten (5) und des vierten MOS- Transistors (7) sind mit einem Hochspannungseingang (1) verbunden;
- - die Source-Anschlüsse des dritten (8) und des vierten MOS-Transistors (7) sind mit einem Ausgang (2) verbun den,;
- - eine Spannung (VDD) zum Durchschalten der Transisto ren liegt am Gate-Anschluß des dritten MOS-Transistors (8) an;
- - jeweils eine Elektrode von zwei unabhängigen Kondensa toren (11, 12) ist mit den Gate-Anschlüssen des ersten (5) und des zweiten MOS-Transistors (6) verbunden;
- - ein Steuersignal wird über Übertragungsgatter (21, 22) an die jeweils andere Elektrode der beiden Kondensa toren (11, 12) angelegt;
- - wobei die Zustände EIN oder AUS der Übertragungsgat ter (21, 22) jeweils durch den aktiven oder nicht aktiven Zustand des Hochspannungsschalters gesteuert sind.
2. Hochspannungsschalter nach Anspruch 1,
dadurch gekennzeichnet,
daß eine Steuerspannung an den Ausgang (2) des Schalters
anlegbar ist, um den Hochspannungsschalter in einen ak
tiven oder nicht-aktiven Zustand zu bringen.
3. Hochspannungsschalter nach Anspruch 1 oder 2,
dadurch gekennzeichnet,
daß das jeweilige Übertragungsgatter (21, 22) eingeschal
tet wird, wenn der Hochspannungsschalter durch ein
Steuersignal in den aktiven Zustand geht, und abgeschal
tet wird, wenn der Hochspannungsschalter in den nicht
aktiven Zustand geht.
4. Hochspannungsschalter nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß das jeweilige Übertragungsgatter (21, 22) aus einem
Paar von MOS-Transistoren (15, 16; 13, 14) besteht, die
zwischen den jeweiligen Steuereingang (3, 4) und eine
Elektrode der Kondensatoren (11, 12) geschaltet sind.
5. Hochspannungsschalter nach Anspruch 4,
dadurch gekennzeichnet,
daß in den Übertragungsgattern (21, 22) die Gate-
Anschlüsse von zwei MOS-Transistoren (14, 15) über ei
nen Inverter (17) und die Gate-Anschlüsse der zwei
anderen MOS-Transistoren (13, 16) direkt mit dem Aus
gang (2) des Schalters verbunden sind.
6. Hochspannungsschalter nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet,
daß der Ausgang (2) mit dem Verbindungspunkt von zwei
MOS-Transistoren (9, 10) einer Steuerschaltung verbun
den ist, die in Reihe zwischen die Versorgungsspannung
(VDD) und Erde (GND) geschaltet sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60227561A JPS6286916A (ja) | 1985-10-11 | 1985-10-11 | 高電圧スイツチ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3634332A1 true DE3634332A1 (de) | 1987-04-16 |
DE3634332C2 DE3634332C2 (de) | 1988-10-20 |
Family
ID=16862836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19863634332 Granted DE3634332A1 (de) | 1985-10-11 | 1986-10-08 | Hochspannungsschalter |
Country Status (3)
Country | Link |
---|---|
US (1) | US4721871A (de) |
JP (1) | JPS6286916A (de) |
DE (1) | DE3634332A1 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2833289B2 (ja) * | 1991-10-01 | 1998-12-09 | 日本電気株式会社 | アナログスイッチ |
US6154085A (en) * | 1998-09-08 | 2000-11-28 | Maxim Integrated Products, Inc. | Constant gate drive MOS analog switch |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4386286A (en) * | 1980-01-07 | 1983-05-31 | Texas Instruments Incorporated | High current static MOS output buffer circuit for power-down mode of operation |
EP0092514A1 (de) * | 1982-04-07 | 1983-10-26 | Standard Telephon Und Radio Ag | Ansteuerschaltung für ein Festkörperelement |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU482012A1 (ru) * | 1973-01-11 | 1975-08-25 | Московский Ордена Трудового Красного Знамени Инженерно-Физический Институт | Импульсный усилитель мощности на мдп транзисторах |
DE3105147A1 (de) * | 1981-02-12 | 1982-09-09 | Siemens AG, 1000 Berlin und 8000 München | Integrierte digitale halbleiterschaltung |
US4570085A (en) * | 1983-01-17 | 1986-02-11 | Commodore Business Machines Inc. | Self booting logical AND circuit |
-
1985
- 1985-10-11 JP JP60227561A patent/JPS6286916A/ja active Pending
-
1986
- 1986-10-08 DE DE19863634332 patent/DE3634332A1/de active Granted
- 1986-10-09 US US06/917,222 patent/US4721871A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4386286A (en) * | 1980-01-07 | 1983-05-31 | Texas Instruments Incorporated | High current static MOS output buffer circuit for power-down mode of operation |
EP0092514A1 (de) * | 1982-04-07 | 1983-10-26 | Standard Telephon Und Radio Ag | Ansteuerschaltung für ein Festkörperelement |
Non-Patent Citations (1)
Title |
---|
DONALDSON, Darrel D., HONNIGFORD, Edward H., TOTH, Louis J.: +5V-Only 32 K EEPROM. In: 1983 IEEE International Solid-State Circuits Conference, 24.02.1983, S.168-169 * |
Also Published As
Publication number | Publication date |
---|---|
JPS6286916A (ja) | 1987-04-21 |
DE3634332C2 (de) | 1988-10-20 |
US4721871A (en) | 1988-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2625007C3 (de) | Adressenpufferschaltung für Halbleiterspeicher | |
DE102015208720A1 (de) | Gatetreibereinheit, Gatetreiberschaltung und Treiberverfahren derselben sowie Anzeigevorrichtung | |
DE2544974B2 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE4330778A1 (de) | Speicherzellenschaltung | |
DE2721851A1 (de) | Verriegelnder leseverstaerker fuer halbleiterspeicheranordnungen | |
DE2556832B2 (de) | Speicheranordnung und Verfahren zum Betrieb einer derartigen Speicheranordnung | |
DE3206507C2 (de) | ||
DE2639555C2 (de) | Elektrische integrierte Schaltung | |
DE3705140A1 (de) | In mos-technologie ausgefuehrte einschalt-rueckstellschaltung fuer logische schaltungsanordnungen, insbesondere fuer peripherien von mikroprozessoren | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2708702A1 (de) | Selektionstreiberschaltung | |
DE1959870B2 (de) | Kapazitive speicherschaltung | |
DE4117882C2 (de) | ||
DE3018604A1 (de) | Integrierte klemmschaltung | |
EP0127015B1 (de) | Integrierte digitale MOS-Halbleiterschaltung | |
DE2825444C2 (de) | Schaltungsanordnung zur Phasenaufspaltung eines Binärsignals | |
DE2824727A1 (de) | Schaltung zum nachladen der ausgangsknoten von feldeffekt-transistorschaltungen | |
DE2609714A1 (de) | Speicherzellenanordnung | |
DE3634332C2 (de) | ||
DE1807105B2 (de) | Treiberschaltung für Flip-Flops | |
EP0905892B1 (de) | RS-Flip-Flop mit Enable-Eingängen | |
DE2618760A1 (de) | Halbleiter-speichervorrichtung | |
DE3801530C2 (de) | ||
DE3531599C2 (de) | ||
DE3028735C2 (de) | Halteschaltung zur definierten Potentialfestlegung von Decodergatterausgängen zur Speicheradressierung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |