DE3624434C2 - - Google Patents

Description

Die vorliegende Erfindung befaßt sich mit einem Verfahren zur Demultiplexierung von Burstteile enthaltenden Zeitabschnitten mit Nachrichten- und Steuersignalen, aus einem Überrahmen, bestehend aus mehreren Pulsrahmen, mit paarweise serieller Anordnung von kanalzugeordneten Zeitabschnitten mit Nachrichten und außerdem mit Befehls- und Meldesignalen, welche in jeweils einem zugehörigen Service-Kanal eingeordnet sind, in zwei Burstrahmen, in denen die Bursts paarweise zeitparallel eingeordnet werden.

Ein Basisanschluß-Multiplexgerät wird im neuen dienstintegrierenden Fernmeldenetz eingesetzt, um z. B. 12 Teilnehmer mit Hilfe des Geräts aus den Anschlußbereichen ohne digitale Vemittlung für das Ortsnetz an eine digitale Vermittlung heranzuführen.

Die von bzw. zu einem Teilnehmer kommenden bzw- gehenden Digitalsignale werden in hochintegrierten Eingangsschaltkreisen verarbeitet. Der jedem Teilnehmer zugeordnete Eingangsschaltkreis liefert aufsteigend einen Burst an den Multiplexteil, absteigend erhält er einen Burst von Demultiplexteil des Gerätes.

Dieser Burst hat das in Fig. 1 gezeigte Format und besteht aus vier Oktetten, die folgende Bedeutung haben:

• - In dem Oktett 1 befindet sich die Nutzinformation 64 Kbit/s für den B 1-Kanal.
• - In dem Oktett 2 befindet sich die Nutzinformation 64 Kbit/s für den B 2-Kanal.
  - In dem Oktett 3 befindet sich der Monitorkanal B 2*, in dem Befehle und Meldungen im codierten Format mit den Bits M₀-M₇ übertragen werden.
  - In dem Oktett 4 befinden sich gemischte Daten, die gemeinsam den B 1*-Kanal bilden und im einzelnen folgende Bits enthalten:
  - zwei D-Bits, die zusammen einen Datenkanal von 16 Kbit/s bilden
  - vier Bits A₁-A₄, die den Kontroll- und Indikationskanal bilden. Sie haben das Format eines Vier-Bit-Codes.
  - das T-Bit, das ein Digitalsignal transparent übertragen kann.
  - das E-Bit, das anzeigt, ob im Monitor-Kanal B 2* Nutzdaten (Befehle, Meldungen) übertragen werden.

Jedes einzelne Bit eines Bursts hat die Breite von

Die den 12 Teilnehmern zugeordneten Burstteile M₀-M₇, A₁-A₄, T und E sind in einem Überrahmen, der aus 32 Pulsrahmen besteht, untergebracht. Die restlichen Burstteile B 1, B 2, D sind in den jeweiligen Pulsrahmen angeordnet. In Fig. 2 findet man den aus den Zeitabschnitten 1-32 bestehenden alle 125 µs wiederkehrenden Pulsrahmen. In den Zeitabschnitten 6, 11, 16, 22, 27 und 32, den sogenannten Service-Kanal, ist für jeweils ein Kanalpaar die Überrahmeninformation untergebracht. Für den Zeitabschnitt 6, zugeordnet dem Kanalpaar 1/2, und den Zeitabschnitt 22 zugeordnet dem Kanalpaar 3/4 ist jeweils die denKanalpaaren zugeordnete Überrahmeninformation in Fig. 3 dargestellt.

In dem Zeitabschnitt 1 wird abwechselnd je Pulsrahmen einmal das Rahmenkenn- und ein andermal das Meldewort übertragen. Diese Daten befinden sich nicht in den Bursts. Sie werden zentral zugesetzt. Ebenfalls zentral zugesetzt werden die 12 Überrahmenkennwörter, die je aus den Bits R₀-R₇ bestehen und jeweils für ein Kanalpaar in den Service-Kanälen untergebracht sind. In den restlichen Zeitabschnitten befindet sich in jedem Rahmen die zu verarbeitende Nutzinformation von den 12 Teilnehmern. Der Zeitabschnitt 17 ist frei.

Diese Rahmen sind beschrieben in

Peter Kahl: ISDN. Das künftige Fernmeldenetz der Deutschen Bundespost, R. v. Decker Verlag, Heidelberg 1985, S. 103 ff.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren anzugeben, das es auf einfache Weise ermöglicht, mit Hilfe auf dem Markt befindlicher Speicher, die den beschriebenen Bursts entsprechenden Signale aus einem Überrahmen in einen Burstrahmen, der mehrere vollständige Bursts enthält, zur Weiterverarbeitung einzuordnen.

Die Lösung dieser Aufgabe wird im kennzeichnenden Teil des Patentanspruchs 1 beschrieben.

Wie das erfindungsgemäße Verfahren arbeitet, soll jetzt anhand der Fig. 4-8 dargestellt werden.

Fig. 4 zeigt den Demultiplexerteil, der für den Pulsrahmen (genannt Demultiplexer 1) und

Fig. 5 den Demultiplexerteil, der für den Überrahmen zuständig ist (genannt Demultiplexer 2).

Fig. 6 stellt die Puls- und Burstrahmen im hier behandelten Demultiplex-Betrieb dar.

Fig. 7 und 8 geben die Signalinhalte an bestimmten ausgewählten Stellen der Schaltungen nach Fig. 4 und 5 wieder. Dabei sind die Bezeichnungen dieser Signalinhalte in den Fig. 4 und 5 in Kreise gesetzt.

Im Gegensatz zum multiplexierenden Betrieb (Multiplexer), bei dem die Bursts in einer gebündelten und parallelen Form angeboten werden, werden die Signale aus dem Überrahmen seriell und verteilt angeliefert. Die im Überrahmen verteilten A-, M- und R-Bits müssen zu einer geschlossenen Form gesammelt, das T- bzw. E-Bit umgruppiert werden. Das Sammeln geschieht zunächst für die R-Bits, aus denen die Überrahmenkennwörter als Voraussetzung zum richtigen Sammeln der A-, E- und M-Bits gebildet werden.

Für den demultiplexierenden Betrieb muß für jeweils ein Kanalpaar eine eigene Überrahmenkennung vorgenommen werden.

Nach der Überrahmenkennung müssen in der Zeit, in der die A-, E- und M-Bits in gebündelter Form abgegeben werden, neue gesmmelt werden.

Die Signalverarbeitung wird beim demultiplexierenden Betrieb durch die Schaltungsanordnung Demultiplexer 1 und 2 vorgenommen. Der Demultiplexer 1 ist für den Pulsrahmen und der Demultiplexer 2 für den Überrahmen (kanalpaar-gebunden) zuständig.

Bei der Schaltunganordnung für den Demultiplexer 1 (Fig. 4) wird das serielle Übernahmesignal DE parallel an die Eingänge Di 1 bis Di 4 der Datenspeicher RAM 1 bis 4 geführt. Da die Verarbeitung rahmenweise erfolgt, wird ein 8-Bit-Zähler Z, der den Rahmen von 2⁸=256 Bits vermaßt, benötigt. Dieser Zähler wird von T 2=2,048 MHz getaktet und liefert an die programmierbaren Festwertspeicher PROM 1 und PROM 2 und gemeinsam eine 8 Bit-Adresse. Die gebündelten Bursts müssen an die Eingangsschaltkreise mit der gleichen Position und der gleichen parallelen Form innerhalb des Burstrahmens abgegeben werden, wie sie beim multiplexierenden Betrieb aufgerufen wurden. Die in jedem Pulsrahmen befindlichen B- und D-Kanäle werden in die Datenspeicher RAM 1 und RAM 2 bzw. RAM 3 und RAM 4 je abwechselnd geschrieben und je parallel gelesen. In der ersten Hälfte des Pulsrahmens werden über den Eingang Di 1 in den Datenspeicher RAM 1 und über den Eingang Di 2 in den Datenspeicher RAM 2 die Kanäle 1, 2, 5, 6, 9 und 10 abwechselnd so geschrieben, daß die Kanäle 1, 5, 9 im Datenspeicher RAM 1 und die Kanäle 2, 6, 10 im Datenspeicher RAM 2 die gleichen Speicherplätze einnehmen. In der zweiten Hälfte des Pulsrahmens werden über den Eingang Di 3 in den Datenspeicher RAM 3 und über den Eingang Di 4 in den Datenspeicher RAM 4 die Kanäle 3, 4, 7, 8, 11 und 12 abwechselnd so geschrieben, daß die Kanäle 3, 7, 11 im Datenspeicher RAM 3 und die Kanäle 4, 8, 12 im Datenspeicher RAM 4 die gleichen Speicherplätze einnehmen. Gleichzeitig mit dem abwechselnden Schreiben in die Datenspeicher RAM 1 und RAM 2 in der ersten Hälfte des Pulsrahmens werden die Datenspeicher RAM 3 und RAM 4 parallel gelesen. Gleichzeitig mit dem abwechselnden Schreiben in die Datenspeicher RAM 3 und RAM 4 in der zweiten Hälfte des Pulsrahmens werden die Datenspeicher RAM 1 und RAM 2 parallel gelesen. Die drei Burstgruppen, die in jedem Datenspeicher geschrieben werden, setzen sich je aus dem B 1- und B 2-Oktett und den dazugehörigen 2D-Bits zusammen. Es müssen demnach für jeden Datenspeicher 16 × 3+2×3=54 Speicherplätze bereitgestellt werden. Dazu ist ein Adressenfeld A von 6 Bits erforderlich. Da das Schreiben der Datenspeicher RAM 1 und RAM 2 bzw. RAM 3 und RAM 4 unabhängig voneinander erfolgt, muß dieses Adressenfeld zweimal zur Verfügung stehen. Für das abwechselnde Schreiben innerhalb eines Datenspeicherpaares werden für die Steuereingänge - 4 Bits benötigt. Da die Datenspeicher RAM 1 und RAM 2 bzw. RAM 3 und RAM 4 innerhalb eines halben Pulsrahmens entweder gleichzeitig geschrieben oder gelesen werden, können die Schreib/Lese-Eingänge und bzw. und je parallel angesteuert werden. Diese Steuerung wird durch zwei invers zueinander laufende Pulsrahmentaktsignale RT und übernommen. Die programmierbaren Festwertspeicher PROM 1 und PROM 2 haben somit je eine Speicherkapazität von 1/4 k · 2⁸ Speicherplätzen zu je 6+2=8 Bits.

Auch beim Lesen steht für jedes Datenspeicherpaar ein Adressenfeld A von je 6 Bit zur Verfügung. Die beim Schreiben in jedem Datenspeicher eingenommenen 56 Speicherplätze müssen so aufgerufen werden, daß sie die Bursts bilden; d. h. zwischen den B 1-, B 2-Kanälen einerseits und den D-Bits im B 1*-Kanal andererseits muß das Oktett B 2* liegen. Zum anderen müssen die zeitlichen Positionen im B 1*-Kanal berücksichtigt werden. Diesen Ablauf erreicht man dadurch, daß die Adresse des Speicherplatzes, in dem das letzte Bit des B 2-Kanals enthalten ist für die Zeitdauer des B 2*-Kanals erhalten bleibt. Ebenso bleibt die Adresse des Speicherplatzes, in dem das zweite D-Bit des B 1*-Kanals steht, für die restliche Zeitdauer des B 1*-Kanals erhalten. Dadurch kann im B 2*-Kanal bzw. im Rest des B 1*Kanals entsprechend dem Bitinhalt eine logische "0" oder "1" stehen.

Durch die Selektionsimpulse S 1 und S 2 wird dem B 2*-Kanal und dem Rest des B 1*-Kanals eindeutig eine logische "0" zugewiesen. Beim Lesen werden somit an den Ausgängen DO 1-DO 4 der Datenspeicher RAM 1 bis RAM 4 solche Bursts abgegeben, deren erste Oktetten die B 1-Kanäle, deren zweite Oktetten die B 2-Kanäle, deren dritte Oktetten entweder Nullen oder Einsen, deren vierte Oktetten die beiden D-Bits und in den restlichen Stellen entweder Nullen oder Einsen enthalten. Das Ausgangssignal von DO 1 wird über die Und-Logik U 1 mit Hilfe des Selektionssignals S 1 in der eindeutigen Form an den einen Eingang der Oder-Logik O 1 übergeben. Das Ausgangssignal von DO 3 wird über die Und-Logik U 2 mit Hilfe des Selektionssignals S 2 in der eindeutigen Form an den anderen Eingang der Oder-Logik O 1 übergeben. Gleiches geschieht mit den Ausgangssignalen von DO 2 und DO 4 über die Und-Logik U 3 und U 4 zu den Eingängen der Oder-Logik O 2 hin. Die Oderschaltungen O 1 und O 2 fassen die an den Eingängen anliegenden Signale zu den Burstgruppen TBU und TBG zusammen (Fig. 8). TBU enthält die Burstteile B 1, B 2 und D für die ungeraden (1, 3, 5, 7, 9, 11), TBG für die geraden (2, 4, 6, 8, 10, 12) Bursts. Diese Burstgruppen werden zu den Eingängen der Oderschaltungen O 3 und O 4 geführt. Anhand der Fig. 5, 7 und 8 wird jetzt die Funktionsweise des oben genannten Demultiplexers 2 geschildert. In den Service-Kanälen wird für jeweils ein Kanalpaar die Service-Information, die sich aus den A, E, M und T Bits zusammensetzt, übertragen. Die Service-Kanäle enthalten auch die R-Bits, die die Überrahmenkennwörter bilden. Für den demultiplexierenden Betrieb muß für jedes Kanalpaar eine eigene Überrahmensynchronisation durchgeführt werden, weil nach der digitalen Vermittlung die einzelnen Kanalpaare unterschiedliche Phasenlagen haben können. Die in einem Kanalpaar enthaltenen R-Bits sind dabei synchron zueinander.

Die Schaltungsanordnung nach Fig. 5 wird beispielhaft an Hand des Signalablaufes in dem Zeitabschnitt 6 (Kanalpaar 1/2) beschrieben. Für die anderen Kanalpaare gilt natürlich entsprechendes. Die in jedem Service-Kanal befindlichen D-Bits werden bekanntlich rahmenweise verarbeitet. Die restlichen Positionen enthalten über mehrere Pulsrahmen verteilte zum gleichen Kanalpaar gehörenden S-Bits. Das sind die A-, E-, M-, R- und T-Bits. Mit Hilfe des Taktes T 2 = 2,048 MHz und des bei jedem Pulsrahmen wiederkehrenden Fenstersignals TS 6, das dem Zeitabschnitt 6 (Fig. 2) entspricht, werden die in dem Überrahmensignal DE enthaltenen, dem Kanalpaar 1/2 zugeordneten Zeitabschnitte in das Serien-Parallel-Register S/P eingeschrieben. Die S-Bits stehen über vier parallele Leitungen dem Mikrokontroller MC an den Eingängen P 1.0 bis P 1.3 zur Verfügung. Die erste Leitung führt die A 1-, A 3-, E- und R-Bits und ist dem Kanal 1 zugeordnet. Die zweite Leitung führt die A 2-, A 4-, M- und T-Bits und ist ebenfalls dem Kanal 1 zugeordnet. Für den Kanal 2 gilt entsprechendes bei den beiden unteren Leitungen. Ein Triggersignal TRI, das mit der gleichen Breite wie TS 6 diesem unmittelbar folgt, wird dem Eingang P 1.7 zugeführt. Der Mikrokontroller übernimmt bei jedem TRI-Signal die vom SP-Register über die vier Leitungen bereitgestellten Digitalsignale und verarbeitet diese nach einem in ihm abgelegten Programm.

Nach Abschluß des im folgenden beschriebenen Vorgangs der Überrahmensynchronisation wird der Mikrokontroller MC für die Überrahmensignalverarbeitung freigeschaltet.

Nachdem das erste Überrahmenkennungswort gefunden wurde, wird über den Ausgang P 1.5 ein Vorabsynchronisationssignal VS abgegeben, das eine dem Kanalpaar zugeordnete Lampe L ansteuert. Die gebündelten Signale können nun über die parallelen Ausgänge P 0.1 bis P 0.8 in die Parallel-Serien-Schieberegister P/S 1 bis P/S 4 mit Hilfe der an den Ausgängen P 2.1 bis P 2.4 bereitgestellten Steuerkriterien übernommen werden. Vom Kanal 1 stehen im Register P/S 1 in den Positionen 7 und 8 Nullen, in den Positionen 1 bis 6 die Bits A 1 bis A 4, T und E und im Register P/S 3 die zugehörigen M-Bits. In den Registern P/S 2 und P/S 4 stehen die entsprechenden Bits vom Kanal 2. Das Steuersignal EN 1/2 hat die Breite von zwei Zeitabschnitten und entspricht der Zeitlage des B 2*- und B 1*-Kanals der parallelen Bursts 1 und 2. Es bewirkt in den Registern P/S 1 und P/S 3 und parallel dazu in Registern P/S 2 und P/S 4 je ein Ringshift von 16 Taktschritten. Dabei entstehen Signale, die in den Ausgabe-Flip-Flops A 1 und A 2 verarbeitet und als erste Teilbursts SB 1 und SB 2 an den Demultiplexer 1 abgegeben werden. Diese Teilbursts SB 1 und SB 2 enthalten die M-Bits und die Bits A 1 bis A 4, T und E.

Der erste Teilburst SB 1 wird auf dem Demultiplexer 1 dem Eingang 1 der Oderschaltung O 3 zugeführt. Die restlichen ungeraden ersten Teilbursts SB 3, 5, 7, 9 und 11, die in gleicher Weise wie der erste Teilburst SB 1 gewonnen werden, werden den Eingängen 2 bis 6 der Oderschaltung O 3 zugeführt. Zusammen mit den zweiten Teilbursts TBU (Fig. 8) bildet die Oderschaltung O 3 die kompletten ungeraden Burstsignale 1, 3, 5, 7, 9 und 11 mit der richtigen Position innerhalb des Burstrahmens. In der Oderschaltung O 4 werden in entsprechender Weise die kompletten, geraden Burstsignale 2, 4, 6, 8, 10 und 12 mit der parallelen Position erzeugt. Das Ausgangssignal der Oderschaltung O 3 wird in dem Flip-Flop U mit T 2=2,048 MHz abgefragt und auf einer ersten Busleitung als Bitstrom DinU zu 6 Eingangsschaltkreisen gefürt. In denen die ungeradzahligen Kanäle verarbeitet werden. Das Ausgangssignal der Oderschaltung O 4 wird in dem Flip-Flop G bearbeitet und einer zweiten Busleitung als Bitstrom DinG zu den restlichen 6 Eingangsschaltkreisen geführt, in denen die geradzahligen Kanäle verarbeitet werden.

Der Mikrokontroller führt folgende Funktionen für ein Kanalpaar durch:

• - Suchen des Überrahmenkennungswortes
  Für ein Kanalpaar wird ein verteiltes Überrahmenkennungswort aus 8 R-Bits in ein gebündeltes überführt. Im Vergleich mit dem bekannten Kennungswort wird durch phasengerechtes Schieben die richtige Phasenlage des Überrahmenkennungswortes gefunden.
• - Herstellung des Überrahmensynchronismus
  Ein vorläufiger Synchronisationszustand ist dann erreicht, wenn das Überrahmenkennungswort einmal richtig empfangen worden ist. Die Service-Information wird von hier ab verarbeitet. Der endgültige Synchronzustand ist erreicht, wenn bei den Kennungswörtern, die dem einmal richtig empfangenen nachfolgen, die Zahl der richtig empfangenen die der falsch empfangenen um vier übersteigt.
• - Ausfall des Überrahmensynchronismus
  Wird das Überrahmenkennungswort viermal hintereinander falsch empfangen, wird eine Neusynchronisation eingeleitet.
  Wird nach einem oder zwei oder drei falsch empfangenen Kennungswörtern wieder ein richtiges erkannt, dann wird der Zähler, der bei der Erkennungsprozedur eingesetzt wird, in eine dem Synchronisationszustand entsprechende definierte Lage gebracht. Eine Serie von einem oder zwei oder drei falsch empfangenen Kennungswörtern führt daher nicht zu einer Neusynchronisation.
• - Bitvergleich beim Überrahmenkennungswort
  Nach Herstellung des Überrahmensynchronismus wird das Überrahmenkennungswort auf ein fehlerhaft empfangenes Bit hin überprüft.
• - Umgruppierung der verteilten in die gebündelte Form
  Nach Herstellung des vorläufigen Synchronisations­ zustandes wird die Umgruppierung der in den Service-Kanälen enthaltenen verteilten Information zu einer gebündelten zusammengefaßt, so daß sie in Verbindung mit den in den RAM 1 bis RAM 4 (Fig. 4) gebildeten Signalen zwei parallele gleiche Burstrahmen (Fig. 6) ergeben. - Überprüfung der A-Bits Bevor die A-Bits als Burstteile abgegeben werden, werden sie einer Wiederholungsprüfung unterzogen. Bei Übereinstimmung wird das letzte Wort A 1 bis A 4, bei Nichtübereinstimmung das erste Wort gesendet. - Verarbeitung der Alarmsignale

Claims (2)

1. Verfahren zur Demultiplexierung von Burstteile mit Nachrichten- und Steuersignalen enthaltenden Zeitabschnitten, aus einem Überrahmen, bestehend aus mehreren Pulsrahmen, mit paarweise serieller Anordnung von kanalzugeordneten Zeitabschnitten mit Nachrichten und außerdem mit Befehls- und Meldesignalen, welche in jeweils einem zugehörigen Service-Kanal eingeordnet sind, in zwei Burstrahmen, in denen die Bursts paarweise zeitparallel eingeordnet werden, dadurch gekennzeichnet, daß in einem ersten betrieblichen Zeitintervall aus der ersten Hälfte des Pulsrahmens (Fig. 6) die kanalzugeordneten, Nachrichten enthaltenden Zeitabschnitte in je erste Speicher (RAM 1, RAM 2) eingelesen werden, daß in einem zweiten betrieblichen Zeitintervall aus der zweiten Hälfte des Pulsrahmens (Fig. 6) wiederum die kanalzugeordneten, Nachrichten enthaltenden Zeitabschnitte in je zweite Speicher (RAM 3, RAM 4) eingelesen werden, daß im ersten betrieblichen Zeitintervall die zweiten Speicher (RAM 3, RAM 4) zu zweiten, Nachrichten enthaltenden Burstgruppen (TBG), daß im zweiten betrieblichen Zeitintervall die ersten Speicher (RAM 1, RAM 2) zu ersten, Nachrichten enthaltenden Burstgruppen (TBU) ausgelesen werden, daß weiter die Steuer-, Befehls-, Melde- und Alarmsignale aus den Service-Kanälen selektiert, mit Hilfe eines Mikroprozessors (MC) gesammelt, geordnet und nach ihrer Zugehörigkeit zu weiteren Burstgruppen (SB 2, SB 1), enthaltend Befehls-. Melde-, Steuer-, und Alarmsignale, gebündelt und danach mit den zweiten Burstgruppen (TBG) und ersten Burstgruppen (TBU) zusammengefügt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß mit Hilfe eines Taktes und eines Fenstersignals, das dem Kanalpaar jeweils zugehörigen Service-Kanal entspricht, über ein Serien-Parallel-Register die Befehls-, Melde-, Steuer- und Alarmsignale dem Mikroprozessor zugeführt werden.