DE3623090A1

DE3623090A1 - Lumineszierendes anzeigefeld

Info

Publication number: DE3623090A1
Application number: DE19863623090
Authority: DE
Inventors: Dean A Channing; Lih W Chiang
Original assignee: Cherry Electrical Products Corp
Current assignee: Cherry Corp
Priority date: 1985-07-12
Filing date: 1986-07-09
Publication date: 1987-01-15
Also published as: KR870001731A; GB2177838A; JPS6227794A; GB2177838B; GB8613993D0

Description

Die Erfindung betrifft eine Treiberschaltung zum gleichstrommäßigen Ansteuern eines elektrolumineszierenden Anzeigefeldes (EL-Anzeigefeld) zur Darstellung von Zeichen. Diese Treiberschaltung dient der Erhöhung des Kontrastes für die dargestellten Zeichen und der korrekte Ausrichtung der Zeichen bei unterschiedlichen Betriebsarten wie dem 80-Zeilen-Modus, dem 40-Zeilen-Modus und dem Grafik-Modus.

Zur Darstellung von Zeichen ist die Verwendung von Kathodenbildröhren seit langem bekannt und findet in Fernsehgeräten sowie für die Zeichendarstellung bei Rechnern Verwendung. Derartige Bildschirme besitzen eine Elektronenkanone, die den Leuchtschirm abtastet und punktförmig erregt. Die erregten Teile des Leuchtschirmes leuchten kurzzeitig auf und bewirken die Zeichendarstellung. Ein Nachteil derartiger Bildschirme ist die Bautiefe, die sich aus der Verwendung einer Elektronenkanone ergibt.

Es werden auch bereits elektrolumineszierende Anzeigefelder (EL-Anzeigefelder) entwickelt, welche verhältnismäßig dünn sind und keinen Größenzwängen unterliegen, wie dies für die Bildröhre der Fall ist. Bei derartigen EL-Anzeigefeldern findet eine Matrix aus Leuchtpunkten Verwendung (Pixel), welche selektiv zur Zeichendarstellung zum Aufleuchten gebracht wird. Diese Pixels eines EL-Anzeigefeldes werden durch das direkte Anlegen einer elektrischen Energie zum Leuchten gebracht.

Das EL-Anzeigefeld hat eine Vielzahl von Anoden und Kathoden, welche überlappend in Spalten und Reihen angeordnet sind und damit die Matrix der einzelnen Pixel bilden. Der Leuchtstoff ist unmittelbar am Kreuzungspunkt der Elektroden der Matrix angebracht, so daß bei einer gleichzeitigen Erregung einer Spalte und einer Zeile das Pixel im Kreuzungspunkt erregt wird und zu leuchten beginnt. Die Zeichendarstellung wird durch eine sequentielle Erregung der Reihen- und Spaltenelektroden der Matrix ausgelöst.

Die Helligkeit der Darstellung hängt von der Spannungsdifferenz zwischen den erregten Zeilenelektroden und den erregten Spaltenelektroden ab. Indem die Differenzspannung zwischen Zeilen- und Spaltenelektroden erhöht wird, läßt sich die Helligkeit der einzelnen Pixels vergrößern. Jedoch bewirkt eine solche Vergrößerung der Reihen- und Spaltenerregerspannung wohl eine zusätzliche Helligkeit, dafür nimmt jedoch der Kontrast der Abbildung stark ab, wenn entweder die Reihenerregerspannung oder die Spaltenerregerspannung eine charakteristische Formierungsspannung für das Anzeigefeld übersteigt. Die gewünschte Vergrößerung der Helligkeit läßt sich daher nicht erreichen, ohne einen starken Verlust an Kontrast in Kauf nehmen zu müssen.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein EL-Anzeigefeld mit zugehörigen Treiberschaltungen zu schaffen, bei welchem eine wesentlich größere Helligkeit ohne Verlust an Kontrast erzielbar ist. Insbesondere soll beim Vorsehen einer vergrößerten Spannungsdifferenz zur Maximierung der Helligkeit der erregten Pixels dafür gesorgt werden, daß eine reduzierte Spannung unterhalb der Formierungsspannung für die nicht erregten Pixels vorgesehen ist. Ferner soll dafür Sorge getragen werden, daß eine Interface-Schaltung den Darstellungsmodus für jede Zeile der Darstellung überprüft und durch Abstimmung des Taktes sicherstellt, daß alle Daten innerhalb des scharf umgrenzten Teils des Anzeigefeldes selbst bei unterschiedlichem Darstellungsmodus angezeigt werden. Als Darstellungsmodus soll hierbei ein 40-Spalten-Modus, ein 80-Spalten-Modus oder ein Grafik-Modus Verwendung finden. Wenn innerhalb einer Bildschirmdarstellung der Darstellungsmodus von einer Zeile zur anderen geändert wird, soll keines der dargestellten Zeichen am Rand der Darstellungsfläche verschwinden.

Diese Aufgabe wird erfindungsgemäß durch die Maßnahmen des Patentanspruchs 1 und des Patentanspruchs 15 gelöst. Weitere Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.

Die Vorteile und Merkmale der Erfindung ergeben sich auch aus der nachfolgenden Beschreibung von Ausführungsbeispielen in Verbindung mit den Ansprüchen und der Zeichnung. Es zeigen

Fig. 1 eine schematische Darstellung eines Teils eines EL-Anzeigefeldes, an welches die Erregerspannungen angelegt sind, die ein Pixel im Anzeigefeld in bekannter Weise zum Aufleuchten bringen,

Fig. 2a eine schematische Darstellung des Anzeigefeldes gemäß Fig. 1 mit einer Erregung, um ein ausgewähltes Pixel mit größerer Helligkeit zum Aufleuchten zu bringen, wogegen die übrigen Pixel einer Spalte mit verringertem Kontrast in Erscheinung treten,

Fig. 2b eine schematische Darstellung eines Anzeigefeldes mit verringertem Kontrastbereich entsprechend einer Erregung gemäß Fig. 2a,

Fig. 3a eine schematische Darstellung eines Anzeigefeldes gemäß Fig. 1, bei welchem ein ausgewähltes Pixel mit erhöhter Helligkeit und die übrigen Pixels des Feldes mit verringerter Helligkeit zur Darstellung gelangen,

Fig. 3b eine schematische Darstellung des Anzeigefeldes mit erhöhter und verringerter Helligkeit nach einer Ansteuerung gemäß Fig. 3a,

Fig. eine schematische Darstellung eines Teils eines EL-Anzeigefeldes mit einer Erregung eines Pixels mit erhöhter Helligkeit und erhöhtem Kontrast gemäß der Erfindung.

Fig. 5 eine schematische Darstellung einer weiteren Ausführungsform der Erregung eines EL-Anzeigefeldes für eine Kontrast- und Helligkeitserhöhung gemäß der Erfindung,

Fig. 6 eine schematische Darstellung einer weiteren Ausführungsform der Erfindung,

Fig. 7a eine schematische Darstellung einer Zeichendarstellung auf dem Bildschirm einer Kathodenbildröhre für den Fall der Umschaltung vom 40-Spalten- Modus oder Grafik-Modus auf einen 80-Spalten- Modus,

Fig. 7b eine schematische Darstellung für den Verlust eines Zeichens, wie er auftreten kann, wenn eine Umschaltung gemäß Fig. 7a an einem EL- Anzeigefeld vorgenommen wird,

Fig. 8 ein Blockdiagramm einer Treiberschaltung zur Ansteuerung eines EL-Anzeigefeldes gemäß der Erfindung,

Fig. 9 ein Taktdiagramm der Betriebssignale für die Treiberschaltung gemäß Fig. 8,

Fig. 10 eine Logikschaltbild der Treiberschaltung,

Fig. 11 ein Taktdiagramm für die Betriebssignale der Logikschaltung gemäß Fig. 10.

In der nachfolgenden Beschreibung eines bevorzugten Ausführungsbeispieles sind in den einzelnen Figuren gleiche Teile mit gleichen Bezugszeichen versehen. Die Einrichtung gemäß der Erfindung wird anhand eines gleichstomgesteureten EL-Anzeigefeldes beschrieben, in welchem die einzelnen Leuchtpunkte an einer Anzeigematrix selektiv zum Aufleuchten gebracht werden können, um Zeichen darzustellen. Ein derartiges Anzeigefeld kann in bekannter Weise gemäß den US-PS 37 31 353 oder 41 40 937 aufgebaut sein. Auch das Verfahren zur Herstellung eines EL-Anzeigefeldes ist bekannt.

In Fig. 1 ist eine schematische Darstellung eines Teils eines gleichstrombetriebenen EL-Anzeigefeldes sowie der Einrichtung zur Ansteuerung des Anzeigefeldes dargestellt, um ein Zeichen darzustellen. Das Anzeigefeld besteht aus Leuchtpunkten oder Pixel 1 bis 17, die in einer Matrix angeordnet sind und jeweils am Ort sich überzeugenden Spaltenelektroden 19, 21 sowie 23 und Reihenelektroden 25, 27 sowie 29 positioniert sind. Die Leuchtstoffpixels 1, 3 und 5 stellen die obere Reihe, die Leuchtstoffpixels 7, 9 und 11 die mittlere Reihe und die Leuchtstoffpixels 13, 15 und 17 die untere Reihe dar. Die erste Spalte wird von den Leuchtstoffpixels 1, 7 und 13, die zweite Spalte von den Leuchtstoffpixels 3, 9 sowie 15 und die dritte Spalte von den Leuchtstoffpixels 5, 11 sowie 17 gebildet.

Die Reihenelektroden 25 bis 29 sind mit den Ausgängen zugeordneter Reihentreiber R 1, R 2 und R 3 verbunden, was entsprechend auch für die Spaltenelektroden 19 bis 23 gilt, die mit dem Ausgnag zugeordneter Spaltentreiber C 1, C 2 und C 3 verbunden sind.

Zur erleichterten Erläuterung der Erfindung sind die Reihen- und Spaltentreiber an zugeordnete Schalter 31 bis 41 angeschlossen, welche selektiv betätigt werden können, um die Erregersignale an die Treiber anzulegen. In der praktischen Ausführung werden digitale Schaltungen zur Ansteuerung der Treiber benutzt, jedoch werden für die Erläuterung Schalter gemäß Fig. 1 zur vereinfachten Darstellung der Betriebsweise eines EL-Anzeigefeldes vorgesehen.

Für die nachfolgende Beschreibung der Betriebsweise des Anzeigefeldes gemäß Fig. 1 wird davon ausgegangen, daß nur das mittlere Leuchtstoffpixel 9 der Matrix aufleuchten soll. Im Betrieb werden die ausgewählten Pixels des Anzeigefeldes gemäß Fig. 1 durch sequentielle Ansteuerung des Anzeigefeldes mit den Spaltendaten über die Treiber C 1 bis C 3 erregt. Diese Daten werden für die obere Reihe 25 der Pixels 1, 3 und 5 zunächst an die Eingänge der Treiber C 1, C 2 und C 3 gelegt. Wenn die Schalter 37, 39 und 41 mit Masse verbunden sind, ist keines der Pixels 1, 3 und 5 der ersten Reihe aktiviert. Wenn die Eingänge der Treiber C 1, C 2 und C 3 an Masse liegen und die Schalter 31 und 33 ebenfalls mit Masse verbunden sind, dagegen der Schalter 35 den Treiber R 1 mit der Aktivierungsspannung von z. B. -60 Volt verbindet, liegt diese Spannung an der Reihenelektrode 25 und bewirkt, daß eine Spannung von 60 Volt an jedem der Pixel 1, 3 und 5 anliegt. Wenn man davon ausgeht, daß eine Spannung von etwa 70 Volt notwendig ist, um ein Pixel zum Aufleuchten zu bringen, muß also, wie es im Stand der Technik üblich ist, eine Spannung anliegen, die 70 Volt übersteigt. Für die weitere Betrachtung wird davon ausgegangen, daß ein erkennbares Aufleuchten bei etwa 70 Volt beginnt, wogegen bei Spannungen unterhalb 60 Volt keine oder nur eine sehr geringe Leuchterscheinung auftreten soll. Damit würde das Anlegen einer 60 Volt-Spannung über den Treiber R 1 kein Aufleuchten der Pixels 1, 3 und 5 bewirken.

Wenn es wünschenswert ist, das Pixel 9 zum Aufleuchten zu bringen, wird der Schalter 35 an Masse gelegt, womit die Abtastung der Reihe 25 beendet ist, und die Schalter 37, 39 und 41 derart eingestellt, daß die Daten der Spalte an der Elektrode 27 wirksam werden. Entsprechend ist gemäß Fig. 1 der Treiber C 1 und der Treiber C 3 mit Masse verbunden, wogegen der Treiber C 2 mit der Aktivierungsspannung von beispielsweise 60 Volt beaufschlagt wird. Wenn der Schalter 33 am Eingang des Treibers R 2 diesen mit der Spannung -60 Volt verbindet, liegen über der Reihenelektrode 27 120 Volt am Pixel 9 und 60 Volt jeweils an den Pixels 7 und 11. Das 120 Volt-Signal am Pixel 9 liegt über der Schwellspannung von 70 Volt, so daß das Pixel aufleuchtet.

Nach diesem Schaltzustand wird der Treiber R 2 zurück auf Masse gelegt und die Ansteuerung der Elektroden 27 unterbrochen. Der Pixel 9 leuchtet für eine vorgegebene Zeitdauer nach, so daß sich dadurch ein nachhaltiger Eindruck für das betrachtende Auge ergibt. Nach dem Abschalten des Treibers R 2 werden auch die Treiber C 1, C 2 und C 3 an Masse gelegt, um die Daten der letzten Reihe wiederzugeben. Danach wird der Schalter 31 geschlossen und eine Spannung von -60Volt über den Treiber R 3 an die Elektrode 29 angelegt. Das an den Pixels 13, 15 und 16 wirksame 60-Volt-Signal reicht nicht aus, um diese zum Aufleuchten zu bringen.

Der Abtastzyklus für die Reihen und Spalten wird so häufig wiederholt, als es für das kontinuierliche Aufleuchten des Pixels 9 erforderlich ist. Abweichend davon können neue Daten über die Spalten zugeführt werden, um auch andere Pixels zum Aufleuchten zu bringen, wenn die Reihenelektroden 25, 27 sowie 29 sequentiell erregt werden.

Es ist bekannt, daß die Helligkeit der Lumineszenz eines Pixels durch eine Erhöhung der angelegten Spannung vergrößert werden kann. In Fig. 2 ist ein EL-Anzeigefeld gemäß Fig. 1 dargestellt, bei der als positive Erregerspannung eine 90 Volt-Spannung über die Spaltentreiber C 1, C 2 und C 3 angelegt werden kann. Das Anzeigefeld gemäß Fig. 2a wird in der bereits beschriebenen Weise wie bei dem Anzeigefeld gemäß Fig. 1 abgetastet, um das mittlere Pixel 9 zum Aufleuchten zu bringen. Zur Vereinfachung des Verständnisses der Erfindung sind die Schalter für die Spalten und Reihen derart eingestellt, daß die mittlere Reihe abgetastet wird. Wenn somit über den Treiber R 2 eine Spannung von -60 Volt und über den Treiber C 2 eine Spannung von +90 Volt zugeführt wird, ergibt sich am Pixel 9 eine Spannungsdifferenz von 150 Volt, womit die Helligkeit des aufleuchtenden Pixels 9 gegenüber der Ansteuerung gemäß Fig. 1 erhöht wird. Wie aus Fig. 2a hervorgeht, liegt jedoch die 90 Volt-Spannung auch an den Pixel 3 und 15, welche zur selben Spalte wie das leuchtende Pixel 9 gehören. Das 90 Volt-Signal überschreitet die Grenzspannung von 70 Volt, so daß auch die Pixels 3 und 15 mit einer geringeren Helligkeit leuchten.

In Fig. 2b ist schematisch ein größeres EL-Anzeigefeld dargestellt, bei welchem ein im Zentrum liegendes Pixel in der anhand der Fig. 2a beschriebenen Weise erregt ist. Entsprechend ist das mittlere Pixel 43 gemäß Fig. 2b erleuchtet. Jedoch ergibt sich auch eine sichtbar aufleuchtende Linie 45 entlang der vertikalen Spalte, die durch das zentral gelegene Pixel 43 verläuft und einer Helligkeit entspricht, wie sie durch ein 90 Volt-Signal gemäß Fig. 2a ausgelöst wird. Die Linie 45 reduziert den Kontrast des Pixels 43 und stellt einen unerwünschten Effekt im Anzeigefeld dar. Wenn die Spannung für die Treiber C 1 bis C 3 weiter erhöht wird, nimmt auch die Leuchtdichte des zentralen Pixels 43 und der Linie 45 zu. Das Erregerschema gemäß Fig. 2a ist deshalb nicht geeignet, die Helligkeit eines erregten Pixels zu erhöhen und den Kontrast zu verbessern.

In Fig. 3a ist eine weitere unerwünschte Erregungsalternative dargestellt. Bei dieser Betriebsart beträgt die Erregerspannung für die Reihentreiber R 1 bis R 3 -90 Volt und für die Spaltentreiber C 1 bis C 3 +60 Volt. Wenn das Anzeigefeld in der vorausstehend beschriebenen Weise abgetastet wird, leuchtet das zentrale Pixel 9 wieder mit einer Helligkeit auf, die der anliegenden Differenzspannung von 150 Volt entspricht. Unter diesen Bedingungen liegt jedoch an allen übrigen Pixels eine Spannung von 90 Volt über die Treiber R 1 bis R 3 an und bringt diese in derselben Weise wie die Linie 45 gemäß Fig. 2b zum Aufleuchten. Dieses Aufleuchten der übrigen Pixels gemäß Fig. 3a, reduziert den Kontrast gegenüber dem zentralen Pixel 43, wie in der Darstellung gemäß Fig. 3b angedeutet ist.

In Fig. 4 ist eine Betriebsart für die Erregung gemäß der Erfindung dargestellt, welche eine Erregung des zentralen Pixels 9 oder auch jedes anderen gewünschten Pixels mit einer Spannung von 150 Volt zuläßt, ohne daß eine vertikal verlaufende leuchtende Linie, welche auch als Geisterstreifen bezeichnet wird, erkennbar ist. Aus Fig. 4 geht hervor, daß die Reihentreiber R 1 bis R 3 nach dem Anlegen der -60 Volt-Signale an die abgetastete Reihe nicht zurück auf Masse, sondern auf eine positive Vorspannung geschaltet werden, welche beispielsweise 30 Volt betragen kann. Diese Vorspannung wird so ausgewählt, daß an die Treiber C 1 bis C 3 eine 90 Volt-Spannung zur Ansteuerung der Spalten anlegbar ist, ohne daß irgendeines der Pixel außer dem gewünschten Pixel 9 aufleuchtet. Wenn somit während des Betriebs die erste der Elektrode 25 zugeordnete Reihe über den Treiber R 1 abgetastet wird, liegen zunächst die Treiber C 1 bis C 3 eingangsseitig auf Masse, so daß eine 60-Volt-Spannung an den Pixels der ersten Reihe anliegt. Bei der Erregung der zweiten, der Elektrode 27 zugeordneten Reihe liegen 60 Volt an den Pixels 7 und 11, wenn die Treiber C 1 und C 3 eingangsseitig auf Masse liegen und 150 Volt am Pixel 9, da der Treiber C 2 eingangsseitig mit 90 Volt beaufschlagt ist. Entsprechendes ergibt sich für die dem Treiber R 3 zugeordnete Reihe, über welchen an die Pixels 13, 15 und 70 eine Erregung von 60 Volt anlegbar ist, die dadurch nicht zum Aufleuchten kommen.

Man entnimmt aus dem Vorstehenden, daß die gewünschte hohe Leuchtdichte und der hohe Kontrast bei der Ausführungsform gemäß Fig. 4 durch das Vorsehen einer Vorspannung für die Reihentreiber erzielbar ist, welche die Spannung an den nicht aktivierten Pixels unterhalb der Schwellspannung von beispielsweise 70 Volt des Anzeigefeldes hält. Durch die Ansteuerung nach der Ausführungsform gemäß Fig. 4 wird das Problem des Hintergrundleuchtens gemäß Fig. 2a und 2b beseitigt.

In Fig. 5 ist eine weitere Ausführungsform der Erfindung gezeigt, bei der die Reihentreiber R 1 bis R 3 mit -90 Volt angesteuert werden und den Spaltentreibern C 1 bis C 3 eine -30 Volt-Vorspannung zugeordnet ist. Wenn das Anzeigefeld in der erwähnten Weise abgetastet wird, ergibt sich am Pixel 9 eine Spannung von 150 Volt, wogegen an den übrigen Pixels nur eine Spannung von 60 Volt wirksam ist. Die Erregung nach dem Schema gemäß Fig. 5 eliminiert die erwähnten Anzeigeprobleme, wie sich sich bei der Ausführungsform gemäß Fig. 3a und 3b ergeben.

In Fig. 6 ist eine weitere Ausgestaltung der Erfindung dargestellt, bei der sowohl Vorspannungen als auch eine erhöhte Ansteuerspannung für die Zeilen- und die Reihentreiber vorgesehen ist. Bei dieser Ausführungsform ist das Pixel 9 mit einer Spannung von 180 Volt erregt und hat daher eine Helligkeit, die wesentlich über der Helligkeit eines EL-Anzeigefeldes gemäß Fig. 1 liegt. Es ergibt sich daraus, daß die übrigen Treiber mit einer Vorspannung beaufschlagt werden, die die nicht angesteuerten Pixels auf einem Spannungsniveau unterhalb dem Erregerniveau von 70 Volt hält.

Die vorstehende Erläuterung zeigt, daß die Erregung des EL-Anzeigefeldes in unterschiedlicher Weise gemäß Fig. 4, 5 und 6 durchgeführt werden kann, um eine bestimmte Anzahl von Pixels in einem beliebig großen EL-Anzeigefeld zum Aufleuchten zu bringen. Selbstverständlich können auch andere als bisher beschriebene Erregerspannungen und Vorspannungen Verwendung finden, um das aufgezeigte Prinzip zu verwirklichen.

Man kann also die Leuchtdichte ohne Kontrastverlust erheblich vergrößern, indem geeignete Vorspannungen und eine erhöhte Erregerspannung über den Treiber an das EL-Anzeigefeld angelegt werden. Die Anzeige auf dem EL-Anzeigefeld kann weiter verbessert werden, um Schwierigkeiten der Darstellung zu überkommen, wie sie aus den Fig. 7a und 7b hervorgehen. In Fig. 7a sind zwei Zeilen auf einem Kathodenbildschirm dargestellt, wovon die erste Zeile in einem 40-Spalten-Modus oder Grafik-Modus und die zweite Zeile in einem 80-Spalten-Modus geschrieben ist. Für den Fachmann ergibt sich aufgrund seines Wissens, daß der 80-Spalten-Modus zwei Zeichen mit je 7 Pixels für jedes Zeichen mit 14 Pixels des 40-Spalten-Modus oder Grafik-Modus liefert. Aus Fig. 7a ergibt sich, daß eine Umschaltung der Betriebsart beim Kathodenbildschirm vom 40-Spalten-Modus oder Grafik-Modus auf den 80-Spalten- Modus eine Versetzung des ersten Zeichens bezüglich der Position beim 40-Spalten-Modus bewirken kann. Der Kathodenbildschirm hat eine Übersteuerungsmöglichkeit, welche eine Versetzung einer Linie im 80-Spalten-Modus um eine Zeichenbreite bezüglich einer Linie im 40-Spalten-Modus zuläßt.

In Fig. 7b sind dieselben Verhältnisse für ein EL-Anzeigefeld dargestellt. Da ein solches Anzeigefeld nicht die Übersteuerungsmöglichkeiten des Kathodenbildschirmes hat, geht das erste Zeichen der versetzten Linie im 80- Spalten-Modus verloren. Eine solche Betriebsweise ist unerwünscht und muß daher korrigiert werden, indem die Synchronisation und die Umschaltungsvorrichtung für die Betriebsart bei dem EL-Anzeigefeld verbessert wird. Eine Verbesserung dieser Verhältnisse wird mit einer Schaltung zur Umschaltung der Betriebsart erzielt, welche sicherstellt, daß eine Umschaltung zwischen den genannten Modi innerhalb eines Bildes möglich ist, ohne daß sich eine Versetzung der Daten bzw. ein Verlust der Daten wie bei den Fig. 7a und 7b ergibt.

In Fig. 8 ist ein Blockdiagramm dargestellt, mit dem die Ansteuerung eines EL-Anzeigefeldes in der gewünschten Weise verbessert werden kann. Mit dieser Schaltung ist es möglich, die Helligkeit und den Kontrast einer Zeichendarstellung wesentlich zu erhöhen und eine Überprüfung des Darstellungsmodus vorzunehmen, und zwar für jede Zeile des Bildes unter gleichzeitiger Synchronisation des Taktes der Bilddarstellung, womit sichergestellt wird, daß keine Daten verlorengehen, wenn eine Umschaltung des Darstellungsmodus innerhalb eines Halbbildes oder einer Bildschirmanzeige erfolgt.

Das System verwendet eine Interface-Schaltung 53, die mit einem Standardtakt beaufschlagt ist und mit Daten sowie Taktsignalen arbeitet, wie sie im Apple IIc Verwendung finden. Die Schaltung erzeugt vierphasige Datensignale und Taktsignale und liefert horizontale und vertikale Synchronisationssignale für den Betrieb eines EL- Anzeigefeldes. Damit konvertiert die Interface-Schaltung die vom Apple IIc gelieferten Signale, welche für eine Kathodenbilddarstellung geeignet sind, in Signale, wie sie für den Betrieb in einem EL-Anzeigefeld benötigt werden.

Zum leichtern Verständnis der Erfindung sind nur einige vertikale und horizontale Linien der Matrix eines EL- Anzeigefeldes in Fig. 8 dargestellt. Es sei erwähnt, daß eine bevorzugte Ausführungsform der Erfindung 560 vertikale Spaltenelektroden und 192 horizontale Reihenelektroden verwendet. Auch hat jedes Zeichen, welches auf dem EL-Anzeigefeld zur Darstellung gelangt, eine vorgegebene feste Pixelbreite. Dementsprechend ist jedes Zeichen in dem 40-Spalten-Modus oder Grafik-Modus 14 Pixels breit, wogegen im 80-Spalten-Modus jedes Zeichen eine Breite von 7 Pixels hat.

Bei der in Fig. 8 dargestellten Schaltung überträgt der Computer 51 seriell 560 Datenbits für jede Reihe der Anzeige an die Interface-Schaltung 53. Diese empfängt die seriellen Daten in Gruppen zu 4 Bits und überträgt jedes der 4 Bits an ein zugeordnetes Spaltenschieberegister. So wird z. B. das Bit Nr. 1 der seriellen Daten als DATA1 dem Schieberegister 55, das Bit Nr. 2 als DATA2 dem Schieberegister 57, das Bit Nr. 3 als DATA3 dem Schieberegister 59 und das Bit Nr. 4 als DATA4 dem Schieberegister 61 zugeführt. Wenn die nächste Gruppe der 4 seriellen Bits vom Computer empfangen wird, wird das Bit Nr. 5 dem Register 55, das Bit Nr. 6 dem Register 57, das Bit Nr. 7 dem Register 59 und das Bit Nr. 8 dem Register 61 zugeleitet. Die seriellen Daten werden den einzelnen Schieberegistern solange zugeführt, bis in jedes 140 Bit, d. h. insgesamt 560 Bit eingespeichert sind.

Wenn unter Bezugnahme auf Fig. 9 alle 560 Bits der ersten horizontalen Zeile zu den Zeitpunkten 63 empfangen worden sind, erzeugt das Interface 53 ein abgeleitetes, vertikales Synchronisationssignal VSYNCD 65 und ein abgeleitetes horizontales Synchronisationssignal HSYNCD 67, welche ein Verschieben der Daten in die Schieberegister des Anzeigefeldes bewirken und die Versorgung der Spalten- und Reihentreiber mit elektrischer Leistung steuern.

Vor der detaillierten Diskussion der Wirkungsweise der Schaltung gemäß Fig. 8 sei bemerkt, daß alle Teile der Schaltung auf einer einzigen Leiterkarte untergebracht sind. Dadurch lassen sich alle Komponenten derart anordnen, daß eine ausgeglichene Signalübertragung auf der Leiterkarte sichergestellt ist. Dementsprechend werden die vier Schieberegister 55, 57, 59 und 61 für die Spalten am oberen und unteren Rand der Leiterkarte angebracht und die Spaltenelektroden dazwischen vorgesehen. Die den Reihen zugeordneten Schieberegister 69 und 71 sind an zwei einander gegenüberliegenden Seiten der Karte derart angeordnet, daß die zugeordneten Reihenelektroden dazwischen verlaufen können.

Wenn die 560 Datenbits der 560 Pixels für die erste horizontale Zeile zum Zeitpunkt 63 empfangen werden, wird das abgeleitete horizontale Synchronisationssignal HSYNCD 67 der Schaltung 81 zur Leistungssteuerung zugeführt, welche entsprechend die Spalten- und Reihentreiber mit einer ansteigenden positiven und negativen Hochspannung versorgt. Bei einer bevorzugten Ausführungsform der Erfindung bestehen die Spaltentreiber aus integrierten Schaltkreisen SN75555, SN75556 der Firma Texas Instruments, wogegen für die Reihentreiber integrierte Schaltkreise SN75551 und SN75552 Verwendung finden. Die Anstiegsgeschwindigkeit für diese Treiber sollte nicht größer als 50 Volt pro Mikrosekunde sein. Auf diese Weise wird durch die Vorderkante von jedem HSYNCD-Signal für jeden Spaltentreiber eine abklingende positive Hochspannung von etwa 90 Volt und eine ansteigende negative Hochspannung von etwa -60 Volt für jeden Reihentreiber erzeugt. Die Vorderkante des HSYNCD-Signals wird über eine Verzögerungsschaltung 85 verzögert und dazu benutzt, um die Daten des Schieberegister 55 bis 61 in entsprechenden Verriegelungsschaltungen 73 bis 79 festzuhalten, wenn sich die Leistung der Spaltentreiber weit genug reduziert hat, um einen unerwünschten Stromabfluß über die Treiber in Abhängigkeit von der Datenveränderung zu vermeiden. Danach, mit dem Beginn der Hinterkante des HSYNCD-Signals, steigt die Spannung an den Spaltentreibern zum maximalen positiven Wert an, wogegen die Spannung der Reihentreiber auf ihren maximalen negativen Wert abnimmt.

Die Schaltung gemäß Fig. 8 arbeitet entsprechend der verbesserten Erregung gemäß Fig. 4, so daß demgemäß die Reihenspannung von -60 Volt auf +30 Volt und die Spaltenspannung von 0 Volt auf +90 Volt verändert wird. Wie bereits zuvor im Zusammenhang mit Fig. 4 erläutert, wird durch diesen Erregungsablauf sichergestellt, daß die Pixels mit einer Gesamtspannung von etwa 150 Volt erregt werden, ohne daß dabei vertikale Geisterstreifen entstehen. Die Ausführungsform gemäß Fig. 4 läßt sich sehr erfolgreich verwirklichen mit speziellen Reihen- und Spaltentreibern, wie sie von der Firma Texas Instruments entwickelt wurden.

Wenn, wie aus Fig. 9 hervorgeht, die erste Folge von Daten zur Darstellung gelangt ist, werden weitere Datenfolgen sequentiell zu den Zeitpunkten 64 und 66 sowie weitere HSYNCD-Impulse 68 und 70 empfangen und zur Darstellung gebracht. Obwohl in Fig. 9 nur die Taktverhältnisse für Signale der ersten drei Reihen der Matrix dargestellt sind, ist daraus klar entnehmbar, daß dieselben Taktverhältnisse sich wiederholen, um die insgesamt 192 Reihen der Matrix zur Darstellung gelangen zu lassen. Danach beginnt die Erregung des EL-Anzeigefeldes wieder mit der ersten Folge.

Die HSYNCD- und VSYNCD-Impulse werden auch an die Reihenschieberegister 69 und 71 angelegt, um die Reihen der Matrix abzutasten. Wenn die erste Folge von 560 Pixels in den Schieberegistern 55 bis 61 zu den Zeitpunkten 63 empfangen ist, wird der VSYNCD-Impuls 65 als Dateneingang an beide Schieberegister 69 und 71 angelegt. Der HSYNCD-Impuls 67 und die folgenden HSYNCD-Impulse werden einem Teiler 87 zugeführt, der die Frequenz der Impulse durch zwei teilt. Das Ausgangssignal des Teilers wird an den Takteingang des linken und rechten Schieberegisters 69 und 71 angelegt. Damit wird der VSYNCD- Impuls 65 gleichzeitig durch die Wirkung der Vorderkante des dividierten HSYNCD-Signals 67 in das linke und rechte Schieberegister eingespeist. Das dividierte HSYNCD-Signal wird auch an eine Austastleitung des rechten Schieberegisters 71 und nach einer Inversion in der Umkehrstufe 89 an die Austastleitung des linken Schieberegisters 69 angelegt. Dadurch ergeben sich Austastsignale entgegengesetzter Polarität und eine alternative Aktivierung der linken und rechten Zeilentreiber für die sequentuelle Abtastung der Zeilen der Matrix. Aufeinanderfolgende dividierte HSYNCD-Impulse takten das Anfangsdatenbit der Schieberegister 69 und 71 durch die Schieberegister, um nacheinander die Zeilentreiber für jede einzelne Zeile anzusteuern.

In Fig. 10 ist die detaillierte Logikschaltung des Schaltungsprinzips gemäß Fig. 8 dargestellt. Entsprechend zeigt Fig. 11 das Taktdiagramm für die Betriebssignale dieser Schaltung. Als Computer 51 findet ein Apple Computer IIc Verwendung, der an seinem Ausgang 91 seriell Videodaten, am Ausgang 93 Taktsignale mit 14 MHz und an den Ausgängen 95, 97 sowie 99 zeitabhängige Signale WNDW, LDPS und SYNC liefert.

Das LDPS-Signal ist ein negativer Ladeimpuls, der immer dann erzeugt wird, wenn die digitalen Bits zur Erzeugung der Pixels der Zeichen vom Ausgang 91 des Computers abgegeben werden. Wenn der Computer somit Daten im 80- Spalten-Modus erzeugt, wobei jedes Zeichen 7 Pixels hat, wird für jedes dieser Pixels ein LDPS-Impuls erzeugt. Wenn jedoch der Rechner Daten im 40-Spalten-Modus liefert, enthält jedes Zeichen 14 Pixels oder Datenbits. Dementsprechend wird im 40-Spalten-Modus oder im Grafik-Modus der LDPS-Ladeimpuls für jedes der 14 Pixels erzeugt und über den Ausgang 91 abgegeben. Daraus ergibt sich, daß die Frequenz der LDPS-Ladeimpulse jeweils entsprechend dem Darstellungsmodus vom Computer 51 erzeugt wird. LDPS- Ladeimpulse mit relativ hoher Frequenz zeigen an, daß der Betrieb im 80-Spalten-Modus abläuft, während eine niedere Impulsfrequenz einen Betrieb im 40-Spalten-Modus oder im Grafik-Modus kennzeichnet.

Das WNDW-Signal umfaßt gemäß Fig. 11 horizontale Austastimpulse 101, wobei Impulse 101 a bis 101 c beispielsweise gezeigt sind. Diese Impulse gehen der Abgabe der Datensignale einer Reihe, wie sie während der Intervalle 106, von denen die Intervalle 106 a bis 106 c dargestellt sind, und ferner einem vertikalen Austastintervall 103 voraus, welches nach der Datenfolge der letzten Reihe eines Halbbildes bzw. einer Bildschirmdarstellung erzeugt wird. Somit tritt das Intervall 106 b auf der linken Seite vor dem vertikalen Austastintervall 103 auf und enthält die Datensignale der letzten Reihe eines Halbbildes bzw. einer Bildschirmdarstellung. Andererseits folgt das Intervall 106 c rechts dem Intervall 103 und enthält somit die Datensignale der ersten Reihe des nächstfolgenden Halbbildes oder der nächstfolgenden Bildschirmdarstellung.

Die DPS-Ladeimpulse werden während der WNDW-Signale kontinuierlich erzeugt. Der erste LDPS-Ladeimpuls, welcher nach der Rückflanke der WNDW-Signale auftritt, kennzeichnet grundsätzlich den Beginn des anzuzeigenden Teils einer Reihe von Datensignale, welche in dem nächstfolgenden Intervall 106 enthalten sind. Der Zeitpunkt dieses ersten LDPS-Ladeimpulses kennzeichnet somit den Startzeitpunkt innerhalb eines Intervalls 106, um die gültigen Datensignale eines Zeichens, das darzustellen ist, zu lokalisieren. Vom Rechner wird ferner ein horizontaler zusammengesetzter Synchronisationsimpuls 102 erzeugt, und zwar zum Zeitpunkt jedes horizontalen Austastimpulses 101. Während eines vertikalen Austastintervalles 103 werden siebenundsechzig Impulse 102 und vier Abschnitte 100 eines vertikalen Synchronisationsimpulses erzeugt.

Das Schieberegister 104 gemäß Fig. 10 empfängt vom Computer 51 seriell die Zeilendaten. Dieses Schieberegister wird von den ersten vier Taktimpulsen des 14 MHz-Taktsignals am Ausgang 93 des Computers getaktet. Nachdem vier Datenbits vom Schieberegister 107 empfangen wurden, werden diese parallel in eine Haltestufe 109 eingespeist und von dort aus den Schieberegistern 55, 57, 59 und 61, wie anhand der Fig. 8 bereits erläutert, zugeführt.

Flipflops 111 und 113 teilen die 14 MHz-Taktfrequenz des Rechners durch den Wert vier. Daraus ergibt sich eine 3,5 MHz-Taktfrequenz, die aufeinanderfolgende Gruppen von jeweils vier Datenbits seriell den Schieberegistern 55 bis 61 gemäß Fig. 8 zuführt.

Dieser 3,5 MHz-Takt darf den den Spalten zugeordneten Schieberegistern 55 bis 61 nur die seriell ankommenden Zeichendaten zuführen, welche dargestellt werden sollen. Dementsprechend empfängt ein JK-Flipflop 115 das WNDW- Signal am Dateneingang und die LDPS-Ladeimpulse am Takteingang. Der Flipflop 115 erzeugt ein Signal, das die gültigen Daten kennzeichnet, um den zeitlichen Zeitpunkt anzuzeigen, ab welchem die seriellen gültigen Zeichendaten am Ausgang 91 des Rechners 51 zur Darstellung erzeugt werden. Wie aus Fig. 11 hervorgeht, wird die Anzeige "gültige Daten" als richtig zu dem Zeitpunkt des ersten LDPS-Ladeimpulses nach der Rückflanke des WNDW-Signals definiert. Das Signal "gültige Daten" wird am Ausgang des Flip-Flops 115 erzeugt, wenn die LDPS-Ladeimpulse den Flipflop zum Zeitpunkt der Rückflanke des WNDW-Signals taktet. Dieses Ausgangssignal wird dem Flipflop 117 zugeführt, um das Signal "gültige Daten" bezüglich der von den Teilern 111 und 113 gelieferten 3,5 MHz-Taktsignalen zu synchronisieren. Diese 3,5 MHz-Taktfrequenz wird an den Takteingang des Flipflop 117 angelegt, wogegen das Signal "gültige Daten" vom Flipflop 115 zum Dateneingang des Flipflop 117 übertragen wird. Dieser Flipflop 117 stellt die Synchronisation des Signals "gültige Daten" auf den 3,5 MHz-Takt sicher.

Dieses synchronisierte Signal "gültige Daten" vom Flipflop 117 wird an das NAND-Gatter 119 angelegt, welches die 3,5 MHz-Taktsignale überträgt, wenn gültige Daten auftreten. Die Taktsignle werden dann dazu benutzt, um die vier Bitdaten vom Schieberegister 107 der Haltestufe 109 zuzuführen und von dieser aus die Daten in die Schieberegister 55, 57, 59 und 61 im entsprechenden Takt einzuspeisen. Das Signal "gültige Daten" bewirkt somit, daß im 3,5 MHz-Takt nur die Zeichendaten in die Schieberegister des EL-Anzeigefeldes eingespeist werden, welche zur Darstellung gelangen sollen.

Um das richtige Takten der Daten sicherzustellen, muß die Phase des 3,5 MHz-Taktes abgestimmt sein, und zwar auf den jeweiligen Anzeigemodus. Daraus ergibt sich, daß der 3,5 MHz-Takt synchronisiert sein muß und die Bedingung "gültige Daten" für jede Zeile von Daten überprüft werden muß, um zu vermeiden, daß Daten verlorengehen, wenn eine Umschaltung des Anzeigemodus gemäß Fig. 7a und 7b erfolgen soll. Überdies muß der 3,5 MHz-Takt vor dem Feststellen der Bedingung "gültige Daten" und somit vor der taktmäßigen Zuführung der Zeichendaten bezüglich des Darstellungsmodus synchronisiert sein.

Mit Hilfe eines Zählers 121 wird der Darstellungsmodus während der horizontalen Synchronisationsimpulse HSYNCD gemäß Fig. 9 festgestellt. Diese Synchronisationsimpulse entsprechen den horizontalen Synchronisationsimpulsen des Computers und werden in einer nachfolgend beschriebenen Weise erzeugt. Es ist bekannt, daß die HSYNCD- Impulse eine feste Impulsbreite entsprechend 56 Impulsen des 14 MHz-Taktes haben. Wenn dementsprechend acht LDPS- Ladeimpulse vom Zähler 121 während eines HSYNCD-Impulses ausgezählt werden, arbeitet das System im 80-Spalten- Modus. Wenn dagegen nur vier LDPS-Ladeimpulse während eines HSYNCD-Impulses festgestellt werden, arbeitet das System im 40-Spalten-Modus oder Grafik-Modus.

Mit einer nachfolgend im Detail beschriebenen Schaltung werden die horizontalen Synchronisationsimpulse des Computers festgestellt und dementsprechend die abgeleiteten HSYNCD-Impulse den Rückstell- und Ladeeingängen des Rechners 121 zugeführt. Wenn kein HSYNCD-Impuls anliegt, verbleibt der Zähler im Rückstellzustand. Wenn jedoch ein HSYNCD-Impuls anliegt, werden LDPS-Ladeimpulse dem Takteingang des Zählers 121 zugeführt, so daß der Zähler dann die Anzahl der Impulse auszählt, welche während eines HSYNCD-Impulses auftreten. Wenn der Zählwert acht ist, liefert der Ausgang QD des Zählers 121 ein Signal hohen Signalwerts, welches an den JK Flipflop 123 angelegt wird, der seinerseits mit der 14 MHz-Frequenz getaktet ist. Der JK Flipflop 123 liefert somit ausgangsseitig ein Signal, das um einen 14 MHz-Taktzyklus gegenüber der Rückflanke des HSYNCD-Impulses verzögert ist. Die Ausgangssignale des Flipflop 123 und der HSYNCD-Impuls selbst werden an ein NOR-Gatter 125 angelegt, das ausgangsseitig die Eingänge der Flipflops 111 und 113 voreinstellt, die den 3,5 MHz-Takt erzeugen. Damit wird der 3,5 MHz-Takt mit dem entsprechenden HSYNCD-Impuls synchronisiert und gleichzeitig eine Abstimmung derart erzielt, daß pro Phase des 3,5 MHz-Taktes ein Pixel aufleuchtet, wenn das System im 80-Spalten-Modus arbeitet.

Wenn das System dagegen entweder im 40-Spalten-Modus oder im Grafik-Modus arbeitet, bleibt der Ausgang QD des Zählers 121 auf einem niederen Signalniveau und gleichzeitig wird der HSYNCD-Impuls an den Voreinstelleingang des Flipflops für den 3,5 MHz-Takt angelegt, um das Taktsignal zu synchronisieren und Daten zu Gruppen von vier Bit im 40-Spalten-Modus zu takten. Wenn dagegen das System im 80-Spalten-Modus arbeitet, wirkt der Zähler 121 mit dem JK Flipflop 123 zusammen, um die 3,5 MHz-Taktfrequenz für einen zusätzlichen Zyklus des 14 MHz-Taktes voreinzustellen und dadurch die Phase des 3,5 MHz-Taktes um 90° zu verschieben, was eine Synchronisation mit den seriellen Daten bewirkt, die im 80-Spalten-Modus ankommen.

Die synchronisierten 3,5 MHz-Signale takten den Flipflop 117 und synchronisieren somit das Signal "gültige Daten" mit dem Schema der Vier-Bit-Übertragung gemäß dem System nach Fig. 10. Das synchronisierte Signal "gültige Daten" wird dann zur Steuerung der Übertragung der 3,5 MHz-Taktsignale an die Schieberegister für die Spalten gemäß Fig. 3 benutzt.

Die Feststellung des Punktes "gültige Daten" in den von dem Computer 51 kommenden Daten und die Abstimmung der Synchronisation des 3,5 MHz-Taktes sind notwendig, um sicherzustellen, daß im EL-Anzeigefeld eine vollständige 40-Spalten-Anzeige bzw. 80-Spalten-Anzeige oder Grafik- Anzeige möglich ist und damit Anzeigeprobleme, wie sie anhand der Fig. 7a und 7b erläutert wurden, vermieden werden.

Im Grafik-Modus werden verzögerte LDPS-Ladeimpulse gelegentlich erzeugt, um eine Synchronisation der Farbdarstellung zu bewirken. Diese verzögerten Impulse stören die Zeitsteuerung der Schaltung gemäß Fig. 10 nicht, da der HSYNCD-Impuls, welcher den 3,5 MHz-Takt synchronisiert, um denselben Betrag verzögert ist und deshalb die momentane Phasendrehung des LDPS-Ladeimpulses kompensiert.

Wenn der Apple IIc Computer derart ausgelegt ist, daß er mit dem EL-Anzeigefeld zusammenarbeitet, erzeugt dieser die vertikalen Synchronisations- und horizontalen Synchronisationsimpulse VSYNCD und HSYNCD, wie in Fig. 9 dargestellt. Diese Impulse können dann direkt angelegt werden, um die Schaltung gemäß Fig. 8 und 10 zu betreiben. Wenn jedoch der Apple IIc Computer ursprünglich dazu ausgelegt ist, eine Kathodenbildröhre anzusteuern, läßt sich der Betrieb durch die Verwendung eines SYNC-Signals vereinfachen, welches von einem Exkusiven -Oder-Gatter aus mit dem vertikalen und horizontalen Synchronisationsimpulsen des Computers gebildet ist. Um ein EL-Anzeigefeld zu betreiben, müssen horizontale Synchronisationsimpulse von dem SYNC-Signal abgeleitet und ein vertikaler Synchronisationsimpuls VSYNCD, wie in Fig. 9 dargestellt, erzeugt werden.

Gemäß Fig. 10 erkennt ein Zähler 130 das vertikale Austastsignal 103 im SYNC-Signal. Dieses vertikale Austastsignal wird differenziert unter Verwendung des Signals "gültige Daten" vom Flipflop 115, um den Zähler 130 zurückzustellen und danach die Anzahl der SYNC-Impulse auszuzählen, welche vor dem Auftreten der nächsten Rückstellung des Zählers wirksam sind. Nach der Zurückstellung des Zählers 130 wird eine Serie von 71 SYNC-Impulsen während dem vertikalen Austastsignal 103 ausgezählt, bevor der Zähler vom Signal "gültige Daten" des Datenimpulses 106 c zurückgestellt wird, der dem vertikalen Austastsignal folgt. Somit wird beim Vorhandensein eines vertikalen Austastsignals vom Zähler 130 mehr als ein, und zwar 71 SYNC- Impulse ausgezählt.

Die NOR-Gatter 131 und 133 legen die Ausgangssignale des Zählers 130 an ein NAND-Gatter 135 an, welches mit einem hohen Signalwert ausgangsseitig anzeigt, daß ein vertikales Austastsignal festgestellt worden ist. Das Ausgangssignal des NAND-Gatters 135 wird einem JK Flipflop 137 zugeführt, welcher seinerseits von der Rückflanke des WNDW-Signals getaktet ist. Dieser Flipflop 135 bewirkt somit eine Verzögerung, die verursacht, daß der abgeleitete vertikale Synchronisationsimpuls VSYNCD am Ausgang Q des Flipflops unmittelbar nach dem Ende eines jeden vertikalen Austastintervalls 103 erzeugt wird. Das abgeleitete vertikale Synchronisationssignal VSYNCD wird mit Hilfe eines Optokopplers 139 an die Dateneingänge der linken und rechten Schieberegister 69 und 71 gemäß Fig. 8 übertragen.

Das Ausgangssignal des NAND-Gatters 135 wird auch an den Dateneingang des JK-Flipflops 141 übertragen, der mit dem Synchronisationssignal getaktet ist. Dieser Flipflop 141 arbeitet in Verbindung mit den Gattern 143 und 145, um vom zusammengesetzten vertikalen SYNC-Impuls des Computers die vier Impulsschultern 100 und 65 der 71 zusammengesetzten vertikalen und horizontalen SYNC- Impulse zu entfernen, welche während des vertikalen Austastintervalls 103 auftreten. Die verbleibenden 194 Impulse sind abgeleitete horizontale Synchronisationsimpulse HSYNCD, welche am Ausgang der Umkehrstufen 147 und 149 zur Verfügung stehen.

Die HSYNCD-Impulse werden an den Zähler 121 angelegt, um den Betriebsmodus festzustellen. Diese HSYNCD-Impulse werden auch zur Ansteuerung der Optokoppler 151 und 153 benutzt, die die Hochleistungstransistoren 155 und 157 der Reihentreiber ansteuern. Wie man aus Fig. 9 entnehmen kann, tritt die Vorderflanke des HSYNCD-Impulses zu dem Zeitpunkt auf, zu welchem der Transistor 157 die Reihentreiber auf eine negative Spannung von 60 Volt gelegt hat. Die Förderkante des HSYNCD-Impulses schaltet somit den Transistor 155 ein und beginnt die Ladung von -60 Volt graduell abzubauen, bis sie einen Wert von z. B. +30 Volt erreicht hat. Zum Zeitpunkt der Rückflanke des HSYNCD-Impulses wird der Transistor 155 abgeschaltet und der Transistor 157 eingeschaltet, der beginnt, die Ansteuerung der Reihe graduell von +30 Volt auf -60 Volt umzuladen.

Der HSYNCD-Impuls wird auch zur Steuerung der Hochleistungstransistoren 159 und 161 benutzt, um die ansteigende und abfallende Ansteuerspannung für die Spaltentreiber zu liefern. Die Vorderkante des HSYNCD-Impulses tritt zum selben Zeitpunkt auf, zu welchem der Transistor 159 die Leistung für den Spaltentreiber auf +90 Volt aufgeladen hat. Mit dem Auftreten der Vorderkante des HSYNCD- Impulses wird der Transistor 159 ab- und der Transistor 161 eingeschaltet, womit die Spannung von 90 Volt auf Masse kontinuierlich reduziert wird. Mit dem Auftreten der Rückflanke des HSYNCD-Impulses wird der Transistor 161 ab- und der Transistor 159 eingeschaltet, womit der Aufbau der Spaltentreiberleistung von 0 Volt auf +30 Volt beginnt.

Es sei bemerkt, daß die Zeitverzögerung, welche für den sägezahnförmigen Auf- und Abbau der Leistung notwendig ist, durch die Widerstände 163, 165, 167 und 169 bestimmt wird, welche den entsprechenden Transistoren 155, 157, 159 und 161 zugeordnet sind. Diese Widerstände wirken in Verbindung mit der Kapazität des EL-Anzeigefeldes als RC-Glied und bewirken damit die notwendige Verzögerung der auf- und absteigenden Sägezahnspannung.

Wie bereits anhand der Fig. 8 erläutert, dient der Teiler 87 dazu, die Frequenz des HSYNCD-Impulses zu halbieren und dann zur Steuerung des Taktes und der Austastung der Schieberegister für die linke und rechte Reihe zu benutzen. Die Vorderkante des HSYNCD-Impulses wird durch die Gatter 180, 182, 184 und 186 verzögert und wird dazu benutzt, um die Haltestufen für die Spalten in einen Zustand zu versetzen, in welchem sie die Daten empfangen können.

Die vorstehend beschriebene Schaltung dient dem Betrieb eines EL-Anzeigefeldes mit hoher Leuchtdichte und hohem Kontrast in Abhängigkeit von Takt- und Zeitsignalen, die von einem Apple IIc Computer geliefert werden. Die abgeleiteten Signale werden dazu benutzt, um die Zeitsteuerung des Systems für die Zeichendarstellung auf denen 40-Spalten-Modus, einen 80-Spalten-Modus und einen Grafik-Modus abzustimmen, und zwar von Zeile zu Zeile.

Claims

1. Lumineszierendes Anzeigefeld (EL-Anzeigefeld) mit einre Vielzahl von Zeilen- und Spaltenelektroden in Matrixform, wobei in den Kreuzungspunkten der Zeilen- und Spaltenelektroden eine Vielzahl von Leuchtpunkten (Pixels) ausgebildet ist, mit Vorrichtungen zum sequentiellen Abtasten jeder einzelnen Zeilenelektrode mit einer vorgegebenen Zeilenerregerspannung und zum gleichzeitigen Anlegen einer Unterdrückungsspannung für die Zeilenerregung an alle nicht abgetasteten Zeilen, gekennzeichnet durch Vorrichtungen zum Anlegen eines ausgewählten Musters von Spaltenerregerspannungen und Unterdrückungsspannungen für die Spalten der abgetasteten Zeile, wobei vorgegebene Pixels der abgetasteten Zeile durch das Anlegen einer über der Fluoreszenzspannung liegenden Differenzspannung zum Aufleuchten und aller übrigen Pixels durch das Anlegen einer unter der minimalen Fluoreszenzspannung liegenden Differenzspannung nicht zum Aufleuchten gebracht werden, und durch Vorrichtungen, um zumindest eine der Erregerspannungen als gleich oder größer als die minimale Fluoreszenzspannung zu definieren.

2. Anzeigefeld nach Anspruch 1, dadurch gekennzeichnet,
- daß die minimale Fluoreszenzspannung die Formierungsspannung für das Anzeigefeld ist.

3. Anzeigefeld nach Anspruch 1, dadurch gekennzeichnet,
- daß die Unterdrückungsspannung für die Zeilenerregung eine gegengerichtete Vorspannung ist, welche zusammen mit der Spaltenerregungsspannung eine Spannungsdifferenz bildet, die kleiner als die minimale Fluoreszenzspannung ist.

4. Anzeigefeld nach Anspruch 1, dadurch gekennzeichnet,
- daß eine Unterdrückungsspannung für die Spaltenerregung eine gegengerichtete Vorspannung ist, welche zusammen mit der Zeilenerregerspannung eine Differenzspannung bildet, die kleiner als die minimale Fluoreszenzspannung ist.

5. Anzeigefeld nach einem der Ansprüche 1 bis 4 zur Verwendung mit einem Computeranzeigesystem zur Darstellung von Zeilen in einem Vollbild, bestehend aus einer Vielzahl von Zeilen, einem Fenstersignal, das ein horizontales Austastintervall für jede Zeile von Zeichen und ein vertikales Austastintervall für jedes Vollbild überträgt, einem Ladesignal für jedes übertragene Zeichen und mit einem horizontalen Synchronisationssignal für jede Zeile der dargestellten Zeichendaten, gekennzeichnet durch
- Einrichtungen zum Feststellen des Beginns der für die Zeile empfangenen Zeichendaten,
- Einrichtungen zum Feststellen des Darstellungsmodus für jede Folge von Zeichendaten einer Zeile,
- Einrichtungen zur Synchronisation des Taktgebers zu Beginn jeder für eine Zeile empfangene Reihe von Zeichendaten mit einer vom ausgewählten Zeilenmodus definierten Phase,
- und Einrichtungen, um in Abhängigkeit vom Taktsignal das Muster der Spaltenerregerspannungen und Unterdrückungsspannungen für die Spalten der abgetasteten Zeile entsprechend der Zeichendaten für jede Reihe zu erstellen und um die Zeichen jeder Reihe im festgestellten Darstellungsmodus zur Darstellung zu bringen.

6. Anzeigefeld nach Anspruch 5, dadurch gekennzeichnet,
- daß die Einrichtungen zum Feststellen des Beginns der für die Zeilen empfangenen Zeichendaten Schaltvorrichtungen enthalten, mit welchen die Rückflanke des Fenstersignals feststellbar ist und mit welchen der Beginn des zur Darstellung gelangenden Teils nach der Feststellung des nächstfolgenden Ladesignals erkennbar ist.

7. Anzeigefeld nach Anspruch 5, dadurch gekennzeichnet,
- daß die Einrichtungen zum Feststellen des Zeilenmodus für jede Folge von Zeichendaten einer Zeile Schaltvorrichtungen enthalten, um den 80-Spalten-Modus vom 40- Spalten-Modus oder Grafik-Modus zu unterscheiden.

8. Anzeigefeld nach Anspruch 5, dadurch gekennzeichnet,
- daß die Einrichtungen zum Feststellen des Darstellungsmodus Schaltvorrichtungen zum Auszählen der Anzahl der Ladesignale umfassen, welche während eines horizontalen Synchronisationssignals für eine Datenzeile auftreten und ferner, um den Darstellungsmodus aus dieser Anzahl von Ladesignalen von Reihe zu Reihe zu bestimmen.

9. Anzeigefeld nach Anspruch 8, dadurch gekennzeichnet,
- daß ein Zählwert von acht Ladeimpulsen eine Darstellung im 80-Spalten-Modus kennzeichnet.

10. Anzeigefeld nach Anspruch 8, dadurch gekennzeichnet,
- daß eine Anzahl von weniger als acht Ladeimpulsen eine Anzeige im 40-Spalten-Modus und Grafik-Modus kennzeichnet.

11. Anzeigefeld nach Anspruch 5, dadurch gekennzeichnet,
- daß die Einrichtungen zum Feststellen des Darstellungsmodus Schaltvorrichtungen umfassen, mit welchen die Frequenz der Ladesignale feststellbar ist, welche während dem horizontalen Synchronisationssignal auftreten, um aus dieser Frequenz den Darstellungsmodus zu bestimmen.

12. Anzeigefeld nach Anspruch 11, dadurch gekennzeichnet,
- daß ein 80-Spalten-Modus identifizierbar ist, wenn die höhere von zwei vorgegebenen Frequenzen festgestellt wird
- und daß ein 40-Spalten-Modus oder Grafik-Modus identifizierbar ist, wenn die niedrigere der zwei vorgegebenen Frequenzen feststellbar ist.

13. Anzeigefeld nach Anspruch 5, dadurch gekennzeichnet,
- daß die Einrichtungen zur Synchronisation der Taktgeber Schaltvorrichtungen umfassen, mit welchen der Taktgeber am Ende des horizontalen Synchronisationssignals synchronisierbar ist, wenn ein 40-Spalten-Modus oder Grafik- Modus festgestellt wird und mit welchen die Synchronisation der Taktgeber ein Pixel nach dem Ende des horizontalen Synchronisationssignals erfolgt, wenn ein 80-Spalten- Modus festgestellt wird.

14. Anzeigefeld nach Anspruch 5, dadurch gekennzeichnet,
- daß die Einrichtungen zur Synchronisation mit Schaltvorrichtungen versehen sind, mit welchen die Taktgeber zu Beginn der Darstellung einer Reihe von Zeichendaten synchronisierbar ist, wenn ein 40-Spalten-Modus oder Grafik-Modus festgestellt wird und mit welchen die Taktgeber zu Beginn der Darstellung einer Zeile von Datenzeichen synchronisierbar und zusätzlich um 90° phasenverschiebbar sind, wenn ein 80-Spalten-Modus festgestellt wird.

15. Verfahren zur Vergrößerung der Helligkeit und des Kontrasts eines elektrolumineszierenden Anzeigefeldes, in welchem eine Vielzahl von Reihen- und Spaltenelektroden unter Ausbildung einer Matrix kreuzweise zueinander verlegt sind, um eine Vielzahl von Leuchtpunkten (Pixels) in den Kreuzungspunkten auszubilden und zum Ansteuern der einzelnen Pixels über Reihen- und Spaltentreiber, welche selektiv Erregerspannungen anlegen, mit welchen die Pixels zum Aufleuchten gebracht werden, gekennzeichnet durch die Festlegung einer bestimmten Zeilenerregerspannung für jede Zeilenelektrode und eine Spaltenerregerspannung für jede Spaltenelektrode, die im Zusammenwirken eine Differenzspannung erzeugen, welche eine vorgegebene minimale, das Aufleuchten eines Pixels auslösende Spannung übersteigt, wobei zumindest eine der Erregerspannungen gleich oder größer als die vorgegebene minimale Spannung ist,
- das Vorsehen einer Unterdrückungsspannung für die Reihenelektrode, welche in Verbindung mit der Spaltenerregerspannung eine Differenzspannung erzeugt, die kleiner als die vorgegebene Minimalspannung ist,
- das Vorsehen einer Unterdrückungsspannung für die Erregung der Spaltenelektrode, welche in Verbindung mit der Zeilenerregungsspannung eine Differenzspannung erzeugt, die kleiner als die vorgegebene Minimalspannung ist,
- das Anlegen der Zeilenerregerspannung an zumindest eine ausgewählte Zeilenelektrode,
- das Anlegen der Unterdrückungsspannung für die Zeile an die verbleibenden Zeilenelektroden,
- das Anlegen der Spaltenerregerspannung an zumindest eine ausgewählte Spaltenelektrode, um ein Pixel im Kreuzungspunkt mit der zugehörigen Reihenelektrode zum Aufleuchten zu bringen und das Anlegen der Unterdrückungsspannung für die Spalte an die verbleibenden Spaltenelektroden.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet,
- daß das Vorsehen der Spalten- und Reihenerregerspannungen die Bestimmung einer minimalen Spannung umfaßt, die als Formierungsspannung für das EL-Anzeigefeld dient.

17. Verfahren nach Anspruch 15, dadurch gekennzeichnet,
- daß für zumindest eine Unterdrückungsspannung eine von Null verschiedene Spannung Verwendung findet.

18. Verfahren nach Anspruch 15, dadurch gekennzeichnet,
- daß für die Reihen- und Zeilenerregerspannungen Spannungen entgegengesetzter Polarität Verwendung finden und daß beim Vorsehen der Unterdrückungsspannungen zumindest eine Unterdrückungsspannung für eine Elektrode erzeugt wird, welche entgegengesetzte Polarität zur Erregerspannung hat.