DE3619346A1

DE3619346A1 - Antisaettigungs-schaltung fuer einen integrierten pnp-transistor

Info

Publication number: DE3619346A1
Application number: DE19863619346
Authority: DE
Inventors: Fabio Marchio; Pietro Menniti
Original assignee: SGS Microelettronica SpA
Current assignee: STMicroelectronics SRL
Priority date: 1985-06-24
Filing date: 1986-06-09
Publication date: 1987-01-02
Anticipated expiration: 2006-06-10
Also published as: GB2176960B; DE3619346C2; FR2583922B1; IT8521272A0; JPS61296803A; JP2560010B2; GB2176960A; GB8609406D0; NL8601646A; FR2583922A1; IT1209647B; US4701638A

Description

Die vorliegende Erfindung betrifft eine Antisättigungs- Schaltung für PNP-Transistoren in monolitisch integrierten Schaltungen. Solche integrierten Schaltungen werden auf einem einzelnen Halbleiterchip, meistens Silizium, durch eine geeignete Folge von Fabrikationsphasen gebildet, die Oberflächenoxydation, Photolithographie, epitaxiale Züchtung, Störstellendiffusion und Metalisierung aufweisen. Mit diesen Verfahren werden Dioden, Transistoren und passive Komponenten gebildet, die untereinander auf dem Chip selbst mittels geeigneter Metallisierungen verbunden sind.

Integrierte PNP-Transistoren, die auf dem Substrat, d. h. auf dem Chip aus Halbleiter-Material, gebildet sind, stellen im Betrieb ein spezielles Problem dar. Wenn der PNP-Transistor dazu gebracht wird, in der Sättigungszone seiner Kennwerte zu arbeiten, kann er Anlaß geben zu einem Leckstrom in Richtung auf das Substrat, was untolerierbar werden kann für die korrekte Betriebsweise der gesamten integrierten Schaltung. In Sättigungsbedingungen, d. h. mit dem Abfall im wesentlichen auf 0 der V _CE-Spannung des Transistors, kann die Basis in einen Zustand kommen, wo sie auf einem niedrigeren Potential ist in Bezug auf das Potential des Kollektors, und in Folge dessen kann die Basis-Kollektor- Verbindung vorwärts vorgespannt werden. Diese Tatsache gibt Anlaß zur Bildung eines parasitären PNP-Transistors durch die Basis-Kollektor-Verbindung des realen Transistors, dessen Kollektor als Emitter des parasitären Transistors arbeitet, dessen Kollektor seinerseits durch das Substrat des Halbleiter-Materials des Chips dargestellt wird.

Natürlich taucht diese Problem besonders im Fall von integrierten PNP-Leistungstransistoren sowohl für die Pegel der Ströme als auch für die erhöhte Wahrscheinlichkeit auf, daß solche Transistoren in zufälliger Weise in die Sättigung gefahren werden, beispielsweise mit der Variation der Lastimpedanz des Transistors.

Es ist deswegen eine Aufgabe der vorliegenden Erfindung eine Schutzschaltung anzugeben, die in der Lage ist zu vermeiden, daß die Basis-Kollektor-Verbindung eines integrierten PNP-Transistors vorwärts vorgespannt wird, und folglich einen wesentlichen Leckstrom zum Substrat zu verhindern.

Es ist eine weitere Aufgabe der vorliegenden Erfindung eine Antisättigungs-Schaltung für einen integrierten PNP- Transistor anzugeben, dessen Funktionen im wesentlichen unempfindlich auf Temperaturveränderungen sind.

Diese Aufgaben und weitere Vorteile werden erhalten durch die besonders einfache und wirksame Schaltung der Erfindung, die einfach auf dem Chip integriert wird, der den PNP-Transistor enthält, der in wünschenswerter Weise nicht gesättigt werden sollte oder nicht zu tief gesättigt werden sollte in dem Fall von zufälligen Bedingungen des Eingangsignals oder der Last.

Die Schaltung der Erfindung zum Verhindern der Sättigung eines integrierten PNP-Transistors, die eine allgemeine Stromquelle in dem Basis-Zweig der Vorspannschaltung aufweist, die in der Lage ist den maximalen Basisstrom zu begrenzen, ist gekennzeichnet dadurch, daß die Antisättigungs- Schaltung im wesentlichen zwei NPN-Transistoren, QN 1 bzw. QN 2, die beide den Emitter verbunden haben mit der Stromquelle, wobei QN 1 verbunden ist in Reihe in Bezug auf die Stromquelle mit der Basis des PNP-Transistors durch seinen Kollektor, der Kollektor von QN 2 verbunden ist mit dem Emitter des PNP-Transistors, und die Basis von QN 2 durch eine Diode D 1 mit dem Kollektor des PNP-Transistors verbunden ist, und einen Spannungsteiler aufweist, der durch zwei Widerstände R ₁ und R ₂ gebildet wird zum Vorspannen der Basis von QN 1 in solch einer Art, daß die Spannung V _CE von QN 1 einstellbar ist durch Dimensionieren von R₁ und R₂ um eine Gleichung des folgenden Typs zu erfüllen: (in Abwesenheit von möglichen passiven Komponenten in dem Netzwerk), wobei V _CB die maximal erträgliche Spannung zwischen dem Kollektor und der Basis des PNP-Transistors ist, über die hinaus der QN 2 Transistor leitet und dadurch den Basisstrom des PNP-Transistors begrenzt und seine Sättigung verhindert.

Weitere Vorteile, Merkmale und Anwendungsmöglichkeiten der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung eines Ausführungsbeispiels in Verbindung mit der Zeichnung. Diese zeigt ein elektrisches Prinzipschaltbild, das eine praktische Ausführungsform der vorliegenden Erfindung darstellt, das besonders bevorzugt ist.

In der Zeichnung ist der PNP-Transistor QP 1 gezeigt, der mit einem Lastwiderstand R _C verbunden ist und der eine allgemeine Stromquelle I _MAX in dem Basiszweig der Vorspann- Schaltung aufweist. Die Stromquelle ist im allgemeinen in der Lage den Basisstrom des Transistors auf einen maximalen voreingestellten Wert zu begrenzen. Die Antisättigungs- Schaltung der Erfindung wird dargestellt durch zwei NPN-Transistoren QN 1 bzw. QN 2, durch die Diode D 1und durch den Teiler, der durch die beiden Widerstände R ₁ und R ₂ gebildet wird, die wie gezeigt verbunden sind. Somit wird der Maximalstrom durch die I _MAX Quelle im wesentlichen durch die Summe des Basisstroms I _b des PNP-Transistors QP 1 und dem möglichen Strom I _C durch den Transistor QN 2 dargestellt.

Für den Fall, daß für einen gewissen Wert der Last R _C oder aus einem andern Grund der Transistor QP 1 sich Sättigungsbedingungen nähert, ist es ausreichend, daß der Transistor QN 2 leitet, damit der Basisstrom I _b positiv unterhalb des Maximalwertes begrenzt wird, der in der Stromquelle I _MAX voreingestellt ist.

Deswegen erfüllt, wenn während normalen Betriebsbedingungen der Transistor QP 1 außerhalb der Sättigung ist, d. h. seine Kollektor-Emitter-Spannung V _CB niedriger ist als eine gewisse voreingestellte Maximalspannung V _CB, die Spannung zwischen dem Kollektor und dem Emitter des Transistors QN 1 (in Reihe mit der Basisstromquelle) die Gleichung: Durch Zuordnen eines gewissen tolerierbaren voreingestellten Maximalwertes zu der Kollektor-Basis-Spannung des Transistors QP 1, V _CB, ist es dann möglich, R₁ und R₂ in geeigneter Weise zu dimensionieren, damit die Spannung zwischen dem Kollektor und dem Emitter des Transistors QN 1 die Gleichung erfüllt: Transistor QN 2 ist normalerweise in abgeschalteten Bedingungen, d. h. er leitet nicht wegen der großen Spannungsdifferenz, die über seine Basis und seinen Kollektor existiert. Wenn der PNP-Transistor QP 1 in die Sättigungszone eintritt, (beispielsweise bei einem plötzlichen Anstieg der Lastimpedanz) bringt der plötzliche Abfall der Spannung zwischen seinem Emitter und seinem Kollektor und der folgende Anstieg der Spannung über den Lastwiderstand R _C die Basisspannung des Transistors QN 2 dazu, sich anzunähern, bis sie fast die Spannung seines Kollektors erreicht und Leitung durch den Transistor zur Folge hat.

Deshalb "subtrahiert" der Strom I _C einen wesentlichen Teil von dem maximalen Basisstrom, der durch die Stromquelle I _MAX bestimmt wird, wobei der effektive Basisstrom I _b des PNP-Transistors QP 1 drastisch reduziert wird, und dabei die Sättigung verhindert oder ihr Grad begrenzt wird.

Mit dem Wiedereinstellen von normalen Lastbedingungen kehrt der Transistor QN 2 in ausgeschaltete Bedingungen zurück, wobei er dem Abfall seiner Basisspannung folgt und der Strom I _C wieder zu O fällt.

Die Antisättigungsschaltung der vorliegenden Erfindung bietet einen zusätzlichen Vorteil dadurch, daß sie im wesentlichen unempfindlich auf Temperaturveränderungen ist.

Tatsächlich stellen alle Ausdrücke der oben diskutierten Gleichung die gleiche Art der Temperaturabhängigkeit dar, alle Spannungen sind abhängig zu Verbindungen der gleichen Eigenschaft, deswegen nimmt die Spannung V _CB, an der die Antisättigungs-Schaltung eingreift, um die Sättigung des Transistors QP 1 zu verhindern oder ihren Grad zu begrenzen, mit steigender Temperatur ab.

Ungeachtet der Tatsache dessen, daß die Erfindung beschrieben worden ist unter Bezugnahme auf das elektrische Prinzip-schaltbild der bevorzugten Ausführungsform, ist beabsichtigt, daß Veränderungen und Modifikationen eines solchen Schaltbildes durch technische Experten ausgeführt werden können, ohne daß sie den Geist und den Bereich der Erfindung verlassen, wie er in den beigefügten Ansprüchen definiert ist.

Beispielsweise kann die Schaltung der Erfindung andere Elemente enthalten. Z. B. passive Elemente, so wie Widerstände, können in verschiedene Zweige der Schaltung eingefügt werden, d. h. Widerstände können eingefügt werden aus unterschiedlichen Gründen in dem Basiszweig von einem oder mehreren der Transistoren QP 1, QN 1 und QN 2 oder in dem Kollektorzweig des Transistors QN 2, ohne die wesentliche Funktion der Schaltung der Erfindung zu modifizieren.

Deswegen soll die Gleichung selbst, unabhängig von dem, was in der Zeichnung gezeigt, in dem Fall, daß ein oder mehrere passive Elemente in das betrachtete Netzwerk der Schaltung in Bezug zu der oben diskutierten Gleichung eingefügt werden, offensichtlich einen Ausdruck V _R enthalten, der den Spannungsabfall in Bezug zu solchen einem oder mehreren passiven Elementen darstellt, die in dem Schaltungsnetzwerk bei der Bedingung, die der voreingestellten tolerierbaren V _CB entsprechen, vorhanden sind.

Claims

1. Antisättigungs-Schaltung für einen integrierten PNP- Transistor mit einer allgemeinen Stromquelle in dem Basiszweig seiner Vorspannschaltung, die fähig ist, den maximalen Basisstrom zu begrenzen, dadurch gekennzeichnet, daß die Antisättigungs-Schaltung im wesentlichen zwei NPN-Transistoren (QN 1 bzw. QN 2), die beide den Emitter verbunden haben mit der Stromquelle, wobei der erste der NPN-Transistoren (QN 1) verbunden ist in Reihe mit der Stromquelle zwischen letzterer und der Basis des PNP-Transistors (QP 1) durch seinen Kollektor, und der Kollektor des zweiten NPN-Transistors (QN 2) verbunden ist mit dem Emitter des PNP-Transistors (QP 1), wobei die Basis des zweiten NPN-Transistors (QN 2) verbunden ist über eine Diode (D 1) mit dem Kollektor des PNP-Transistors (QP 1), und einen Spannungsteiler aufweist, der durch zwei Widerstände (R ₁, R ₂) gebildet wird, die die Basis des ersten NPN-Transistors (QN 1) vorspannen, so daß die Transistors (QN 1) einstellbar ist durch Dimensionierung der beiden Widerstände (R ₁, R ₂) so, daß eine Gleichung der Art: erfüllt ist, wobei V _CB die maximal tolerierbare Spannung zwischen Kollektor und Basis des PNP- Transistors (QP 1) ist, über die hinaus der zweite NPN-Transistor (QN 2) leitet, wodurch der Basisstrom des PNP-Transistors (QP 1) begrenzt wird und seine Sättigung verhindert wird, und worin (V _R) ein allgemeiner Gesamtspannungsabfall ist in Bezug auf ein oder mehrere passive Elemente, die in dem betrachteten Netzwerk der Schaltung vorhanden sind bei den Bedingungen, die der maximalen Spannung (V _CB) entsprechen.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß (V _R) im wesentlichen gleich 0 ist und das betrachtete Netzwerk der Schaltung frei von passiven Elementen ist.