DE3615925C2 - - Google Patents

Description

Die Erfindung betrifft Verstärkerschaltkreise für Infra­ rotdetektoren und insbesondere Verstärkerschaltkreise, die zusammen mit Detektorelementen auf einer einzigen LSI-Struktur gefertigt werden, nach dem Oberbegriff des Anspruchs 1 bzw. 5 bzw. 7.

Es sind bereits eine Anzahl von Anwendungen für infrarote Überwachungssysteme entwickelt worden, die eine auf einer LSI-Struktur angeordnete Gruppe von kryogenisch gekühlten Infrarot-Fotodetektoren verwenden. Bei einigen dieser Anwendungen hat die überwachte Quelle nur einen sehr gerin­ gen infraroten Photonenausstoß, der sich nur unwesentlich vom Pegel der infraroten Hintergrundstrahlung unterschei­ det. Typische Anwendungen dabei sind weltraumgestützte Messungen von regionalen landwirtschaftlichen Bedingungen und absolute radiometrische Messungen.

Gewöhnlich ist jedes infrarote Detektorelement der Gruppe mit einem individuellen Verstärkerschaltkreis verbunden, wobei vorzugsweise sowohl die Detektorgruppe als auch die zugewiesenen Verstärker auf einer einzigen LSI-Struktur gefertigt werden. Aufgrund der Umgebung, in der die in­ fraroten Überwachungssysteme arbeiten, ist es allgemein wünschenswert, den Energieverbrauch und die Wärmeabfuhr zu minimieren.

Infrarote Photodetektoren sind herkömmlicherweise von Transimpedanzverstärkerschaltkreisen aus diskreten Kom­ ponenten verstärkt worden, wie in Fig. 1 gezeigt, wobei typischerweise ein diskreter Verstärker mit variabler Vorspannung für den Detektor verwendet wird. Transimpe­ danzverstärker mit diskreten Komponenten sind jedoch nicht mit der LSI-Technologie kompatibel und erfordern für den Betrieb im allgemeinen zu hohe Leistungen.

Ein anderer konventioneller Detektor-Verstärkerschalt­ kreis ist der sogenannte synthetische Transimpedanzver­ stärkerschaltkreis, von dem ein Beispiel in Fig. 2 ge­ zeigt ist. In diesem Schaltkreis ist der Detektor sowohl an ein Puffer-FET als auch an einem Verstärker gekoppelt, wobei der Ausgang des Verstärkers mit dem Gate des Puf­ fer-FET verbunden ist. Der von dem Detektor erzeugte Strom wird direkt in einen Speicherkondensator geführt, und das Potential des Kondensators wird periodisch durch einen externen Schaltkreis abgetastet. Auf diese Weise wird der Ausgangsstrom des Detektors in eine Spannung um­ gewandelt, die teilweise von der Größe des Speicherkon­ densators abhängt. Ein Rücksetz-FET, der mit einer Refe­ renzspannung verbunden und von einem Clock-Puls gesteuert ist, setzt den Speicherkondensator periodisch zurück. Ein Sourcefolgeverstärker dient zur Pufferung des Speicher­ kondensators von dem externen Schaltkreis.

Synthetische Transimpedanzverstärker haben eine Anzahl von Nachteilen, obwohl sie mit LSI-Anwendungen kompatibel sind. Typischerweise wird die Vorspannung an dem Detektor durch eine Vorspannung an dem Puffer-FET-Gate bestimmt. Dies schließt eine optimale Vorspannung des Detektors aus, reduziert die Einheitlichkeit der Detektorvorspan­ nung und vergrößert das auftretende Detektorrauschen. Die Eingangsimpedanz des synthetischen Transimpedanzver­ stärkers ist gleich der Spannungsänderung oder dem De­ tektoreingang, der erforderlich ist, um den Strom um e ¹ zu vergrößern, dividiert durch den Detektorstrom. Auf diese Weise vergrößert sich die Eingangsimpedanz des synthetischen Transimpedanzverstärkers für kleine Detek­ torströme, was zu einer Verringerung der Effizienz der eingefallenden Strahlung führt.

Somit besteht die Notwendigkeit für einen Verstärker­ schaltkreis für infrarote Fotodetektoren, der für die LSI-Struktur geeignet ist, eine optimale Vorspannung für die Detektorgruppe zur Verfügung stellt und eine erhöhte Einfallseffizienz hat.

Weiterhin sind aus der Elektronik, Bd. 24, 1975, Heft 4, Seiten 109 bis 110 und Heft 5, Seiten 91 bis 92 Zerhacker-Verstärker bekannt, bei denen der Verstärkereingang mittels eines Schalters zwischen Masse und dem Pegel der Signalspannung umgeschaltet wird, d. h. die angelegte Signalspannung wird zerhackt. Bei herkömmlichen Kurzschlußzerhackern wird die angelegte Signalspannung mittels eines FET mit der Masse kurz­ geschlossen, so daß bei geschlossenem FET der Ausgang des Signalgebers mit Masse verbunden ist.

Will man diesen bekannten Kurzschlußzerhacker zum Erzeu­ gen einer Vorspannung für die Detektorgruppe verwenden, so ergibt sich der Nachteil, daß man keine optimale Vor­ spannung zur Verfügung stellen kann, da der Signalein­ gang bei Zerhackern stets zwischen Signalspannung und Masse umgeschaltet wird.

Es ist daher Aufgabe der vorliegenden Erfindung, einen Verstärkerschaltkreis nach dem Oberbegriff des Anspruches 1 zu schaffen, der wenigstens einen der obengenannten Nachteile des Standes der Technik aus­ schließt.

Die Lösung dieser Aufgabe erfolgt durch die kennzeich­ nenden Merkmale des Anspruches 1.

Die Unteransprüche haben vorteilhafte Weiter­ bildungen der Erfindung zum Inhalt.

Erfindungsgemäß wird ein neuartiger Schaltkreis zur Verstärkung und zum Lesen von Signalen in einem infraroten Überwa­ chungssystem geschaffen. Der Schaltkreis wird vorzugs­ weise auf einem Halbleitersubstrat zusammen mit der in­ fraroten Detektorgruppe gefertigt und erzeugt ein Aus­ gangssignal, das an die externe Elektronik des Überwa­ chungssystems gekoppelt ist.

Allgemein gesprochen weist der Schaltkreis in einer be­ vorzugten Ausführungsform eine unabhängige Vorspannungs­ quelle auf, die selektiv mit den infraroten Photodetek­ toren verbunden ist. In der weiter unten beschriebenen Ausführungsform ist der Detektor kapazitiv an einen in­ tegrierenden Verstärker zur Messung des Detektorausganges gekoppelt. Schaltvorrichtungen sind zur selektiven Kopp­ lung des Detektors an die Vorspannungsquelle in einer ersten Zeitperiode und zur Trennung der Vorspannungs­ quelle von dem Detektor in einer zweiten Zeitperiode vorgesehen, während der der Ausgang des Detektors erfaßt wird.

Da die Vorspannung über dem Detektor von einer externen Quelle anstatt - wie bekannt - von einer an ein FET-Gate angelegten Vorspannung bestimmt wird, kann die Detektor­ vorspannung auf einem optimalen Wert gehalten werden, wodurch das Detektorrauschen reduziert und die Einheitlichkeit der Detektoransprechempfindlichkeit verbessert wird. Dieser Schaltkreis vergrößert ebenfalls den Arbeitstemperaturbereich durch Reduktion des erforderlichen Widerstandes für die Detek­ torgruppe.

Weitere Einzelheiten, Merkmale und Vorteile der vorlie­ genden Erfindung ergeben sich aus der nachfolgenden Be­ schreibung von Ausführungsbeispielen anhand der Zeich­ nung. Es zeigt

Fig. 1 ein schematisches Diagramm eines Transimpedanz­ verstärkerschaltkreises aus diskreten Komponenten nach dem Stand der Technik;

Fig. 2 ein schematisches Diagramm eines synthetischen Transimpedanzverstärkerschaltkreises nach dem Stand der Technik;

Fig. 3 ein schematisches Diagramm eines verallgemeiner­ ten Schaltkreises, der den vorliegenden erfin­ dungsgemäßen Schaltkreis verkörpert;

Fig. 4 ein schematisches Diagramm einer bevorzugten Ausführungsform des erfindungsgemäßen Schalt­ kreises;

Fig. 5 ein schematisches Diagramm einer zweiten bevor­ zugten Ausführungsform des erfindungsgemäßen Schaltkreises; und

Fig. 6 ein schematisches Diagramm einer dritten bevor­ zugten Ausführungsform des erfindungsgemäßen Schaltkreises.

Mit Bezug auf die Zeichnungen und insbesondere die Fig. 3 wird ein schematisches Diagramm einer Ausführungsform des erfindungsgemäßen Schaltkreises gezeigt. Der Schaltkreis enthält einen Infrarotdetektor 10, der über einen Koppel­ kondensator 14 mit einer Verstärkerstufe 12, sowie mit einer externen Vorspannungsquelle (nicht gezeigt) über einen Detektor-Rücksetzschalter 16 verbunden ist. Ein integrierender Kondensator 18 ist zwischen einem Ein­ gangsknotenpunkt 20 und einem Ausgangsknotenpunkt 22 der Verstärkerstufe 12 geschaltet, um eine integrierende Verstärkung des Ausganges von Detektor 10 zu erzeugen. Ein Kondensator-Rücksetzschalter 24 ist zwischen gegen­ überliegende Knotenpunkte 20, 22 des Integrationskonden­ sators 18 gelegt. Der Ausgangsknotenpunkt 22 der Ver­ stärkerstufe ist ebenfalls mit dem Abtastschalter 26 einer Ausgangskodierstufe 28 verbunden, die ebenfalls einen Speicherkondensator 30 und einen Sourcefolger-Ver­ stärker 32 enthält. Der Sourcefolger 32 puffert den Speicherkondensator 30 von einem externen signalaufneh­ menden und -analysierenden Schaltkreis (nicht gezeigt), der nicht zu der vorliegenden Erfindung gehört. Der Aus­ gang von der Ausgangskodierstufe 28 wird zwischen Aus­ gangsknoten 34 a und 34 b gelesen.

Im Betriebszustand sind in einer ersten Zeitperiode der Detektorrücksetzschalter 16 und der Kondensatorrücksetz­ schalter 24 geschlossen, um zu Beginn den Detektor 10 mit einer Vorspannung zu versehen und die integrierende Ver­ stärkerstufe zu initialisieren. Der Abtastschalter 26 ist anfänglich geöffnet, wodurch die Ausgangskodierstufe 28 während der anfänglichen Vorspannungsperiode des Detek­ tors 10 isoliert ist. Nachdem der Detektor auf ein op­ timales Potential vorgespannt ist, werden in einer zwei­ ten Zeitperiode der Detektorrücksetzschalter 16 und der Kondensatorrücksetzschalter 24 geöffnet. Dies erzeugt ein anfängliches V (1) an dem Verstärkerausgangsknotenpunkt 22 entsprechend dem mit dem Öffnen des Detektor- und Kon­ densatorrücksetzschalters 16, 24 verbundenen Schaltrau­ schens. Der Kondensatorrücksetzschalter 24 wird kurz vor dem Detektorrücksetzschalter 16 geöffnet, um zu vermei­ den, daß der Detektor 10 mit einem durch das Öffnen des Kondensatorrücksetzschalters 24 erzeugten Schaltrauschen vorgespannt wird. Der Abtastschalter 26 wird dann kurz­ zeitig geschlossen, um eine Spannung V (1)′ an den Spei­ cherkondensator 30 proportional zu dem von dem anfängli­ chen Schaltrauschen verursachten Potential am Ausgangs­ knotenpunkt 22 zu legen. Der Abtastschalter 26 wird zur Isolierung der Ausgangskodierstufe während der Integra­ tion des Ausganges vom Detektor 10 wieder geöffnet. Da der Detektor 10 während der zweiten oder Integrations­ periode von der externen Vorspannungsquelle isoliert ist, kann dieses Zeitintervall genügend kurz gemacht werden, um den Detektor 10 im wesentlichen unbeeinflußt durch die Unterbrechung der Vorspannung zu lassen. Die Spannung V (1)′ am Speicherkondensator 30 wird durch externe Sen­ sorschaltkreise während der Integrationsperiode gemessen und gespeichert.

Am Ende der Integrationsperiode wird der Sensorschalter 26 geschlossen und eine Spannung V (2)′ proportional zur integrierten Ausgangsspannung V (1)′ am Verstärkeraus­ gangsknotenpunkt 22 wird im Speicherkondensator 30 ge­ speichert. Der Sensorschalter 26 wird wiederum geöffnet und der Detektor 10 und die integrierende Verstärkerstufe 12 werden durch Schließen der Detektor- und Kondensator­ rücksetzschalter 16 und 24 rückgesetzt. Während dieser Rücksetzperiode wird die Spannung V (2)′ am Speicherkon­ densator 30 wiederum von dem externen Sensorschaltkreis abgetastet und gespeichert. Die Differenz der Potentiale V (2)′ - V (1)′ ist proportional zu dem auf den Detektor 10 einfallenden integrierten Photonenstrom über der Inte­ grationsperiode.

Ein zweiter Zyklus beginnt, wenn der Detektor- und Kon­ densatorrücksetzschalter 16 und 24 wieder geöffnet und der Sensorschalter 26 momentan wieder geschlossen wird.

In den folgenden Ausführungsformen enthalten die die Ausgangskodierstufen repräsentierenden Schaltkreise ent­ weder eine Vorrichtung zum Rücksetzen des Speicherkon­ densators 30 oder es wird alternativ dem Potential über den Speicherkondensator 30 erlaubt, sich der Spannung am Verstärkerausgangsknotenpunkt 22 anzugleichen.

Die Fig. 4, 5 und 6 zeigen verschiedene Realisierungen des oben beschriebenen, integrierenden, kapazitiv gekop­ pelten Transimpedanzverstärkerschaltkreises. In diesen verschiedenen Realisierungen sind der Detektor- bzw. Kondensatorrücksetzschalter 16 bzw. 24 FETs. Durch Abta­ sten der Spannungen V (1)′ und V (2)′ an dem Speicherkon­ densator 30 in der obenerwähnten Art und Weise und Bil­ dung der Spannung V (2)′ - V (1)′, die proportional zu dem auf den Detektor 10 einfallenden integrierten Photonen­ fluß ist, werden verschiedene Rauschquellen im wesentli­ chen eliminiert. Erstens wird das mit den Rücksetz-FETs verbundene kTC-Schaltrauschen im wesentlichen eliminiert, da dieses Rauschen hauptsächlich die ursprünglich vom Speicherkondensator 30 erhaltene Proportionalspannung V(1)′ ist. Niederfrequentes Substratrauschen und l/f Rauschen wird stark verringert, da die Abtastrate des Speicherkondensators 30 wesentlich höher sein kann als bei konventionellen Techniken. Außerdem wird, da der­ selbe Rücksetzvorspannungspegel sowohl an die Rücksetz- als auch an die Signalpegel der Ausgangswellenform ange­ legt wird, durch Bildung von V (2)′ - V (1)′ gemeinsames Rauschen beseitigt. Wie obenerwähnt, erlaubt die Verwen­ dung einer externen Vorspannungsquelle am Detektor 10 eine optimale Vorspannung des Detektors, wodurch seine Ansprechempfindlichkeit verbessert wird.

Der in Fig. 4 gezeigte Schaltkreis ist im wesentlichen eine FET-Ausführung des in Fig. 3 gezeigten erfindungs­ gemäßen Verstärkerschaltkreises. In dieser Ausführungs­ form schalten negative Pulse die verschiedenen FETs durch.

In Fig. 4 ist ein einzelner Infrarotdetektor 39 einer LSI-Struktur zwischen eine Konstantspannungsquelle V(DET) und einen Detektorsignalknotenpunkt 40 geschaltet. Eine rücksetzende Vorspannung wird über den FET-Schalter 41 erzeugt, dessen Anschlüsse entsprechend mit dem Detek­ torsignalknotenpunkt 40 und einer Konstantspannungsquelle V(SS) verbunden sind. Der schaltende FET 41 enthält zwei mit einer Konstantspannungsquelle V(SCO) verbundene Gates 42 a und 42 b mit konstantem Potential, die gegenüberlie­ gend über einem aktivierenden Gate 44 angeordnet sind, das mit einer ersten Taktspannungsquelle V(DR) verbunden ist. Die Ausführung von FET-Schaltern auf diese Art und Weise ist als eine Methode zur Minimierung des mit dem Öffnen und Schließen des FET-Schalters 41 verbundenen Schaltrauschens bekannt.

Die Leistungsstufe in diesem Schaltkreis enthält einen FET-Verstärker 48, dessen Anschlüsse an einer Konstant­ spannungsquelle V(SS) und einem Polysilizium-Lastwider­ stand 50 liegen, der wiederum mit einer Konstantspan­ nungsquelle V(DD) verbunden ist. Der FET-Verstärker 48 hat ein Source-Drain-abschirmendes Gate 52, das mit einer Konstantspannungsquelle V(SCI) verbunden ist, und ein Si­ gnalgate 54, das über einen Koppelkondensator 56 mit dem Detektor 39 verbunden ist. Ebens wie der mit dem Knotenpunkt 40 verbundene FET-Schalter, sind FET-Verstärkerkonfigurationen mit einem Source-Drain-abschirmenden Gate und einem Signalgate be­ kannt und brauchen hier nicht ausführlich erläutert wer­ den.

Die integrierende Verstärkung wird über einen integrie­ renden Kondensator 58 erreicht, der zwischen einem De­ tektorsignalknotenpunkt 60 und einem Ausgangssignalkno­ tenpunkt 62 der Verstärkerstufe geschaltet ist. Der in­ tegrierende Kondensator 58 wird von einem FET-Schalter 64 zurückgesetzt, dessen Anschlüsse an einem Verstärkerein­ gangsknotenpunkt 66 und an einem Ausgangsknotenpunkt 68 liegen. Der schaltende FET 64 hat die gleiche Konfigura­ tion wie der schaltende, mit dem Knotenpunkt 40 verbundene FET mit zwei mit der Konstantspannungsquelle V(SCO) verbundenen Konstantspan­ nungsgates 70 a und 70 b, die gegenüberliegend über einem aktivierenden Gate 72 angeordnet sind, das wiederum mit einer zweiten Taktspannungsquelle V(AR) verbunden ist.

Eine Ausgangs-Kodierstufe 74 (innerhalb der ge­ strichelten Linien) enthält einen Speicherkondensator 76, einen FET-Schalter 78, einen Sourcefolger-FET 80 und einen aktivierenden Sourcefolger-FET 82. Der Speicher­ kondensator 76 liegt zwischen der Konstantspannungsquelle V(SS) und einem Speicherknotenpunkt 86. Der FET-Schalter 78 liegt zwischen dem Verstärkerausgangs-Signalknoten­ punkt 62 und dem Speicherknotenpunkt 86. Der schaltende FET 78 ist ähnlich wie die schaltenden FETs 41, 64 kon­ figuriert, d. h. mit zwei mit der Konstantspannungsquelle V(SCO) verbundenen Konstantspannungsgates 86 a und 86 b und gegenüberliegend angeordnet über einem aktivierenden Gate 88, das mit einer dritten Taktspannungsquelle V(H) ver­ bunden ist.

Ein Speicherknotenpunkt 86 ist mit dem Gerät eines Sourcefolger-FETs 80 verbunden. Das Ausgangssignal des Transimpedanz-Verstärkerschaltkreises wird von einem externen elektronischen Sensor und Speicherschaltkreis zwischen einem Signalknotenpunkt 90, verbunden mit einem Anschluß des Sourcefolger-FETs 80 und der Konstantspan­ nungsquelle V(SS) gelesen. Der aktivierende Sourcefol­ ger-FET 82, dessen Anschlüsse zwischen dem Sourcefol­ ger-FET 80 und der Konstantspannungsquelle V(DD) liegen und dessen Gate mit einer aktivierenden Taktspannungs­ quelle V(EN) verbunden ist, stellt eine Vorrichtung zum Schalten der verschiedenen Detektoren der Gruppe in be­ zug auf den externen elektronischen Sensor und Speicher­ schaltkreis dar. Eine Ausgangsspannung wird nur dann ge­ lesen, wenn der aktivierende FET 82 einen negativen Puls an seinem Gate von der aktivierenden Spannungsquelle V(EN) enthält.

Im Betriebszustand werden der Detektor 39 und die Ver­ stärkerstufe von negativen Pulsen der Taktspannungsquel­ len V(DR) und V(AR) zurückgesetzt und die schaltenden FETs 41 und 64 geschlossen. Die aktivierenden und ab­ schaltenden Pulse der Taktspannungsquelle V(AR) sind zur Vermeidung von Rücksetzeinschwingvorgängen am Detektor innerhalb der aktivierenden und abschaltenden Pulse der Taktspannungsquelle V(DR) geschachtelt. Es werden nun beim Pegel V(SS)-V(DET) des Detektorsignalknotenpunk­ tes 40 die schaltenden FETs 64, 41 entsprechend geöffnet, während der Verstärker-Signalausgangsknotenpunkt 62 und der Verstärker-FET-Eingangsknotenpunkt 66 eine Schalt­ schwelle unter dem Pegel des Detektorsignalknotenpunktes 40 liegen. Der Pulspegel der Taktspannungsquelle V(H) ist an diesem Punkt niedrig und der schaltende FET 78 geschlossen, so daß die rücksetzende Schaltspannung am Verstär­ kersignalausgangsknotenpunkt 62 gleich der Spannung am Speicherkondensator 76 ist. Diese Spannung wird am Spei­ cherkondensator 76 gehalten, bis die Taktspannungsquelle V(H) den schaltenden FET 78 öffnet und die Integration des Detektorstroms beginnt. Wenn die Integration beendet ist, wird der schaltende FET 78 geschlossen und die in­ tegrierte Spannung am Verstärker-Ausgangssignalknoten­ punkt 62 wird an den Speicherkondensator 76 angelegt. Der FET-Schalter 78 wird anschließend wieder geöffnet, um jegliche durch das Schließen des FET-Schalters 78 verur­ sachten Offsets abzuführen. Der Ausgang des Verstärker­ schaltkreises wird von der externen Sensor- und Speicher­ elektronik einmal vor Ende der Integration und einmal nachdem der FET-Schalter 78 nach der Integration wieder geöffnet wurde, abgetastet. Die Differenz zwischen den zwei abge­ tasteten Verstärkerausgangssignalen ist proportional zu dem integrierten Detektorausgang.

Eine andere Ausführungsform des vorliegenden kapazitiv gekoppelten Transimpedanzverstärkerschaltkreises ist in Fig. 5 gezeigt. In diesem Schaltkreis sind der Detektor 39′, der Kondensator 56′, der integrierende Kondensator 58′, die schaltenden FETs 41′, 64′ und die zugehörigen Konstant- und Taktspannungsquellen dieselben wie in Fig. 4 beschrieben (führende Ziffern und Buchstaben indizieren einander entsprechende Elemente). Jedoch sind eine Ver­ stärkerstufe 100 und eine Ausgangsaktivierungsstufe 102 verschieden.

Die Verstärkerstufe 100 besteht aus einem Verstärker-FET 104, einem Puffer-FET 106 und getrennten Polysiliziumwi­ derständen 108 und 110. Das Impedanzverhältnis zwischen den Widerständen 108/110 ist näherungsweise 1/10. Die Anschlüsse des Verstärker-FET 104 sind entsprechend mit einer Konstantspannungsquelle V(SS)′ und einem Anschluß des Puffer-FET 106 verbunden. Die gegenüberliegenden Anschlüsse des Puffer-FET 106 und ein Anschluß des Last­ widerstandes 110 sind an den Verstärker-Ausgangssignal­ knotenpunkt 62′ gelegt. Das andere Ende des Lastwider­ standes 110 ist mit einer Konstantspannungsquelle V(DD 1) verbunden. Der Lastwiderstand 108 verbindet eine Kon­ stantspannungsquelle V(DD 2) und einen Knotenpunkt 112 zwischen dem Verstärker-FET 104 und dem Puffer-FET 106. Das Gate des Puffer-FET 106 ist mit der Konstantspan­ nungsquelle V(DD 2) verbunden. Diese Verstärkerstufe er­ zeugt eine Verstärkungsverbesserung G _m , so daß die Ver­ stärkung auf 50% der Leistung, gegenüber der einer kon­ ventionellen, wie in Fig. 4 gezeigten Verstärkerstufe ansteigt.

Es ist günstiger, an der Ausgangsaktivierungsstufe 102 eine Gate-Abtasttechnik zu verwenden, als direkt einen Speicherkondensator mit der Ausgangsspannung der Ver­ stärkerstufe zu laden. Die Ausgangsaktivierungsstufe 102 enthält einen Speicherkondensator 76′, zusammen mit den in Fig. 4 gezeigten Ausgangssignalpuffer- und Schalter­ elementen einschließlich einem Sourcefolger-FET 90′, einem Aktivierungs-Sourcefolger-FET 82′, einer Aktivie­ rungs-Spannungsquelle V(EN)′ und einer Konstantspan­ nungsquelle V(DD)′. Anstatt eines FET-Schalters wird je­ doch ein Gate-abtastender FET 114 verwendet. Die An­ schlüsse des Gate-abtastenden FET 114 sind entsprechend an einen Speicherknotenpunkt 86′ und an eine Diffusions- Taktspannungsquelle V(SA) gelegt. Der Gate-abtastende FET 114 hat ein mit dem Verstärker-Ausgangssignalknotenpunkt 62 verbundenes Abtastgate 116 und ein Taktgate 118, das mit einer Taktspannungsquelle V(H)′ verbunden ist.

Im Betriebszustand werden der Detektor und die Verstär­ kerstufe in derselben Art und Weise zurückgesetzt wie in der in Fig. 4 gezeigten Ausführungsform. Der Detektorsi­ gnalknotenpunkt 40′ liegt an dem Spannungspegel V(SS)′- V(DET)′, während der Verstärkersignalausgangsknotenpunkt 62′ und der Verstärker-FET-Eingangsknotenpunkt 66′ auf einem Schwellenwert unter dem Pegel des Detektorsignal­ knotenpunktes 40′ liegen. Der Ausgangspegel der Takt­ spannungsquelle V(H)′ ist in diesem Moment niedrig, so daß der Gate-abtastende FET 114 geschlossen ist. Der Ausgang der Diffusions-Taktspannungsquelle V(SA) wird dann ge­ pulst, und die Spannung an dem Speicherkondensator 76′ steigt auf den Pegel der Pulsspannung. Wenn der Ausgang der Spannungsquelle V(SA) zu seinem niedrigen Wert zu­ rückkehrt, folgt der Spannungspegel des Speicherkonden­ sators 76′, bis er das Oberflächenpotential unter dem Abtastgate 116 erreicht. Dieses Oberflächenpotential ist proportional zu der durch das Öffnen der FET-Schalter 41′, 64′ verursachten Verstärkerstufen-Rücksetzspannung. Der Ausgang der Gatetaktspannungsquelle V(H)′ bekommt dann einen hohen Pegel, so daß der Abtast-FET 114 öffnet, und die Rücksetz-Rauschspannung der Verstärkerstufe am Speicherkondensator 76′ gehalten wird. In diesem Mo­ ment beginnt die Integration des Stromausganges vom De­ tektor 39′. Am Ende der Integrationsperiode wird der Pe­ gel an der Taktspannungsquelle V(H)′ niedrig und der Speicherkondensator 76′ entlädt sich, bis er das Oberflä­ chenpotential unter dem Abtastgate 116 erreicht. Dieses Oberflächenpotential ist proportional zu dem integrierten Spannungspegel am Verstärker-Ausgangssignalknotenpunkt 62. Der Ausgang am Knotenpunkt 90′ wird einmal unmittel­ bar vor und nach der Integrationszeit abgetastet. Die Differenz der zwei abgetasteten Werte ist wiederum pro­ portional zu dem integrierten Detektorausgang. Die Vor­ teile eines Gate-abtastenden ausgangsaktivierenden Schaltkreises liegen darin, daß die Kurvenform der Span­ nung am Verstärker-Ausgangssignalknotenpunkt 62′ das Gate eines FET-halbleitenden Elementes steuert. Dies trennt die Verstärkersignalausgangsspannungen am Knotenpunkt 62′, so daß das von dem Detektor kommende Signal nicht konstant sein braucht.

Eine weitere Ausführungsform eines kapazitiv gekoppelten Transimpedanz-Verstärkerschaltkreises ist in Fig. 6 ge­ zeigt. In diesem Schaltkreis sind die Detektorelemente, die integrierenden Kondensatoren und die dazugehörenden schaltenden Elemente dieselben wie die in den Fig. 4 und 5 gezeigten (führende Ziffern und Symbole markieren ein­ ander entsprechende Elemente). Die Verstärkerstufe 120 in dem Schaltkreis ist ähnlich der in Fig. 4 gezeigten, mit der Ausnahme, daß der Polysilizium-Lastwiderstand 110 durch einen Sperrschicht-Last-FET 122 ersetzt ist. Die Anschlüsse des Sperrschicht-Last-FET 122 liegen an dem Verstärker-Ausgangssignalknotenpunkt 62′ und einer Kon­ stantspannungsquelle V(DD)′. Das Gate des Sperrschicht- Last-FET 122 ist mit einem Knotenpunkt 124 verbunden, der auf dem gleichen Pegel wie der Verstärker-Ausgangssignal­ knotenpunkt 62′ liegt. Verstärkerstufen mit Sperrschicht- Last-FETs sind Stand der Technik und müssen nicht aus­ führlich erläutert werden. Die Ausgangs-Kodierstufe 128 verwendet einen Schaltkreis, den man als Ladungsverstär­ kerschaltkreis bezeichnen kann. In dieser Ausgangsstufe sind zwei Speicherkondensatoren 130, 132 entsprechend mit den Anschlüssen eines Isolierschicht-FET 134 verbunden. Die anderen Anschlüsse der Speicherkondensatoren 130, 132 sind beide an eine Konstantspannungsquelle V(SUB) geführt. Ein Abtastgate 136 des Isolierschicht-FET 134 liegt an dem Knotenpunkt 124. Ein Isolierschicht-Gate 138 des FET 134 ist mit einer Taktspannungsquelle V(H) verbunden. Die gemeinsame Leitung zwischen dem Speicherkondensator 132 und dem Isolierschicht-FET 134 liegt an einem Spei­ cher-Signalknotenpunkt 135. Ein Rücksetz-FET 140 verbin­ det eine Taktspannungsquelle V(SA) und den Speicher-Si­ gnalknotenpunkt 135. Das Gate des Rücksetz-FET 140 ist mit einer anderen Taktspannungsquelle V(RS) verbunden. Der Speichersignalknotenpunkt 135 ist ebenfalls mit dem Gate eines Sourcefolger-FET 142 verbunden, dessen An­ schlüsse entsprechend an einen Signalausgangsknotenpunkt 90 und die Konstantspannungsquelle V(DD) geführt sind.

Im Betriebszustand werden der Detektor- und die Verstär­ kerstufe, wie oben in bezug auf die in den Fig. 4 und 5 gezeigten Schaltkreise erläutert, zurückgesetzt. Zu diesem Zeitpunkt führen die Taktspannungsquellen V(H) und V(RS) niedriges Potential oder bekommen niedriges Potential, so daß sowohl der Isolierschicht-FET 134 als auch der Rück­ setz-FET 140 geschlossen sind. Die Taktspannungsquelle V(SA) wird dann auf hohes Potential gepulst, worauf die Ladung in den Speicherkondensatoren 130 und 132 auf diesen Pegel an­ steigt. Wenn die Taktspannungsquelle V(SA) wieder auf geringerem Pegel liegt, folgt der Speicherkondensator 130 der Taktspannungsquelle V(SA), bis der Spannungspegel das Oberflächenpotential unter dem Abtastgate 136 erreicht. Dieses Oberflächenpotential ist proportional zur Schalt- Rauschspannung beim Verstärkerrücksetzen am Verstär­ ker-Ausgangssignalknotenpunkt 62′ und dem Sourcefolger- Gate 136. Die Taktspannungsquelle V(H) hat dann einen hohen Pegel, so daß dieser Spannungspegel, der proportio­ nal zu der Schalt-Rauschspannung beim Verstärkerrückset­ zen ist, im Kondensator 130 gespeichert wird und die In­ tegration beginnt. Am Ende des Integrationsvorganges wird die Spannung an der Taktspannungsquelle V(SA) gering, um den Speicherkondensator 132 zu entleeren. Die Taktspan­ nungsquelle V(RS) erzeugt dann eine hohe Spannung, um den Rücksetz-FET 140 zu öffnen, und die Spannung an der Taktspannungsquelle V(H) wird niedrig, um den Isolier­ schicht-FET 134 zu schließen. Zu diesem Zeitpunkt liegt der Speicherkondensator-Knotenpunkt 144 auf der Spannung der Schaltrauschspannung beim Verstärkerrücksetzen, und der Verstärker-Ausgangssignalknotenpunkt 62′ liegt auf der verstärkten integrierten Detektorspannung. Der Speicher­ kondensator 130 liegt nun auf höherem Potential als das Abtastgate 136 und deshalb gelangt die überschüssige La­ dung auf den Speicherkondensator 132. Unter der Annahme, daß die Kapazität des Speicherkondensators 130 größer ist, als die des Speicherkondensators 132, wird die Span­ nungsänderung am Speicherkondensator 132 um den Betrag des Verhältnisses der zwei Kapazitätswerte größer sein, als am Speicherkondensator 130.

Unter Verwendung der oben erläuterten Schaltkreise und Signalabtasttechniken kann ein infraroter Detektorver­ stärkerschaltkreis gebaut werden, der sich durch verbes­ serte Detektorempfindlichkeit, geringeren Leistungsver­ brauch und geringeren Rauschpegel auszeichnet. Es ist natürlich möglich, daß Durchschnittsfachleute auf diesem Gebiet die hier dargestellten Schaltkreise modifizieren können, ohne sich von dem Kennzeichen der vorliegenden Erfindung zu entfernen. Zum Beispiel können alle in den Fig. 4 bis 6 gezeigten Leistungsstufen und Ausgangs-Ko­ dierstufen untereinander ausgetauscht werden.

Claims (11)

1. Zerhackerverstärker für eine Photodiode mit einem Zerhacker, der parallel zur Photodiode geschaltet ist, dadurch gekennzeichnet,
daß der Zerhacker aus einer Reihenschaltung von ei­ nem elektronischen Schalter (16) und einer Vorspan­ nungsquelle besteht, die eine von Null verschiedene Spannung liefert, und
daß der Verstärker (12) als Integrator (12, 18) ausgebildet ist.

2. Zerhackerverstärker nach Anspruch 1, dadurch ge­ kennzeichnet, daß die Photodiode ein Infrarotdetek­ tor aus einer Gruppe von Detektoren ist, die auf einer LSI-Struktur ausgebildet ist.

3. Zerhackerverstärker nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß mit dem elektronischen Schalter die Vorspannungsquelle an den Detektor während einer ersten Zeitperiode koppelbar und während einer zweiten Periode abtrennbar ist.

4. Zerhackerverstärker nach wenigstens einem der An­ sprüche 1 bis 3, dadurch gekennzeichnet, daß der Verstärker (12) auf der LSI-Struktur ausgebildet ist, und mit ihm das Ausgangssignal des Detektors während einer zweiten Zeitperiode verstärkbar ist.

5. Zerhackerverstärker nach wenigstens einem der An­ sprüche 1 bis 4, dadurch gekennzeichnet, daß dieser Speichervorrichtungen (30; 761; 130, 132) aufweist, die mit einem Ausgangsanschluß des Verstärkers (12) verbunden und auf der LSI-Struktur zur Speicherung des Ausgangs des Verstärkers (12) ausgebildet ist.

6. Zerhackerverstärker nach Anspruch 5, dadurch gekenn­ zeichnet, daß eine Schaltvorrichtung (26; 78; 114; 134), die zwischen die Speichervorrichtungen (30; 76; 130, 132) und dem Ausgangsanschluß des Verstär­ kers (12) vorgesehen und auf der LSI-Struktur aus­ gebildet ist, die Speichervorrichtungen mit einem Ausgangsanschluß (22) des Verstärkers (12) selektiv verbindet bzw. von ihm trennt.

7. Zerhackerverstärker nach Anspruch 6, dadurch gekenn­ zeichnet, daß mit der Schaltvorrichtung (26; 78; 114; 134) die Speichervorrichtungen (30; 76; 130, 132) zu einem ersten Zeitpunkt während der er­ sten Zeitperiode von dem Ausgangsanschluß des Ver­ stärkers (12) trennbar und kurzzeitig die Speicher­ vorrichtung (30; 76; 130, 132) zu einem zweiten Zeitpunkt während der zweiten Zeitperiode verbindbar ist.

8. Zerhackerverstärker nach wenigstens einem der An­ sprüche 1 bis 7, gekennzeichnet durch:
eine Ausgangsvorrichtung (74), die zur Erzeugung ei­ ner Spannung, die proportional zu einem Ausgangssi­ gnal des Verstärkers (12′) ist, mit einem Ausgangs­ anschluß des Verstärkers (12′) verbunden sind, wobei die Ausgangsvorrichtungen aufweisen:
ein kapazitives Element (76); und
Spannungssteuervorrichtungen (78), die zur Steuerung einer Spannung an dem kapazitiven Element (76) auf einen Spannungsausgang der Verstärkungsvorrichtungen (12′) ansprechen.

9. Zerhackerverstärker nach Anspruch 8, dadurch gekenn­ zeichnet, daß die Spannungs-Steuervorrichtung (102) einen FET-Transistor (114) aufweisen, der ein Akti­ vierungsgate (118) und einen Steuerspannungsein­ gangsgate (116) hat, das mit dem Ausgangsanschluß (62′) der Verstärkungsvorrichtungen (100) verbunden ist, wobei der FET-Transistor (114) auf ein Aktivie­ rungssignal (V(H)′) an dem Aktivierungsgate (118) zur Steuerung der Spannung an dem kapazitiven Ele­ ment (76′) in Übereinstimmung mit dem Ausgangssignal der Verstärkungsvorrichtungen (100) anspricht.

10. Zerhackerverstärker nach Anspruch 8, gekennzeichnet durch
ein erstes kapazitives Element (130),
ein zweites kapazitives Element (132) mit einer Ka­ pazität, die kleiner ist, als die des ersten kapa­ zitiven Elementes (130),
Ladungsvorrichtungen (134, 140), die einzeln mit dem ersten (130) und zweiten (132) kapazitiven Element zur periodischen Ladung und Entladung des ersten (130) und zweiten (132) kapazitiven Elementes ver­ bunden sind, und
Übertragungsvorrichtungen (134), die die kapazitiven Elemente zur Steuerung des Ladungsflusses zwischen dem ersten (130) und zweiten (132) kapazitiven Ele­ ment in Übereinstimmung mit dem Ausgangssignal der Verstärkungsvorrichtungen verbinden, wobei auf dem ersten kapazitiven Element (130) eine Ladung propor­ tional zu dem Ausgangssignal der Verstärkungsvor­ richtungen gespeichert und dann auf das zweite kapa­ zitive Element (132) übertragen wird.

11. Zerhackerverstärker nach Anspruch 10, dadurch ge­ kennzeichnet, daß die Übertragungsvorrichtungen ei­ nen FET-Transistor (134) mit einem Aktivierungsgate (138) und einem Steuerspannungseingangsgate (136) aufweisen, der mit dem Ausgangsanschluß (124) der Verstärkungsvorrichtungen (120) verbunden ist, wobei der FET-Transistor (134) auf ein Aktivierungssignal an dem Aktivierungsgate (138) zur Steuerung der Übertragung der Ladung von dem ersten kapazitiven Element (130) zu dem zweiten kapazitiven Element (132) in Übereinstimmung mit dem Ausgangssignal der Verstärkungsvorrichtungen (120) anspricht.