DE3513473A1

DE3513473A1 - Hochgeschwindigkeits-datenschieberegister

Info

Publication number: DE3513473A1
Application number: DE19853513473
Authority: DE
Inventors: James E. Middletown N.J. Hodge; Kenneth C. Eatontown N.J. Yeager
Original assignee: Perkin Elmer Corp
Current assignee: Concurrent Computer Corp
Priority date: 1984-04-19
Filing date: 1985-04-15
Publication date: 1985-10-24
Also published as: AU589121B2; GB2157861A; GB8507770D0; AU4141585A; KR850007715A; US4653019A; KR930000819B1; GB2157861B; CA1223971A; JPS60233729A

Description

Hochgeschwindigkeits-Datenschieberegister

Beschreibung

Die Erfindung bezieht sich allgemein auf das Gebiet digitaler Datenverarbeitungsanlagen und betrifft insbesondere ein Datenschieberegister (barrel shifter), welches für verschiedene Operationen als Teil des Computers verwendet wird.

Bei der Durchführung von Rechnungen werden in digitalen Rechnern häufig verschiedene Operationen durchgeführt. Die meisten großen digitalen Rechner, oft als Hauptgeräte (main frames) bezeichnet, haben aufwendige Schiebeschaltkreise, um die gewünschten Verschiebeoperationen mit hohen Geschwindigkeiten auszuführen.

Diese Schaltkreise erfordern im allgemeinen eine große Anzahl von Torschaltungen, insbesondere dann, wenn das Verschieberegister in der Lage ist, Daten um eine wählbare Anzahl von Bitstellen zu verschieben. Dementsprechend weisen diese Schieberegister, die man in solchen Hauptrechnern findet, einen komplexen Aufbau und eine große Anzahl von Schaltkreisen auf und sind daher entsprechend teuer.

Bei kleineren und weniger teuren Rechnern wird die Verschiebeoperation im allgemeinen durch ein einfaches Ein-Bit-pro-Zeit-Schieberegister durchgeführt. Diese Operation wird so oft wiederholt, wie dies zur Durchführung des erforderlichen Verschiebebetrags notwendig ist. Offensichtlich sind die Hardwarekosten für ein solches Schieberegister gering, aber diese Konstruktion ist deshalb sehr nachteilig, weil die Arbeitsgeschwindigkeit direkt von der Anzahl der Ein-Bit-Verschiebungen abhängt.

Es sind mehrstufige Schiebeschaltkreise bekannt. Ein typisches Beispiel für einen solchen Schaltkreis ist in der US-PS 3,274,556 beschrieben. Dieses Patent zeigt ein 64-Bit-Schieberegister, welches logische Verschiebungen ausführen kann und welches in jeder Richtung dreht. Die Schaltung hat außerdem nur drei Torstufen.

Die erste Stufe verschiebt O, 16, 32 oder 48 Bits in jeder Richtung. Die zweite Stufe verschiebt 0, 4, 8, 12 Bits nach rechts und die dritte Stufe verschiebt 0, 1, 2, 3 Bits nach rechts. Diese Schaltung ist, wie man den 23 Zeichnungsblättern entnehmen kann, sehr aufwendig und daher in der Herstellung sehr teuer.

Weitere aufwendige Verschiebeschaltkreise sind in den amerikanischen Patenten Nr. 3,374,468, 3,239,764, 3,610,903, 3,350,692, 3,311,896, 3,510,846, 3,192,363, 3,374,463, 3,210,737, 3,582,899 und 3,229,080 beschrieben. Alle diese Schaltungen sind unterschiedlich kompliziert und auch hinsichtlich ihrer Funktion verschieden.

Eine neuere Konstruktion eines Datenschieberegisters, welches den SN74AS897 Schaltkreis verwendet, ist in einem Artikel in "Electronic Design", Ausgabe 12. Januar 1984, beginnend auf S-. beschrieben. Der AS897 ist ein Mehrfunktions-16-Bit-Schieberegister. Wie in Fig. 2 dieses Artikels dargestellt ist, werden jedoch 4 Chips benötigt, um die entsprechende Operation mit einem 32-Bit-Wort durchzuführen. Daher ist die Verwendung des AS897 bei 32 Bitanwendungen teuer und es ist insgesamt nicht klar, ob er überhaupt bei 64 Bitanwendungen verwendet werden kann.

Im Hinblick auf die oben erwähnten Probleme mit Datenschieberegistern und den allgemein wünschenswerten Eigenschaften derartiger Anordnungen ist es Aufgabe der vorliegenden Erfindung, ein Datenschieberegister zu schaffen, welches mit hoher Geschwindigkeit arbeitet, wobei die Kosten des Schaltkreises nicht hoch sein sollen und das auch nicht viel Platz benötigt. Außerdem soll das Verschieberegister mit diesen wünschenswerten Eigenschaften in der Lage sein, Daten unterschiedlichen Formats zu bearbeiten und es soll die Möglichkeit bestehen, arithmethische Verschiebeoperationen durchführen zu können. Schließlich soll das Datenschieberegister einfach vergrößerbar sein, so daß auch größere Wortlängen bearbeitet werden können, ohne daß dafür die Schaltkreisanzahl übermäßig gesteigert werden muß.

Diese Aufgabe wird durch ein wie in den Ansprüchen 1 und 9 angegebenes Datenschieberegister gelöst.

Ein erfindungsgemäßes Datenschieberegister ist in drei Funktionsstufen angeordnet. Die erste Stufe ist ein programmierbarer Byteverschieber in 32 Bitkonfiguration (1/4 Wort in anderen Konfigurationen). Die zweite Stufe schafft wählbare 1/2 Byteverschiebungen (oder 4 Bit), wenn dies gewünscht ist. Sie ist außerdem in der Lage, jeden Bitplatz entweder mit Nullen oder Einsen zu füllen. Die dritte Stufe schafft wahlweise Verschiebungen um O, 1, 2 oder 3 Bits. Dadurch ist jeder gewünschte Verschiebebetrag wählbar und die gewünschten Daten können in die gewählten Bitstellen eingegeben werden.

Die Erfindung wird im folgenden im Hinblick auf die Zeichnung, die Teil der ursprünglichen Offenbarung ist, weiter erläutert und beschrieben:

Fig· 1 zeigt in einem Blockdiagramm den Datenflußplan eines erfindungsgemäßen Datenverschieberegisters;

Fig. 2 zeigt die acht unterschiedlichen Betriebsmodi, die mit dem erfindungsgemäßen Datenschieberegister durchführbar ^sind'>

Fig. 3 zeigt, in welcher Weise die Figuren 3A, 3B, 3C und 3D zusammengehören;

Die Figuren 3A, 3B, 3C und 3D sind detaillierte Schaltungsdiagramme des Datenflußes eines erfindungsgemäßen Datenverschieberegisters;

Die Figuren 4 und 4A und die Tabelle 1 zeigen einen Schaltkreis eines ersten Typs, der in den Figuren 3A bis 3D verwendet wird;

Die Figuren 5 und 5A und die Tabelle 2 zeigen einen Schaltkreis eines zweiten Typs, der in den Figuren 3A bis 3C verwendet ist;

Die Figuren 6 und 7 zeigen Teile des Steuerschaltkreises zur Steuerung der in den Figuren 3A bis 3D dargestellten Schaltkreise;

Die Tabelle 3 gibt die Eingangssteuerleitungen für die verschiedenen wählbaren Betriebsfunktionen des erfindungsgemäßen Datenschieberegisters an;

Die Tabellen 4 bis 8 geben die Logik an, mit der Steuersignale für die Figuren 3A bis 3D erzeugt werden;

Die Figur 8 erläutert, wie 2 Chips, die ein erfindungsgemäßes Datenschieberegister beinhalten, zusammengeschaltet werden, um ein 64-Bit-Verschieberegister zu bilden; ^Und

Fig. 9 zeigt einen Teil eines Steuerschaltkreises, der für die 64-Bit-Konfiguration gedacht ist.

_OR Fig. 1 zeigt den Datenweg in einem erfindungsgemäßen Schieberegister. Das Schieberegister ist in drei logische Stufen unterteilt, die mit Stufe 1, Stufe 2 und Stufe 3 oben in der Zeichnung bezeichnet sind. Wie es aus den folgenden Erörterungen klar werden wird, können die Schaltkreise in der Stufe 2 und in der Stufe 3 mehr als eine elektronische Schaltkreisstufe zwischen

dem Eingang und deren Ausgang umfassen.

Das Schieberegister gemäß der vorliegenden Erfindung, wie es in Fig. 1 dargestellt ist, ist in Abschnitte unterteilt, nämlich _oc einen Abschnitt Z, einen Abschnitt A, einen Abschnitt B und einen Abschnitt C. Der Schaltkreis, der in Fig. 3A dargestellt

ist, umfaßt den Abschnitt C, der in Fig. 3B dargestellte Schaltkreis den Abschnitt B, der in Fig. 3C dargestellte Schaltkreis den Abschnitt A und der in Fig. 3D dargestellte Schaltkreis den Abschnitt Z.

Die Stufe 1 des erfindungsgemäßen Schieberegisters umfaßt im wesentlichen einen 8-Bit-Rotationsschaltkreis, der dazu dient, am Ausgang Daten auszugeben, die abhängig von den an die Schaltkreise dieser Stufe gegebenen Steuersignalen um O, 8, 16 oder 24 Bitstellen verschoben worden sind. Die Stufe 2 umfaßt einen Schaltkreis zur Linksverschiebung um 4 Bits, und außerdem zusätzliche Schaltkreise, um entweder die Daten zu erhalten oder um Fülldaten an Stellen des Datenworts, die am Ausgang erscheinen, einzugeben. Die Stufe 3 umfaßt einen Links-Bitverschieber, der in der Lage ist, eine Verschiebung um jeweils O, 1, 2 oder 3 Bitstellen zu erzeugen. Das Zusammenarbeiten der Schaltkreise der Stufen 1, 2 und 3 in den 4 Abschnitten erfolgt mit Hilfe von verschiedenen Steuersignalen, die an die Stufen abgegeben werden, so daß sich eine Vielzahl von Betriebsweisen ergibt, die allgemein in Fig. 2 dargestellt sind.

So besteht z.B. eine der Betriebsarten, die mit dem Schieberegister nach der vorliegenden Erfindung ausgeführt werden können, in der Rotation von Datenbits in einem bestimmten Byte. Wenn eine Linksrotation in dem Byte niederster Ordnung eines 32-Bit-Wortes gewünscht ist, können die Datenbits um eine wählbare Anzahl von Bitstellen nach links verschoben werden. Wenn dies geschieht, wird die Bitstelle O niederster Ordnung nach links verschoben, während die höchstmögliche Bitstelle (7) umgedreht wird und von rechts in das Byte eintritt und die Bitstelle besetzt, die unmittelbar rechts neben der zuvor tiefsten Bitstelle O gelegen ist. Diese Art der Rotation kann so durchgeführt werden, daß die Endposition des Bits O irgendwo links von den O bis

g₅ 8 Bitstellen liegen kann, an der es ursprünglich lag, wobei die restlichen Bits in tiefere Bitstellen rechts von dem ursprünglichen Bit O gedreht werden. Wie in Fig. 2 dargestellt ist, kann

auch eine Rechtsrotation durchgeführt werden, die zur Folge hat, daß die Nullbitstelle um die am weitesten links gelegene Bitstelle des Bytes gedreht und nach rechts in ihre Endposition verschoben wird. Bei der Links- oder Rechtsrotation eines Bytes bleiben die am weitesten links gelegenen oder die Bytes höchster Ordnung des 32-Bit-Wortes bei einem Schieberegister nach der vorliegenden Erfindung unverändert.

Das erfindungsgemäße Schieberegister kann auch logische Verschiebeoperationen ausführen, wie das ebenfalls in Fig. 2 dargestellt ist. Bei einer logischen Verschiebung nach links werden die zu verschiebenden Bites in den Bytes um eine programmierbare Anzahl von Bitstellen nach links verschoben. Die Bitstellen rechts von der ursprünglichen NuIIstelle werden entweder mit einer Null oder mit einer Eins gefüllt, je nachdem, welches Füllsteuersignal ausgewählt worden ist. Für eine logische Verschiebung eines Bytes nach links sind die einzigen betroffenen Daten diejenigen in dem am weitesten rechts gelegenen Byte (8 Bits), die in das Schieberegister eingegeben sind. In ähnlicher Weise kann eine logische Verschiebung des am weitesten rechts gelegenen Byte der in das Schieberegister eingegebenen Daten durchgeführt werden. Dabei wird die Datenstelle 7 höchster Ordnung und alle anderen Datenstellen geringerer Ordnung um den gewünschten Ver-Schiebebetrag nach rechts verschoben und die restlichen Bits dieses Bytes werden mit Füllbits entsprechend den an das Schieberegister abgegebenen Steuersignalen gefüllt.

Das erfindungsgemäße Schieberegister kann auch arithmetische Ver-Schiebungen durchführen. Wenn eine arithmetische Verschiebung des Bytes geringer Ordnung durchgeführt wird, wird die am weitesten links gelegene Bitstelle geschützt, weil diese Bitstelle das Vorzeichen der rechts von diesem Byte gelegenen Daten angibt. Wenn eine arithmetische Linksverschiebung durchgeführt wird, werden die Daten zwischen der Bitstelle 6 und der Bitstelle O nach links verschoben. Jedes Bit, welches an der Bitstelle 7

oder darüber endet, fällt weg. Alle rechts von der Bitstelle 0 nach der Verschiebung gelegenen Bits werden mit einem Füllbit 0 aufgefüllt.

Im Falle einer arithmetischen Rechtsverschiebung des Bytes tiefer Ordnung werden die Bitstelle 7 (Vorzeichenbit) und die Bits 6 bis 0 nach rechts verschoben. Die Bitstellen tiefer Ordnung, die nach der Verschiebung rechts von der Bitstelle Null liegen, fallen weg. Die Bits zwischen den Bitstellen 7 und dem verschobenen Vorzeichenbit werden mit Vorzeichenbits gefüllt.

Die Betriebsweisen Rotation, logische Verschiebung und arithmetische Verschiebung, wie sie oben beschrieben worden sind, können jeweils entweder für ein Byte, ein Halbwort oder ein volles Wort durchgeführt werden. Bei Byteoperationen bleiben die drei Bytes höherer Ordnung im Schieberegister unverändert. Im Falle einer Halbwortoperation bleibt das linke Halbwort der dem Schieberegister eingegebenen Daten unverändert, während die rechte Hälfte in ähnlicher Weise wie zuvor beschrieben verändert wird. Bei einer Ganzwortoperation unterscheiden sich jedoch alle am Ausgang erhaltenen Bytes von denen, die eingegeben worden sind, vorausgesetzt, daß ein Rotations- oder Verschiebebetrag größer als Eins gewählt worden ist.

Die verbleibenden Operationen, die in Fig. 2 dargestellt sind, sind nur zur Halbwort- und Byteoperationen geeignet. Fig. 2 zeigt, wie die Linksrotation mit programmierbaren Füllanweisungen arbeitet. In diesem Falle wird das Byte niederer Ordnung nach links rotiert, so daß die Bitstelle Null nach der Verschiebung alle Stellen O bis 7 besetzt. Die Daten links des Bytes, welches rotiert wurde, können entweder mit einer Null oder mit einer Eins, abhängig von dem gewählten Füllbit, gefüllt werden. In ähnlicher Weise kann diese Operation auch mit einem Halbwort durch-

_oc geführt werden, indem die beiden Bytes tiefer Ordnung rotiert

und die beiden Bytes höherer Ordnung entweder mit einer Null oder einer Eins gefüllt werden. Es soll auch festgehalten werden,

daß die Richtung der Rotation dadurch erfolgen kann, daß ein Signal, welches die Verschieberichtung angibt, an das Schieberegister angegeben wird.

Die logische Verschiebeoperation mit programmierbarem Auffüllen arbeitet in ähnlicher Weise. In dem dargestellten Fall wird bei einer Linksverschiebung die Nullbitposition geringer Ordnung an eine neue Stelle nach links verschoben, und die Bits, die rechts IQ davon liegen, werden mit Füllbits aufgefüllt, die entsprechend der Programmsteuerung auch in die drei Bytes höherer Ordnung eingesetzt werden. Dies gilt in ähnlicher Weise auch für den Halbwortbetrieb.

Die logische Verschiebung eines Bytes mit programmierbaren Füllzeichen kann auch nach rechts durchgeführt werden. In diesem Falle fallen die Bits niederer Ordnung weg und die Bits höherer Ordnung werden mit Bits desselben Typs gefüllt, wie sie programmierbar in die oberen drei Bytes des Datenausgangs des Schieberegisters eingegeben worden sind.

Eine arithmetische Verschiebung mit programmierbaren Füllelementen arbeitet entweder für ein Byte oder für ein halbes Wort. Das Bit höchster Ordnung der betroffenen Daten enthält das Vorzeichenbit, welches bei der Operation erhalten bleibt. Wenn die arithmetische Verschiebung nach links durchgeführt wird, wird die am weitesten rechts gelegene Bitstelle, die frei von Daten ist, und die nach links verschoben wird, mit Nullen gefüllt. Die Bitstellen links der Bytegrenze, für die die Operation ausgeführt wird,

O₀ werden entweder alle mit Nullen oder mit dem Vorzeichenbit entsprechend der Programmsteuerung gefüllt.

Die arithmetische Verschiebung nach rechts mit programmierbarem Auffüllen arbeitet in ähnlicher Weise, d.h., die am weitesten __ rechts gelegenen Datenbits werden nach rechts verschoben und das Vorzeichenbit füllt die Bitstellen, die frei von den nach rechts

verschobenen Daten sind. Die links von der Grenze, in der die Verschiebeoperation durchgeführt worden ist, gelegenen Daten werden entweder mit Nullen oder mit dem Vorzeichenbit aufgefüllt. 5

Die Linksrotation und Maskenoperation bewirkt, daß die zu verdrehenden Daten um einen bestimmbaren Betrag nach links rotiert und alle übrigen Bits auf Null gesetzt werden. In dem Falle, in dem die Rechtsrotation und die Maskenoperation angewandt wird, werden die am weitesten rechts gelegenen Bitstellen zyklisch auf die am weitesten links gelegenen Bitstellen adressiert und alle diejenigen, die zwischen der am weitesten rechts gelegenen Bitstelle nach der Rotation und der am weitesten links gelegenen Bitstelle nach der Rotation liegen, mit Nullen aufgefüllt.

Die Ausblende- und Maskenoperation ist für Halb- und Viertelwortbetrieb geeignet und arbeitet in der folgenden Weise. Bei der Ausblendung und Maskierung auf der linken Seite werden die Datenbits in den entsprechenden Stellen des eingegebenen Wortes um den wählbaren Verschiebebetrag nach links verschoben und die tieferen Bits werden durch die Bitstellen höherer Ordnung der in das Schieberegister eingegebenen Daten aufgefüllt. Insofern arbeitet dieser daher wie mit einem 32-Bit-Rotationsbefehl. Nach der Rotation der Daten werden die an dem Schieberegister erhaltenen Ausgänge so festgelegt, daß die Bitstellen höchster Ordnung zu Null gemacht werden. Bei der Ausblende- und Maskenoperation nach rechts werden die entsprechenden Stellen des Wortes um einen bestimmbaren Betrag nach rechts verschoben und die Stellen höchster Ordnung mit Daten des eingegebenen Wortes aufgefüllt, die links von dem Bit 7 oder 15 gelegen sind, was davon abhängt, ob im Byte- oder Halbwortmodus gearbeitet wird. Die Bytes höherer Ordnung werden zu Null gemacht. Diese Operation ist der Rechtsrotation insofern ähnlich, als die Bits nach rechts verschoben werden, aber sie unterscheidet sich von dieser Operation dadurch, daß die Bytes höherer Ordnung zu Null gemacht werden.

Das Schieberegister nach der vorliegenden Erfindung, das in der Lage ist, Operationen durchzuführen, wie sie zuvor in Zusammenhang mit Fig. 2 beschrieben worden sind, ist detaillierter in den Figuren 3A bis 3D dargestellt. Diese Figuren gehören zusammen, wie das in der Fig. 3 dargestellt ist.

In den Figuren 3 und den Figuren 3A bis 3D ist detailliert der Datenweg des Schieberegisters nach der vorliegenden Erfindung dargestellt. In Fig. 3A ist eine Vielzahl von 4 : 1 Multiplexern innerhalb einer gestrichelten Linie 10 dargestellt. Diese 4 : 1 Multiplexer werden von den Signalen SC. und SC₃ gesteuert. Ein zu den Signalen SC. und SC₃ entsprechendes Binärsignal veranlaßt die Eingänge eines jeden der 4 : 1 Multiplexers innerhalb der ge-

,_ strichelten Linie 10,den entsprechend bezeichneten Eingang an 15

den Ausgang durchzugeben. Wenn z.B. das binäre Äquivalent der Signale Null ist, ruft dies an dem obersten Multiplexer hervor, daß die Datenbitsteile 31 zu dessen Ausgang durchgeschaltet wird. Wenn das binäre Äquivalent der Signale SC. und SC₃ eine Eins ist, wird die binäre Bitstelle Nr. 23 an den Ausgang angeschlossen. Wenn in ähnlicher Weise das binäre Äquivalent der Signale 2 oder 3 ist, werden entsprechend die Dateneingangsstellen 15 und 7 an den Ausgang gelegt. Die restlichen 4 : 1 Multiplexer innerhalb der gestrichelten Linien 10 arbeiten in dersel-

„ ben Art und Weise in Abhängigkeit derselben Auswahlsignale. 25

Außerdem sind alle Multiplexer an ein gemeinsames Ansprechsignal EC. angeschlossen.

Es soll hier festgehalten werden, daß die Eingangsseiten eines jeden 4 : 1 Multiplexers innerhalb der gestrichelten Linie 10 links unmittelbar numeriert sind. Diese Zahlen entsprechen der binären Bitstelle der Daten, die das Schieberegister eingegeben werden. Es soll hier bemerkt werden, daß die Datenbitstellen in herkömmlicher Art und Weise bezeichnet sind, d.h. die Bitstelle

Null entspricht der Bitstelle geringster Ordnung und die Bit-35

stelle 31 entspricht der Stelle höchster Ordnung. Die Steuer-

Signale SC-, SC₃ und EC. werden alle von einem Steuerschaltkreis erzeugt, der weiter unten noch beschrieben werden wird.

Die Ausgänge eines jeden 4 : 1 Multiplexers innerhalb der gestrichelten Linien 10 sind in der in Fig. 3A dargestellten Weise an die Eingänge von Schaltkreisen angeschlossen, die die Stufe 2 umfassen. Die Stufe 2 besteht aus mehreren Schaltkreisen verschiedenen Typs. Zum Beispiel sind innerhalb der gestrichelten Linie Schaltkreise eines Typs 1 dargestellt. Diese Schaltkreise des Typs 1 sind in Fig. 4 dargestellt und haben eine Wahrheitstafel, wie es in Tabelle 1 dargestellt ist. Wie der Schaltkreis des Typs 1 genau aussieht, ist in Fig. 4A dargestellt. Dieser Schaltkreis umfaßt zwei 2 : 1 Multiplexer, wobei der erste mit dem zweiten verbunden ist. Der erste 2 : 1 Multiplexer 14 hat eine Dateneingabeleitung A und eine Dateneingabeleitung B und eine Auswahlleitung S. Wenn die Leitung S auf Null liegt, wird der Ausgang A mit der Ausgangsleitung 16 verbunden. Wenn die Leitung S auf Eins liegt, wird der Eingang B mit dem Ausgang 16 verbunden. Der Ausgang 16 bildet einen Eingang eines zweiten 2 : 1 Multiplexers 18, der eine Auswahlleitung E und eine zweite Dateneingangsleitung F hat. Der Multiplexer 18 gibt den Pegel auf der Leitung F an den Ausgang des Typ 1 Schaltkreises, immer dann, wenn die Auswahl leitung E auf Null liegt. Wenn die Auswahl leitung E auf Eins liegt, werden die über die Leitung 16 angelegten Daten an den Ausgang des Schaltkreises des Typs 1 gegeben.

In Fig. 3A, auf die nun wieder zurückzukommen ist, ist zu sehen, daß die zweite Stufe auch Schaltkreise eines zweiten Typs umfaßt, die innerhalb der gestrichelten Linie 20 liegen. Diese Schaltkreise des zweiten Typs sind detailliert in Fig. 5 dargestellt und haben eine Wahrheitstafel, wie sie in der Tabelle 2 gezeigt ist. Der detaillierte Aufbau eines Typ 2 Schaltkreises ist in Fig. 5A dargestellt. Dieser Schaltkreis umfaßt drei 2 : 1 Multiplexer des in Fig. 4A verwendeten Typs. Fachleute werden ohne weiteres erkennen,

daß der in Fig. 5A dargestellte Aufbau zu einer Wahrheitstafel wie in Tabelle 2 für die Eingänge EA, A, F₅B,EB und S führt, wobei die Eingänge A und B Dateneingänge und die restlichen Eingänge Steuereingänge sind.
5

Die Schaltkreise des Typs 1 und des Typs 2, die die Stufe 2 des Abschnitts C umfassen, sind mit ihren Ausgängen an die Stufe 3 des Abschnitts C in einer Art und Weise angeschlossen, wie das in Fig. 3A dargestellt ist. In der Stufe 3 des Abschnitts C ist bei der Bitstelle höchster Ordnung ein Multiplexer 22 mit 4 Eingängen zu sehen, dessen Eingänge von der Stufe 2 in der in Fig. 3A dargestellten Weise abgeleitet sind. Dieser Multiplexer wird von den Signalen SC₁ und SC_Q gesteuert und arbeitet in der Art und Weise der 4 Eingangsmultiplexer innerhalb der gestrichelten Linie 10.

Der Ausgang dieses Multiplexers 22 ist mit einem Multiplexer 24 mit zwei Eingängen verbunden. Der zweite Dateneingang dieses Multiplexers 24 ist eine Leitung, die das Vorzeichenbit für das Datenwort, welches in das Schieberegister eingelesen wird, angibt. Der Multiplexer 24 muß unter bestimmten, oben erwähnten Betriebsbedingungen das Vorzeichenbit der Ausgabebitstelle Y₃₁ erhalten. Dies kann der Multiplexer 24 dann, wenn ein entsprechendes Steuersignal über die Leitungen FWM und EC. angelegt wird.

Im übrigen umfaßt die Stufe 3 im Abschnitt 6 zwei Stufen mit Multiplexern mit zwei Eingängen. Die erste Stufe findet sich innerhalb der gestrichelten Linie 26 und besitzt mehrere Multiplexer mit zwei Eingängen, von denen jeder über die Steuerleitung SC. gesteuert wird. Wenn der Binärwert auf der Leitung SC. Null ist, wird der Nulleingang jedes Multiplexers innerhalb der gestrichelten Linie 26 mit dessen Ausgang verbunden. In ähnlicher Weise wird, wenn die Leitung SC. auf Eins liegt, der Einseingang jedes Multiplexers innerhalb der gestrichelten Linie 26 mit dessen Ausgang verbunden. Die zweite Stufe von Multiplexern mit zwei Eingängen innerhalb der Stufe 3 des Abschnitts C ist innerhalb der gestrichelten Linie gezeigt. Aufgrund der invertierenden Eingänge dieser Multiplexer

haben die Daten, die an deren Ausgängen erscheinen, dieselbe Polarität wie die Daten, die an den Eingang des Schieberegisters angelegt werden, weil zwischen den Stufen 2 und 3 durch diesen Schaltkreis eine Invertierung stattfindet. Die Multiplexer innerhalb der gestrichelten Linie 28 werden jeweils über die Steuerleitung SC_Q und die Ansprechleitung EC. gesteuert. In der Fig. 3B ist die Schaltung des Abschnitts B dargestellt. Die Art dieser Schaltung entspricht im wesentlichen der im Zusammenhang mit der Fig. 3A dargestellten Schaltung. So sind z.B. in der Stufe 1 mehrere Multiplexer mit 4 Eingängen vorgesehen, die innerhalb einer gestrichelten Linie 30 dargestellt sind. Diese Multiplexer werden von Signalen auf den Leitungen SB. und SB₃ gesteuert und über die Ansprechleitung EB. geschaltet. Die Multiplexer innerhalb der gestrichelten Linie 30 führen die Signale auf ihrer Eingangslinie Null an den

Ausgang, wenn der Binärwert der Signale SB. und SB₃ Null ist, was in ähnlicher Weise wie bei den innerhalb der gestrichelten Linie 10 der Fig. 3A dargestellten Multiplexern geschieht. Wenn die Signalwerte auf den Leitungen SB. und SB₃ die Binärwerte für 1, 2 und 3 haben, legen die Multiplexer innerhalb der gestrichelten Linie

30 entsprechend die Eingänge an ihren Pins 1, 2 und 3 an die Ausgänge.

Die Multiplexer innerhalb der gestrichelten Linie 30 sind mit Schaltungen 12 des Typs 1 und mit Schaltungen 20 des Typs 2 verbunden, wie das in der Fig. 3B dargestellt ist. Außerdem sind die vier obersten Multiplexer innerhalb der gestrichelten Linie 30 mit Leitungen verbunden, wie das bei dem am weitesten unten gelegenen Schaltkreis 20 eines zweiten Typs in der Fig. 3A dargestellt ist. Die Schaltungen der ersten und zweiten Art der Fig. 3B sind ent-

sprechend den Schaltungen in Fig. 3A aufgebaut, jedoch werden diese Schaltungen der Fig. 3B von unterschiedlichen Steuersignalen beaufschlagt, die in der Zeichnung dargestellt sind. Die Schaltung der Stufe 2 im Abschnitt B ist mit der Stufe 3 in einer Weise verbunden, wie das für die Verbindung zwischen der Stufe 2 und Stufe 3 gemäß Fig. 3A gilt. In ähnlicher Art und Weise ist die

Schaltung des Abschnitts B in der Stufe 3 im wesentlichen dieselbe wie das in Fig. 3A dargestellt ist, es ist jedoch dort die Schaltung nur für 8 Ausgangsdatenbits vorgesehen, während die Schaltung der Fig. 3A 16 Ausgangsdatenbits zur Verfügung stellt. Ein weiterer Unterschied liegt in den Steuersignalen, die zur Steuerung der Multiplexer im Abschnitt B der Stufe 3 verwendet werden. Diese Signale sind in Fig. 3B aufgeführt. Die Schaltung, die diese Signale erzeugt, wird später beschrieben.

Die Fig. 3C zeigt den Abschnitt A des Schieberegisters. Die dort gezeigte Schaltung ist im wesentlichen mit der Schaltung des Abschnitts B der Fig. 3B identisch, es werden jedoch in der Schaltung nach Fig. 3C etwas andere Steuersignale zur Steuerung verwendet. Die unterschiedlichen Steuersignale werden von einer noch später zu beschreibenden Schaltung zur Verfügung gestellt. Die Schaltungen der Fig. 3C sprechen in derselben Art und Weise auf die Steuer- und Datensignale an, wie dies auch für die Schaltungen der Fig. 3B gilt und müssen daher hier nicht weiter detailliert beschrieben werden.

In der Fig. 3D ist der Abschnitt Z des Schieberegisters dargestellt. Dieser Abschnitt unterscheidet sich etwas von den zuvor beschriebenen Abschnitten, die dort jedoch verwendete Schaltung ist im wesentlichen derselben Art, wie das oben beschrieben worden ist. Der Abschnitt Z umfaßt in der Stufe 1 mehrere Multiplexer mit 4 Eingängen, die durch die Steuersignale SZ. und SZ₃ gesteuert werden. Die Multiplexer arbeiten in derselben Weise wie die Multiplexer mit Eingängen, die schon beschrieben worden sind und sind mit ihren Ausgängen entsprechend den in Fig. 3D dargestellten Leitungen mit anderen Schaltungen der zweiten Stufe verbunden. In der zweiten Stufe des Abschnitts Z befinden sich drei Schaltungen des Typs 1 innerhalb der gestrichelten Linien 12. Diese sind von der schon zuvor beschriebenen Art. Innerhalb der gestrichelten Linie befinden sich mehrere Multiplexer mit zwei Eingängen, die entsprechend dem binären Zustand des Signals SA₂ gesteuert werden. Die Ausgänge dieser Multiplexer innerhalb der gestrichelten Linie 40 sind mit

zwei Multiplexern 42 und 44 mit 4 Eingängen verbunden, die über die Ansprechleitung SLL und über die Auswahl leitungen SA. und SA_Q gesteuert werden. Die Multiplexer 42 und 44 arbeiten in derselben Art und Weise wie die zuvor beschriebenen Multiplexer mit 4 Eingangen. Die Ausgänge dieser Multiplexer sind zusammengeschaltet und bilden ein "dot OR" und erzeugen ein Signal, das mit internes C . Signal bezeichnet wird. Dies stellt ein Übertragungsbit dar, welches am Ausgang des Schieberegisters erzeugt wird und welches für bestimmte arithmetische und logische Funktionen in digitalen Computern verwendet wird.

Tabelle 3 gibt die binären Eingangsdaten für das Schieberegister nach der vorliegenden Erfindung an, die die Arbeitsweise der zuvor beschriebenen Schaltkreise steuern. Die Signalleitungen Ip, I, und ι werden zur Festlegung der Anweisungsart verwendet. Da drei Bitstellen zur Verfügung stehen, können acht Instruktionsarten festgelegt werden. Diese entsprechen jenen zuvor im Zusammenhang mit Fig. 2 beschriebenen Betriebsweisen.

Zusätzlich zu diesen Befehlsleitungen gibt es eine Leitung, die mit FW bezeichnet ist. Diese Leitung dient zur Angabe eines Gesamtwortformats. In diesem Fall ist auf dieser Leitung eine binäre Eins und die Eingangsleitungen A., A-, Ap, A. und A_Q werden zur Festlegung des Betrags der Verschiebung in Bits herangezogen.

Wenn auf der Eingangsleitung FW eine Null anliegt und die Eingangsleitung A. auf Eins liegt, gibt dies das Halbwortformat für die Betriebsbefehle, wie sie über die Leitungen I₂, I₁ , und I_Q eingeben werden, an. Der Verschiebebetrag ist in Bits durch Daten auf den Leitungen A₃, Ap, A. und A_Q angegeben. Wenn die Leitungen FW, A. und A₃ alle auf Null liegen, gibt dies das Viertelwortformat an. Die Daten auf den Leitungen Ap, A₁. und A_Q geben die zu verschiebende Bitanzahl an.

Die Eingangsleitung R wird verwendet, um die Verschieberichtung einzugeben. Eine Eins auf der Leitung R steht für eine Verschiebung nach rechts und eine Null auf der Leitung R für eine Verschiebung

nach links.
5

Die Schaltung nach der vorliegenden Erfindung kann auch verwendet werden, um dieselben Schieberegisteroperationen mit 64 Bits durchzuführen, wie das im Zusammenhang mit den 32-Bit-Operationen schon beschrieben worden ist. Bei der 64-Bit-Ausgestaltung, die im folgenden weiter beschrieben werden wird, werden im wesentlichen zwei identische Schaltungen derart verwendet, wie sie schon beschrieben worden sind und die in einer bestimmten Weise miteinander verbunden werden. Wenn die Schaltungen in der 64-Bit-Ausführung vorliegen, müssen die Schaltungen Signale erhalten, die angeben, daß das

der Fall ist. Dieses Signal erscheint auf der Leitung, die mit dB bezeichnet ist. Bei der 64-Bit-Ausführung kann ein erfindungsgemäßer Schaltkreis mit 64 Bits, mit 32 Bits und mit 16 Bits arbeiten. Im Falle der 64-Bit-Ausführung wird ein weiteres Bit benötigt, das den Verschiebebetrag angibt. Dies geschieht über die Leitung,

die mit A. bezeichnet ist. Bei der 64-Bit-Ausführung wird eine bestimmte Verbindung gewählt, die so ist, daß die geraden Datenbits an ein Chip abgegeben werden, welches eine Schaltung aufweist, wie sie zuvor schon beschrieben worden ist, und die ungeraden Bits werden auf ein zweites Chip gegeben, das gleich wie das erste Chip ist. Daher muß die Schaltung wissen, ob sie gerade Datenbits oder ungerade Datenbits empfängt. Dies wird über die Leitung, die mit "Odd" bezeichnet ist, erreicht. Wenn diese Leitung auf Eins liegt, sind die eingelesenen Daten die ungeraden Datenbits, und wenn diese Linie auf Null liegt, sind die eingelesenen

Daten die geraden Datenbits.

Die angegebenen Betriebsweisen des vorliegenden Schieberegisters schließen Betriebsarten mit vorgebbaren Füllbits ein. Dieses Füllbit wird an die Schaltung über die Leitung, die mit F bezeichnet ist, abgegeben.

Aus den oben angegebenen Eingangssignalen werden die Steuersignale zur Steuerung der in den Fig. 3A bis 3D dargestellten Schaltungen erzeugt. Wie in Fig. 3A zu erkennen, gibt es eine Vielzahl von Steuersignalen, die zur Steuerung des Schaltkreises verwendet werden. Diese Steuersignale sind von den Steuersignalen I„, I., Iq, FW, A., A₃, A₂, A., Aq, A,, R, dB und Odd abgeleitet, die in der Tabelle 3 oben quer aufgetragen sind. In den Schaltungsdiagrammen und den Gleichungen der Schaltungen, die zur Ableitung der verschiedenen Steuersignale verwendet werden, sind manchmal über den Signalbezeichnungen Striche angebracht. Das bezeichnet in der üblichen Art und Weise, daß das Signal den entgegengesetzten logischen Zustand desselben Signals ohne diesen Strich hat. In ähnlicher Weise verwenden die Gleichungen die herkömmlichen Symbole, um die logischen Operationen "AND" und "OR" zu bezeichnen.

Spezieller wird zur Bezeichnung der Und-Funktion der Punkt verwendet und zur Bezeichnung der Oder-Funktion das Pluszeichen.

In der Tabelle 4 sind die logischen Gleichungen für die verschiedenen Steuersignale der Fig. 3A angegeben. Einige dieser Gleichungen sind ganz in der Bezeichnung der Eingangssignale, wie sie in der Tabelle 3 angegeben sind, angeführt, während einige andere Gleichungen mit anderen Variablen angegeben werden, die ihrerseits wiederum Kombinationen von Eingangssignalen oder Signalen sind, die in den Schaltungen entweder in Fig. 6 oder Fig. 7 entstehen.

Die Schaltung nach Fig. 6 z.B. ist nur für die Eingangssteuersignale, die in Tabelle 3 aufgelistet sind, verantwortlich und erzeugt Zwischensteuersignale, die mit S_Q, S,, S₂, S₃ und S. bezeichnet sind. Gemäß Tabelle 4 werden diese Signale mit der Schaltung der Fig. 6 erzeugt und werden mit Und-Gliedern mit dem FW Steuersignal zusammengeschaltet und erzeugen so die Signale SC₄-SC₀ entsprechend den in Tabelle 4 dargestellten Gleichungen. Diese speziellen Auswahlsignale werden zur Steuerung der Multiplexer der Fig. 3A in der zuvor beschriebenen Art und Weise herangezogen.

Die Schaltung nach Fig. 7 ist so ausgelegt, daß sie das Signal erzeugt, welches das invertierte Vorzeichenbit darstellt, und welches von dem Schieberegister gemäß der vorliegenden Erfindung bei bestimmten Betriebsweisen, die das Schieberegister durchführt, erhalten werden soll. Das Ausgangssignal der Schaltung der Fig. 7 ist das invertierte Vorzeichensignal und wird an die Ausgangsbitstelle Y₃₁, Y₁₅ oder Y₇ entsprechend der Steuersignale eingelesen, welche an den Multiplexer angelegt werden, der diese Ausgangsbitstelle erzeugt.

In Fig. 7 sind auch für den Nulleingang der Multiplexer mit zwei Eingängen Eingangsdaten von den Datenstellen 63, 31 und 15 vorgesehen. Diese Datenbitstellen werden bei der 64-Bit-Ausführung der

. _ Schaltung gemäß der vorliegenden Erfindung verwendet, um die bei Ib

dieser Ausführung benötigte Vorzeichenbitinformation zu erzeugen. Details der 64-Bit-Ausführung werden weiter unten beschrieben.

Mit dieser obenstehenden Beschreibung ist es für Fachleute einfach, die Steuerschaltung zur Erzeugung der Steuersignale für die Steuerung der Schaltung der Fig. 3A mit den Schaltungen, wie sie in Fig. 6, 7 und den Gleichungen in Tabelle 4 angegeben sind, nachzuvollziehen.

In Tabelle 5 sind die Gleichungen zur Erzeugung der Steuersignale für die Fig. 3B dargestellt. Die Gleichungen in Tabelle 5 umfassen die Signale, die zuvor nicht in der Tabelle 4 aufgeführt worden sind. Diese Steuersignale werden entweder direkt von den Eingangssignalen oder aber von anderen Signalen, deren Gleichungen in Tabelle 5 oder in den Schaltungen in Fig. 6 und 7 dargestellt

sind, abgeleitet. Die Tabelle 6 gibt die Gleichungen für die Steuersignale für die Schaltung in Fig. 3C an. Ähnlich wie die in den anderen Tabellen angegebenen Gleichungen sind die Gleichungen der Tabelle 6 entweder direkt von den Eingängen des Schieberegisters oder von Zwischensignalen abgeleitet, deren Gleichungen in einer

der anderen Tabellen angegeben worden sind. Die Tabelle 7 gibt die

Gleichungen für die weiteren Steuersignale an, die für die Schaltung der Fig. 3D verwendet werden, soweit sie nicht schon zuvor beschrieben worden sind.

Die Fig. 3A bis 3D, 4, 4A, 5, 5A, 6 und 7 in Verbindung mit den Daten der Tabellen 1 bis 7 geben komplett das erfindungsgemäße Schieberegister an. Die dargestellte Ausführung des Schieberegisters zeigt drei funktionale Stufen, obwohl mehr logische Ebenen verwendet werden. Die erste und funktionell Stufe ist ein Links-Byte-Rotator, weil sie die Daten jeweils der O, 8, 16 oder 24 Bitstellen nach links dreht. Dabei werden 40 4 : 1 Multiplexer verwendet und der Betrag der Rotation wird durch die an die Stufe abgegebenen Steuersignale bestimmt. Die zweite funktionell Stufe ist ein Teilschieberegister nach links (left nibble shifter), weil es die Daten entweder der 0 oder 4 Bitstellen nach links verschiebt. Die Schaltung umfaßt in dieser Stufe 35 2 : 1 Multiplexer mit spezieller Funktion und 5 Standard-2 : 1 Multiplexer. Die Logik dieser Stufe wird durch geeignete Steuerfunktionen gesteuert, um je nachdem, wie dies für die spezielle Schieberegisteroperation gewünscht ist, mit Nullen oder Einsen zu füllen und ebenso zur Vorzeichenausdehnung, wo dies erforderlich ist. Die dritte funktionell Stufe umfaßt die dritte logische Stufe, die die Daten um 0 oder 2 Bitstellen nach links verschiebt. Diese Stufe umfaßt 32 2 : 1 Multiplexer und 5 4:1 Multiplexer. Die vierte logische Stufe dient dazu, um die Daten entweder um 0 oder um eine Bitstelle nach links zu verschieben. Diese Stufe und die dritte logische Stufe werden durch geeignete Steuersignale gesteuert, so daß die gewünschte Anzahl der nach links zu verschiebenden Bitstellen bestimmt werden kann. Mit diesem Aufbau können Daten entweder nach links oder nach rechts um jede gewünschte Anzahl von Datenbitsteilen abhängig von dem ausgewählten Verschiebebetrag rotiert werden.

Wie zuvor schon beschrieben ist das Schieberegister gemäß der vorliegenden Erfindung in vier "horizontale" Abschnitte unterteilt, nämlich die Abschnitte C, B, A und Z. Der Abschnitt C erzeugt die

wichtigsten 16 Ausgangsdatenbits Yg₁ bis Y₁₆ und verschiebt keine Daten, wenn die Betriebsart für Halbworte oder Viertelworte gewählt ist. Der Abschnitt B erzeugt die Bitstellen Y₁₅ bis Y_ß. Dieser Abschnitt verschiebt keine Daten, wenn ein Viertelwort oder ein Ein-Byte-Betrieb gefordert ist. Der Abschnitt B wird auch zum Verschieben von Daten in den Abschnitt C verwendet. Der Abschnitt A erzeugt die am wenigsten wichtigen Bytes (Stellen Y₇ bis Y_Q) und verschiebt Daten in den Abschnitt B. Der Abschnitt Z wird zum übertragen von Erzeugungs- und Verschiebedaten in den Abschnitt A verwendet.

Wie zuvor in dieser Beschreibung erwähnt, kann die schon beschriebene Schaltung in einem Aufbau verwendet werden, der es ermöglicht, dieselben Schieberegisteroperationen mit einem 64-Bit-Eingangswort durchzuführen. Die Hardware für eine solche Ausführung ist in Fig. 1 dargestellt. Die Steuersignale zur Steuerung dieser Schaltung finden sich in Tabelle 3. Für die Schaltung in Fig. 8 ist speziell die Tatsache anzumerken, daß die in Zusammenhang mit

den Figuren 3A bis 3D beschriebene Schaltung im wesentlichen nie 20

Elemente umfaßt, die innerhalb der Umrahmung liegen₅die mit "ungerader Verschieber" bezeichnet ist, sowie einen zweiten Satz von Schaltungen, die mit denen identisch sind, die sich innerhalb des mit "gerader Verschieber" bezeichneten Schaltkreises befinden. Der ungerade Verschieber erzeugt an seinem Ausgang einige Steuersignale, die zur Steuerung des 2 : 1 Multiplexers verwendet werden, der mit den Ausgangsbitstellen der beiden Verschieber verbunden ist. Diese Steuersignale sind in Tabelle 8 in der Bezeichnung der Eingangssignale für die beiden Verschieber angegeben. Die in Fig. 8 dargestellte Schaltung zeigt auch zwei Ausgangssignale, die zuvor noch nicht beschrieben worden sind. Diese beiden Signale sind MUX C. und C .. Diese Signale werden von den Eingangssignalen des in Fig. 9 dargestellten Schaltkreises abgeleitet, die im wesentlichen die Eingangssignale für das Schieberegister umfassen, obwohl auch das interne C . der Fig. 3D verwendet wird. Diese Signale sind in Fig. 8 direkt zusammengeschaltet und bilden das Endübertragungssignal (final C .). Die MUX C. Signale sind ebenfalls zusammengeschaltet und bilden einen Eingang für den 2 : 1 Multiplexer, der

BAD ORIGJNAL

mit den Ausgängen der beiden Verschieber verbunden ist. Das MUX C. Signal stellt das Eintragsbit für die Bitstelle niederer Ordnung als Ergebnis der von den ungeraden und geraden Verschiebern durchgeführten Verschiebeoperation an. Das Endsignal final C . gibt das Übertragungsbit niederster Ordnung an, welches von dem Verschieber aufgrund der durchgeführten Verschiebeoperation übertragen wurde. Diese übertragungs- und Eintragsbits werden für verschiedene Betriebsweisen bei digitalen Rechnern und ähnlichem verwendet.
IO

64-Bit-Operationen können durch eine wie zuvor beschriebene Kombination von 32-Bit-Schieberegistern und einem 2 : 1 Multiplexer durchgeführt werden. Diese Ausführung ermöglicht dieselben Funktionen wie die 32-Bit-Ausführung. Die einzigen Unterschiede liegen darin,daßdieGesamtdaten länge und der maximale Verschiebebetrag verdoppelt ist. Die neue Wortlänge beträgt 64 Bit (Gesamtwort), 32 Bit bei einem Halbwort und 16 Bit bei einem Viertelwort. Der Verschiebebetrag kann in beiden Richtungen zwischen O und 63 Bitstellen liegen. Es soll noch besonders auf die folgenden Funktionen hingewiesen werden, die bei dem Zusammenschalten von zwei Schieberegistern auftreten: Eintragseingang am externen 2 : 1 Multiplexer; Datenfüll/Vorzeichenerstreckung; Endübertrag; und interne Wahlleitungen bei der Verschiebung nach rechts. Die zuvor beschriebene Steuerlogik umfaßt alle diese Möglichkeiten. Die Schieberegister werden dadurch bestimmt, daß das Steuersignal "dB" auf eine logische Eins gelegt wird. Das Steuersignal "Odd" wird mit der geeigneten logischen Stufe verbunden ("1" = ungerader Verschieber, "O" = gerader Verschieber). Diese Signale werden von der internen Steuerlogik herangezogen, um die Daten für die Doppellängenausführung zu steuern. Alle geraden Verschiebebeträge (O, 2, 4, ...62) werden von den Schieberegistern unter Verwendung der 5 Steuersignale durchgeführt. Die verbleibenden ungeraden Verschiebebeträge (gerader Verschiebebetrag + 1) werden mittels des externen 2 : 1 Multiplexers unter Verwendung des Steuersignals A . durchgeführt.

Dieses Signal wird auch von der Steuerlogik des Schieberegisters verwendet, um einen geraden/ungeraden Verschiebebetrag festzulegen.

Der externe 2 : 1 Multiplexer ist eine zusätzliche Verschiebestufe und erfordert daher Eintragsdaten von den vorausgehenden Stufen. Zu diesem Zweck wird das Steuersignal MUX C. des ungeraden Verschiebers verwendet. Der Eintrag ist auf das Datenbit 0 (R_Q) gerichtet, welches eine gerade Nummer trägt. Geradzahlige Bits sind immer von ungeradzahligen Bits umgeben. Das ist der Grund dafür, warum die Eintragsdaten, die an R_Q gerichtet sind, immer von dem ungeraden Verschieber stammen müssen.

Die Vorzeichenbytes für die drei Datenformate (dg₃, d₃₁ und d₁₅) sind ungeradzahlig numeriert und müssen mit dem geraden Verschieber für eine arithmetische Vorzeichenerstreckung verbunden werden. Dies wird dadurch erreicht, daß man d₆₃, do. und d.,- als Eingänge für den geraden Verschieber verwendet.

Das Endübertragungssignal kann von beiden Schieberegistern stammen. Ein Schieberegister wird ausgewählt, indem die Verschiebeoperation und der Verschiebebetrag (gerade oder ungerade) festgelegt wird und durch die Betrachtung, ob der Verschieber geradzahlig oder ungeradzahlig bezeichnete Datenbits hat. Die letzte Verschiebestufe besteht ähnlich wie alle anderen Stufen, aus Abschnitten "C", "B" und "A". Der Abschnitt "C" erzeugt die wichtigsten 32 Bits (R_ß3 bis R₃₂) und verschiebt keine Daten, wenn der Halbwort- oder Viertelwortbetrieb durchgeführt wird. Der Abschnitt "B" erzeugt die nächsten 16 Bits (R₃₁ bis R₁₆) und verschiebt keine Daten, wenn im Viertelwortbetrieb gearbeitet wird. Dieser Abschnitt wird auch zum Verschieben von Daten in den Abschnitt "C" verwendet. Der Abschnitt "A" erzeugt die am wenigsten bedeutenden 16 Bits (R₁₅ bis R_Q) und verschiebt die Daten in den Abschnitt "B". Die Auswahlsteuerung eines jeden Abschnitts ist

durch die folgenden Signale unabhängig ansteuerbar: Abschnitt "C" durch das Signal SC_-1; Abschnitt "B" durch das Signal SB_-1; Abschnitt "A" durch das Signal SA_-1,

Die vorgehende Beschreibung ist auf eine spezielle Ausführung gerichtet, bei der bevorzugt eine ECL Logik verwendet werden kann, obwohl ebenso eine CMOS Logik Verwendung finden könnte. Ebenso

r- könnten andere Schaltkreisfamilien verwendet werden. Die internen Schaltkreise des Chips sind Bestandteil einer Makrozellenreihe und werden in Motorolas Makrozellenbibliothek hergestellt. Wenn die Ausführung der in den bereits erläuterten Figuren dargestellten Art und Weise entspricht, können die meisten 32-Bit-Operationen innerhalb von 3,65 Nanosekunden ausgeführt werden, wobei die arithmetische Verschiebung nach links am längsten, nämlich 4,175 Nanosekunden benötigt. Bei der 64-Bit-Ausführung beträgt die Laufzeitzeitverzögerung durch das Schieberegister nach der vorliegenden Erfindung 1,9 Nanosekunden gegenüber der 32-Bit-Ausführung. Im

Gegensatz dazu ist das AS 897 Schieberegister, wie es in der Be-15

Schreibungseinleitung erwähnt ist, ein 15 MHz Teil und entsprechend beträgt die Laufzeitverzögerung durch dieses Teil ca. 67 Nanosekunden. Daher ist die Geschwindigkeit des erfindungsgemäßen Schieberegisters ungefähr 8 mal größer als die des AS 897.

Die vorliegende Beschreibung bezieht sich insbesondere auf die speziell in den Zeichnungen dargestellte Schaltung. Es ist aber für Fachleute klar, daß ein Ersatz durch äquivalente Schaltungen möglich ist und daß man einen solchen Ersatz durchführen kann, ohne

den Schutzbereich der Erfindung, wie er durch die folgenden An-25

Sprüche festgelegt ist, zu verlassen.

Claims

35T3473 GRÜNECKER. KINKELDEY. STOCKMAIR & PARTNER PATENTANWÄLTE CiltjriF'E AN F1ATf4- Α'^-ΚνΜ v: A GRUNECKER ν - ■■■ DR H KINKELDEY :■·. ·.·. DR W. STOCKMAlR ι· sr. λι ι DR K SCHUMANN ρ·.- -.--F P H JAKOB. η·. .·-·. DR G BEZOLD. η·>·. c« ..· W MEISTER ι>·ρ. ".r, H HILGERS. r»"t 'Mc, , _ . , DR H MEYER-PLATm ο·: ...» The Perkin-Elmer Corporation dr μ bott-boden DR U KlNKELDEY »«·. κ. Main Avenue Norwalk, Connecticut 06856 e Ef- D^C ■· OE ι JVt t>E USA BOOO MÜNCHEN 22 MA XtM IL'AN STR ASSE 58 PH 19 393-411/st Hochgeschwindigkeits-Datenschieberegister 15 Patentansprüche

1. Datenschieberegister, das auf Steuersignale hin mehrere Operationen durchführen kann, einschließlich Rotation, logische Verschiebung, arithmetische Verschiebung, Rotation mit vorgebbarem Füllzeichen, logische Verschiebung mit vorgebbarem Füllzeichen, arithmetische Verschiebung mit vorgebbarem Füllzeichen, Rotation und Maskierung sowie Ausblendung und Maskierung, gekennzeichnet durch eine Quelle, bestehend aus einer Vielzahl von Datenbits, die in Bytes von jeweils 8 Datenbits gegliedert sind, durch eine erste Stufe logischer Schaltungen, die Daten aus dieser Datenquelle erhält und an ihrem Ausgang Daten erzeugt, die gegenüber denen der Datenquelle um eine wählbare Anzahl von Bytes jeweils um O, 1, 2 oder 3 Bytes entsprechend dem Steuersignal verschoben sind;

durch eine zweite Stufe logischer Schaltungen, die mit dem Ausgang der ersten Stufe logischer Schaltungen verbunden ist und die am Ausgang Daten erzeugt, die gegenüber den von der ersten Stufe

logischer Schaltungen erhaltenen Daten um einen wählbaren HaIbhytPbotr\io von 0 oder oinpm halben Byte pntsprpchend dem Steuersignal verschoben sind, und wobei die zweite Stufe logischer Schaltungen eine Einrichtung umfaßt, mit der entsprechend den Steuersignalen wählbare Füllbits in die Ausgangsdaten entsprechend der Betriebsart, die durch die Steuersignale ausgewählt wurde, eingesetzt werden können und durch eine dritte Stufe logischer Schaltungen, die mit dem Ausgang der zweiten Stufe logischer Schaltungen verbunden ist, und die am Ausgang entsprechend den Steuersignalen Daten erzeugt, die um einen wählbaren Bitbetrag von 0, 1, 2 oder Bitstellen verschoben sind.

2. Datenschieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die erste Stufe logischer Schaltungen (10) eine Vielzahl von 4 : 1 Multiplexers umfaßt, die zusammengeschlossen sind, um die wählbare Bitverschiebung zu erzeugen.

3. Datenschieberegister nach Anspruch 1, dadurch gekennzeichnet , daß die dritte Stufe logischer Schaltungen eine Vielzahl von 4 : 1 Multiplexern umfaßt_: die so zusammengeschaltet sind, daß sie die wählbare Bitverschiebung erzeugen.

4. Datenverschieberegister nach Anspruch 1, dadurch gekennzeichnet , daß die zweite Stufe logischer Schaltungen Multi- plexer eines ersten Typs umfaßt, wobei jeder Multiplexer einen Einzel- und Ansprecheingang, einen Fülleingang und einen Wahleingang aufweist, sowie zwei Dateneingabeleitungen, wobei dann, wenn der Ansprecheingang in einem Zustand ist, der Ausgang des Multiplexers vom ersten Typ der Zustand einer Datenleitung ist, die durch den Zustand am Wahleingang ausgewählt worden ist und wobei der Ausgang des Multiplexers ersten Typs im Zustand des Fülleingangs ist, wenn der Ansprecheingang im anderen Zustand ist.

5. Datenschieberegister nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Stufe logischer Schaltungen Multiplexer eines zweiten Typs umfaßt, von denen jeder zwei Ansprecheingänge (EN und EN.), zwei Dateneingänge (A und B), einen Fülleingang (S ) und einen Wahleingang (S₉) aufweist, wobei der Multiplexer zweiten Typs entsprechend der folgenden Wahrheitstafel arbeitet und X den tristabiien Zustand bezeichnet.

A
ι π 0 B ^Sx ^ENb ^ENa ^S2 Ausgang XU 1 X X X 1 1 0 0 X X X 1 1 0 1 15 _x 0 X 1 1 1 0 X 1 X 1 1 1 1 X X 0 X 0 0 0 X X 1 X 0 0 1 X 0 0 X 1 0 X 1 0 X 1 1

6. Datenschieberegister, das abhängig von Steuersignalen mehrere Betriebsweisen durchführen kann, einschließlich Rotation, logischer Verschiebung, arithmetischer Verschiebung, Rotation mit programmierbarer Füllung, logische Verschiebung mit programmierbarer Füllung, arithmetische Verschiebung mit programmierbarer Füllung, Rotation und Maskierung sowie Ausblendung und Maskierung, dadurch g e k e nnzeichnet, daß das Schieberegister eine Schaltung umfaßt, wie sie in den Fig. 3A bis 3D, 4A, 5A, 6, 7 gezeigt ist und Steuerkreise, die den Gleichungen in Tabelle 4, 5, 6, 7 und 8 gehorchen.

7. Datenschieberegister nach Anspruch 6, dadurch gekennzeichnet, daß die Schaltung in Großgruppenintegration (LSI)

ausgeführt ist und einen einzigen mehrpoligen Chip umfaßt. 35

8. Datenschieberegister nach Anspruch 6, dadurch gekennzeichnet , daß es einen weiteren Schaltkreis des im Anspruch 6 bezeichneten Typs umfaßt, der an seinen Ausgängen mit mehreren Multiplexern verbunden ist derart, wie das in Fig. 8 dargestellt ist.

9. Datenschieberegister, das abhängig von Steuersignalen in der Lage ist, mehrere Betriebsarten durchzuführen, einschließlich Rotation, logische Verschiebung, arithmetische Verschiebung, Rotation mit programmierbarer Füllung, logische Verschiebung mit programmierbarer Füllung, arithmetische Verschiebung mit programmierbarer Füllung, Rotation und Maskierung und Ausblendung und Maskierung, gekennzeichnet durch eine Quelle, die aus einer Vielzahl von Datenbits besteht, die in Bytes von jeweils 8 Datenbits untergliedert sind, durch ein gerades Datenschieberegister, das eine erste Stufe logischer Schaltungen umfaßt, die Daten aus der Datenquelle aufnimmt und die an ihrem Ausgang Daten erzeugt, die bezüglich den von der Datenquelle erhaltenen Daten um eine wählbare Anzahl von Halbwörtern abhängig von den Steuersignalen um jeweils O, 1, 2 oder 3 Halbwörter verschoben sind, durch eine zweite Stufe logischer Schaltungen, die mit dem Ausgang der ersten Stufe logischer Schaltungen verbunden ist, und die am Ausgang Daten erzeugt, die gegenüber den Daten der ersten Stufe logischer Schaltungen um eine wählbare Anzahl von Bytes, entweder O oder 1 Byte, abhängig von den Steuersignalen, verschoben sind, und wobei die zweite Stufe logischer Schaltungen eine Einrichtung umfaßt, die entsprechend den Steuersignalen wählbare Füllbits in die an dieser Stufe erzeugten Ausgangsdaten entsprechend der Betriebsweise, die durch die Kontrollsignale ausgewählt worden ist, einsetzt, durch eine dritte Stufe logischer Schaltungen, die mit dem Ausgang der zweiten Stufe logischer Schaltungen verbunden ist und die am Ausgang entsprechend den Steuersignalen Daten erzeugt, die um einen wählbaren Betrag von O, 2, 4 oder 6 Bitstellen verschoben sind, und wobei der gerade Verschieber so angeschlossen ist, daß er geradzahlige Datenbitstellen am Eingang der ersten

Stufe logischer Schaltungen empfängt, und durch ein Datenschieberegister für ungerade Daten, mit einer ersten Stufe logischer Schaltungen zum Empfangen von Daten aus der Datenquelle, die am Ausgang Daten erzeugt, die gegenüber den Quelldaten um eine wählbare Anzahl von Halbwörtern abhängig von den Steuersignalen um 0, 1, 2 oder 3 Halbwörter verschoben sind, mit einer zweiten Stufe logischer Schaltungen, die mit dem Ausgang der ersten Stufe logischer Schaltungen verbunden ist, um an ihrem Ausgang Daten zu erzeugen, die gegenüber den Daten aus der ersten Stufe logischer Schaltungen um einen wählbaren Bytebetrag von entweder 0 oder 1 Byte, entsprechend den Steuersignalen, verschoben sind, und wobei die zweite Stufe logischer Schaltungen eine Einrichtung umfaßt, die entsprechend den Steuersignalen wählbare Füllbits in die Ausgangsdaten dieser Stufe entsprechend der durch die Steuersignale gewählten Betriebsweise einsetzt und mit einer dritten Stufe logischer Schaltungen, die mit dem Ausgang der zweiten Stufe logischer Schaltungen verbunden ist, und die an ihrem Ausgang abhängig von Steuersignalen Daten erzeugt, die um einen wählbaren Bitbetrag vco. 0, 2, 4 oder 6 Bitstellen verschoben sind, und mit einer Vielzahl von 2 : 1 Ausgangsmulti-ρlexern,dia jeweils mit derselben vorbestimmten Stelle der dritten Stufe logischer Schaltungen von dem ungeraden Verschieber und von dem geraden Verschieber angeschlossen sind, um abhängig von Steuersignalen entweder eine 0- oder 1-Bitverschiebung am Ausgang des ungeraden Verschiebers und des geraden Verschiebers, abhängig von den angelegten Steuersignalen, zu erzeugen.