JPS62115529A

JPS62115529A - 多機能双方向バレルシフタ

Info

Publication number: JPS62115529A
Application number: JP60254965A
Authority: JP
Inventors: Kazuhide Hosaka; 保坂　和秀
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1985-11-15
Filing date: 1985-11-15
Publication date: 1987-05-27

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、入力データを双方向にシフトさせ、さらに、
そのデータを所定の規則で変換することのできる多機能
双方向バレルシフタに関する。

〔従来の技術〕

コンビ二一夕の演算回路等において、所定の順に整列さ
れたパラレル入力データを、右方向あるいは左方向にシ
フトさせる回路（シフタ）がしばしば使用されている。

例えば“００１１１”という内容のデータを右方向にサ
イクリックに２ビットシフトさせると、“１１００１”
となり、左方向に２ビットシフトさせると“１１　］、
　ＯＯ”となる。

従来よく使用されている３２ビツトバレルシフタを第１
３図に示す。

このバレルシフタは、入力データを“０“ビットまたは
“１”ビットシフトする第１役目のシフト部１１と、“
０”ビットまたは“２”ビットまたは“４″ピツＩ・ま
たは′６”ビットシフトする第２段目のシフト部１２と
、０”ビットまたは′°８”ビットまたは“１６″ビツ
トまたは“２４”ビットシフトする第３段目のシフト部
１３とから構成されている。

これらのシフト部は互いにカスケードに連結され、各シ
フト部のシフト数を加算したものが入力信号の総シフト
数となる。

このシフト数表示信号をディジタル信号で“ＡＢＣＤＥ
“と表すと、各シフト部１１．１２．１３のセレクタ端
子Ｓ１、ＳＯには、それぞれ図のように１〜２ビツトず
つこの信号が分割されて、負極性のセレクタ信号となっ
て入力する。第１段目のシフト部１１にはセレクタ信号
が１ビツトしか入力しない。そこで、セレクタ信号が入
力しないセレクタ端子Ｓ１は、常にハイレベルにプルア
ップされた構成となっている。

各シフト部１１．１２．１．３には、そのシフト数を指
示するシフト数表示信号が入力する。このようなシフト
部に使用する集積回路には、例えば２５Ｓ１０　（市販
の製品記号）がある。この集積回路は、４ビツトの入力
信号を最大４ビットシフトさせる回路素子である。３２
ビツトの入力信号を受け入れて、それを片方向にシフト
させるためには、この回路素子を、１段あたり８個必要
とする。従って、第１３図の場合、合計２４個を必要と
する。そのシフト方向け例えば右方向の一方向のみであ
る。

この２５Ｓ１０の真理表（ＴＲ［ＪＴＨＴＡＢＬＥ）を
第１４図に示した。

ずなわち、Ｓｌ、ＳＯ端子に入力する２ビツトのセレク
タ信号に対して、７個の入力端子Ｉ３〜１、．３に入力
するデータＤ３〜Ｄ　、、−ｓは、それぞれこの図表の
ように出力端子Ｙ３〜Ｙｏ　に接続され、順に接続が切
り換えられる。なお、○Ｅは出力イネーブル端子を意味
し、Ｘは信号の入力が阻止される端子を示し７ている。

この入力端子１３〜Ｉ−ｓに、入力データＤ３〜Ｄ　−
３をそのままの順でパラレルに入力さ世るだけでなく、
その入力方法を工夫すれば、４ビツト以北のソフト量を
得ることができる。

第１５図に示したように、１６ビツトパラレル（１）入
力データＢ。−Ｂ１０を、４ビツトおきにピックアップ
して、それぞれ４ビツトずつ４個の素子１５に入力する
ようにすれば、入力データを“０”、“４”、“８“あ
るいは“１２″ビットシフトさせることができる。

第１３図の例では、第１役目のシフト部に３２ビツトの
入力データ１０をそのままの順でパラレルに入力させ、
第２段目のシフト部には、第１役目の出力データを２ビ
ツトおきに上記の要領でピックアップして入力させ、第
３段目のシフト部には、第２段目の出力テ′−りを８ピ
ツ）Ｊきにピックアップして入力させている。

このようにして、第１３図のパラレルシフタは３２ビツ
トの入力データを０ビツトから３１ビツトまで右方向に
シフトすることができる。

この技術は例えば（３ｉｐｏｌａｒ旧ｃｒｏｐｒｏｃｅ
ｓｓｏｒＬｏｇｉｃ　ａｎｄ　Ｉｎｔｅｒｆａｃｅ　Ａ
ＤＶＡＮＣ［ＥＤ　ＭＩＣＲＯＤＥＶＩＣＥ１９８３　
Ｄａｔａ　Ｂｏｏｋ　）に記載されＣいる。

〔発明が解決しようとする問題点〕

このような従来のパラレルシフタは、入力データを、一
方向にのみシフトさせるものである。

従って、例えば右方向のパラレルシックを組んだ場合、
左方向のシフトの要求があった場合は右方向のシフト数
に換算して各シフト部に制御信号を入力する回路が必要
となる。

このような回路の実現のためには、制御信号の演算、桁
上がりの処理等があっ゛Ｃ１比較的大幅なハードウェア
の追加が必要で、回路設計上あるいはスペース上不利に
なるという問題があった。

一方、入力データをシフトさせる場合、先に説明したよ
うなサイクリックシフト法のほか、ロジカルシフト法や
アリスフティックシフト法という方法がある。

サイクリックシフト法は、例えば入力データを右方に一
定量シフトさせて、右側にオーバーフロ−したデータを
左側に順に詰めるようにする。

これに対して、ロジカルシフト法は、オーバーフローし
たデータは消滅し、シフトさせた数だけ左側に“０″を
詰める。

また、アリスフティックシフト法は、ロジカルシフト法
と同様であるが、“０”を詰める代わりに、いわゆる数
値データの正負の符号に相当亥るデータを詰める。

ロジカルシフト法は例えば画像データの処理等によく使
用され、アリスフティックシフト法は例えば浮動小数点
の演算等の数値処理にしばしば使用される。

バレルシフタは、これらの各種のシフト法のいずれにも
使用されることが好ましい。

ところが、このような多種の機能を付加するためには、
一般に、複雑な制御回路の外付けを必要とする。

例えば、このために、バレルシフタの前段にデータの一
部を変換処理する回路を別途設けるようにする。

こうした複雑な回路構成となるため、従来、３２ビツト
バレルシフタでは、サイクリック双方向シフトとロジカ
ル片方向シフトが紹介されている程度にすぎない（Ｂｉ
ｐｏｌａｒ　Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ　Ｌｏｇｉ
ｃａｎｄ　　Ｉｎｔｅｒｆａｃｅ　　ＡＤＶＡＮＣＥＤ
　　ＭＩＣＲＯＤＥＶＩＣＢ　　１９８３　　Ｄａｔａ
１３ｏｏｋ）　。

本発明は、以上の点に着目してなされたもので、入力デ
ータを双方向にシフトでき、かつ、サイクリックシフト
のみならず、ロジカルシフトやアリスマティックシフト
を行い、そのとき必要なデータの変換を行うことのでき
る多機能双方向バレルシフタを提供することを目的とす
る。

〔問題点を解決するための手段〕

本発明の多機能双方向バレルシフタは、入力データをシ
フトすべき数を表すシフト数表示信号を受け入れて、こ
のシフト数に応じて入力データを一方向ヘシフトさせる
シフト部が、２段以上カスケードに連結されて成り、各
シフト部の前段にそのシフト部がシフトする入力データ
の一部を、ロジカルシフトの場合はロジカルゼロに変換
し、アリスマティックシフトの場合は符号データに変換
して、上記シフト部に向け出力する入力制御手段を設け
、上記シフト数表示信号とシフト方向を制御するシフト
方向制御信号とから一定方向のシフト数表示信号を得て
、これを上記各シフト部に向け出力するシフト制御手段
を設けたことを特徴とするものである。

ここで、上記シフト制御手段は、上記シフト部がシフト
する方向と逆方向に入力データをシフトさせる旨のシフ
ト方向制御信号が入力したとき、上記シフト数表示信号
を反転させる反転手段と、このとき、さらに入力データ
を１ビットシフトさせる補正手段とが設けられることが
好ましい。

〔作用〕

カスケードに連結された各シフト部はそれぞれ所定ビッ
ト数入力データをシフトする。すなわち、このバレルシ
フタを通過した入力データは各シフト部でシフトされた
合計のシフト数だけシフトされる。

ここで、各シフト部ごとに、そこでシフトする入力デー
タの一部を、シフト法に応じて変換するようにする。

こうすることによって、極めて少ないハードウェアによ
って多機能のバレルシフタを実現することができる。

また、このように、シフト数表示信号（これは何ビット
かのディジタルデータである）を、まず反転手段で反転
すると、いわゆる補数に相当する信号が得られる。

これを順方向のシフト数表示信号とみなして入力データ
を順方向にシフトさせ、さらに、補正手段によってもう
１ビット分入カデータを順方向にシフトさせる。

こうすれば、逆方向のシフト数表示信号が入力した場合
にも、入力データを順方向にのみにシフトさせるシフト
部によって、容易にこれと等価のシフトを達成すること
ができる。

〔実施例〕

（ブロックの説明）第１図は本発明の双方向バレルシフタの実施例を示すブ
ロック図である。

このバレルシフタは、第１３図に示したものと同様に、
第１段目のシフト部２１と第２段目のシフト部２２と第
３段目のシフト部２３とをカスケ゛−ドに連結したもの
である。

各シフト部２１〜２３は、例えば最大４ビットシフトさ
せることのできる８個の集積回路（２５Ｓ１０）をそれ
ぞれ第１５図に示したような要領で直列接続して構成さ
れる。

第１段目のシフト部２１は、入力データ１０を“０”ビ
ットまたは“１”ビットあるいは“２″ビットシフトし
、第２段目のシフト部２２は、“０”、２″、′４′あ
るいは６”ビットシフトし、また第３段目のシフト部２
３は、“０″、“８″、”１６”あるいは“２４″ビッ
トシフトするよう構成されている。

また、各シフト部２１．２２．２３のシフト数を制御す
るために、各セレクタ端子Ｓ１とＳＯに対して、シフト
制御手段３０からセレクタ信号が入力するよう結線され
ている。

一方、各シフト部２１〜２３の前段には、それぞれ入力
データの一部を所定のデータに変換する入力制御手段２
６．２７．２８が設けられている。

第１段目のシフト部２１に入力する入力データ１０は３
２ビツトパラレルのものとし、これを“ＤＯＯ〜Ｄ３１
　”と表示すると、“Ｄ３０″、’　Ｄ３１　’　−。

１Ｄ００”の３ビツト分のデータがこのシフト部２１に
入力するとともに入力制御手段２６に入力する。

また第２段目のシフト部２２に入力する入力データＤ０
０１〜Ｄ３１　’も同様に３２ビツトパラレルなデータ
であるが、そのうち、“Ｄ２６１〜Ｄ３１　”″、Ｄ０
２１〜ＤＯ７”の合計１２ビット分のデータが、このシ
フト部２２に入力するとともに入力制御手段２７に入力
する。

第３段目についても同様にして、３２ビツトの入力デー
タ“ｐｏｏ”〜Ｄ３１””のうち、“ＤＯ８”〜Ｄ３１
””の合計２４ビット分のデータが入力制御手段２８に
入力する。

（シフト制御手段）各シフト１２１〜２３のセレクタ端子Ｓ１とＳＯには、
シフト制御手段３０から５ビツトのシフト数表示信号“
ＡＢＣＤＥ”を分配し処理したセレクタ信号が入力する
よう結線されている。

シフト制御手段３０は、補正手段３１と反転手段３２と
を有している。

第１段目のシフト部２１のセレクタ端子Ｓ１とＳＯには
、補正手段３１の出力信号がセレクタ信号となって入力
する。また、第２段目と第３段目のシフト部２２．２３
のセレクタ端子Ｓ１とＳＯには、反転手段３２の出力信
号がセレクタ信号となって入力する。

補正手段３１にはシフト数表示信号の最下位のビット“
Ｅ″を負極性にした信号が入力する。

また、反転手段３２は一対の反転回路３３を１組とする
２組の回路から構成されている。第３段目のシフト部２
３用の反転回路３３には、シフト数表示信号の上位２ピ
ツ）”ＡＢ”を負極性にした信号が入力する。

また、第２段目のシフト部２２用の反転回路３３には、
シフト数表示信号のその次の２ビツト“ＣＤ”を負極性
にした信号が入力する。

（シフト制御手段の動作）ここで、シフト制御手段の動作原理を説明すると次のよ
うになる。

まず、シフト数表示信号″ＡＢＣＤＥ”の各ビットを反
転する。そして、第１段目については、その反転後の信
号に１を加算した数に相当するシフト数だけ入力データ
をシフトする。

第２図はその反転時の状態を示す図表である。

この図表では、シフト数表示信号の各ピッ）Ａ〜Ｅを負
極性で示し、その右側に１０進法で対応する数値を示し
た。同様にして、さらにその右側にはシフト数表示信号
を反転したパタンを示し、その右側に１０進法で対応す
る数値を示した。

例えば左方向に１ビットシフトさせるということは、右
に３１ビットシフトさせることと同じことである。この
１ビツト右シフトのシフト数表示信号のバタンは負極性
で表すと“１１１１０”であるが、これを反転して１０
進数に直すとこの図表に示すように“３０”となる。従
って、これに“１”を加算すれば右にシフトさせた場合
のシフト数表示信号“３１”が得られる。

第１図の実施例においては、この１”を加算する動作を
第１段目のシフト部２１により実行している。

まず、反転手段３２でも、補正手段３１でも、そこへ入
力するシフト数表示信号がそれぞれ反転される。

このとき、補正手段３１では、シフト数が“０”のとき
は、これを反転してシフト数を＃１”とし、これにｗｌ
”を加算して、結局２ビットシフトする信号を得る。

また、シフト数が“１”のときは、これを反転してシフ
ト数が０”とし、これに“１”を加算して、結局１ビッ
トシフトする信号を得る。

第１段目のシフト部２１は、第１３図で説明した従来の
ものの場合、“０”ビットあるいは“１”ビットのいず
れかのシフト数だけ入力データをシフトさせる動作をし
ていた。

これに対してこの第１図の実施例のものは、さらに入力
データを“２”ビットシフトさせることもできるよう結
線されている。

すなわち、第１表に示すように、シフト数表示信号が端
子Ｓ１とＳＯに入力したとき、右シフトの場合には“０
”ビットまたは“１”ビットだけ入力データをシフトす
るよう動作する。

一方、第２表に示すように、シフトが左シフトの場合に
は、“１″″ビツトまたは“２”ビットだけ、入力デー
タをシフトするよう動作する。

第１表（右シフト時）（以下余白）第２表（左シフト時）（各部の具体例）竿３図に上記反転手段３２を構成する１組の反転回路３
３の具体例を図示した。

この回路は、第２役目のシフト部２２のセレクタ端子Ｓ
１とＳＯに入力するセレクタ信号の処理用であって、第
３段目のシフト部２３のためにもう一組同様の回路が設
けられる。

この回路は、２個のイクスクルーシブオア回路３３ａ、
３３ｂで構成され、それぞれのイクスクルーシブオア回
路に、シフト数表示信号のうちの２つのビット“ＣＤ”
が負極性で入力し、′かつシフト方向制御信号Ｆがこれ
らと共に入力するよう結線されている。

これによって、シフト方向制御信号Ｆが右シフトを意味
するものの場合、入力信号はそのまま出力され、左シフ
トを意味するものの場合、入力信号は反転して出力され
る。

また、第４図に補正手段３１の゛具体例を図示した。

この回路は、１つのナンド回路３１ａから構成され、シ
フト数表示信号の最下位のビット“Ｅ”が負極性で入力
し、これがそのままシフト部２１のセレクタ端子ＳＯへ
出力されるほか、これとシフト方向制御信号Ｆとがナン
ド回路３１ａに入力するよう結線されている。

これによって、右シフトを意味するものの場合、入力信
号をそのまま第１段目のシフト部２１のセレクタ端子Ｓ
１とＳＯとに出力する。またシフト方向制御信号Ｆが左
シフトを意味するものの場合、入力信号を反転しかつそ
れに１を加算した値を出力する。

このようにして、右方向シフトであっても左方向シフト
であっても、そのシフト方向制御信号とシフト数表示信
号とを受け入れて右方向シフトに換算して、自由に入力
データのシフトを行うことができる。

（入力制御手段の動作）以上のように、シフト部２１は、入力データを右方向に
“０”、“１”あるいは“２”ビットシフトし、シフト
部２２は、入力データを同じく右方向に“０”、２”、
“４”あるいは“６”ビットシフトする。そしてシフト
部２３は、入力データを“０”、８”、“１６′″ある
いは“２４″ビットシフトする。

まず、シフト部２１の前段の入力制御手段２６に入力す
るデータに着目すると、そのうちの“ＤＯＯ１Ｄ３０、
Ｄ３１＃の３ビツトのデータが、第６図の図表に示すよ
うに変換される。

すなわち、右サイクリック、左サイクリック、右ロジカ
ル、左ロジカル、アリスマティックと、そのシフト方式
によって、入力データをそれぞれ異なるデータに変換し
、右シフトのために２ビツト、左シフトのために３ビツ
トのデータを用意し、これをシフト部２１の端子に入力
する。

シフト部２２の前段の入力制御手段２７についても同様
で、ここでは、第７図の図表に示したよう＋、：　”　
Ｄ２６　’　〜Ｄ３１　’”、“ＤＯ２”　〜ＤＯ７’
　”　ノ合計１２ビットのデータを変換する。

シフト部２３の前段の入力制御手段２８については、シ
フト数が最大２４ビツトとなるので、“ＤＯ８”〜Ｄ３
１””の合計２４ビツトのデータの変換を行う。その変
換内容を第８図の図表に示した。

上記いずれの入力制御手段、においても、ロジカルシフ
トを表示する信号ＬＳとアリスマティックシフトを表示
する信号ＡＳ１およびシフト方向制御信号Ｆが入力し、
その内容に応じて第６図から第８図の各図表に示したい
ずれかの変換方式が選択されて実行される。

（入力制御手段の具体例）（第１段目）第９図は上記第１段目のシフト部２１と入力制御手段２
６との具体的な結線図である。

ここで、ロジカルシフトを表示する信号ＬＳは、ロジカ
ルシフトのときは１”、それ以外のときは“０”となる
信号とする。また、アリスマティックシフトを表示する
信号ＡＳは、アリスマティックシフトのときは“１”、
それ以外のときは“Ｏ゛となる信号とする。従って、サ
イクリックシフトのときは、両信号ＬＳＳＡＳは共に１
１１０１１となる。

この入力制御手段２６には、上記の信号ＡＳ、ＬＳのほ
かに、先に説明したシフト方向制御信号Ｆと、シフト数
表示信号“Ａ−Ｅ”を負極性にしたものと、データ“Ｄ
２９１、ＤＯＯ１Ｄ３０、Ｄ３１”が入力する。

入力制御手段２６は、セレクタ２６１と、ナンド回路２
６２、オア回路２６３、アンド回路２６４および多入力
のノア回路２６５とから構成されている。

このセレクタ２６１は、セレクタ端子ＳＯの入力が“０
”のときに上から奇数番目の入力端子■、■、■と出力
端子ＴＯ〜Ｔ２とを接続する。また、セレクタ端子ＳＯ
の入力が“１”のときは上から偶数番目の入力端子■、
■、■と出力端子ＴＯ〜Ｔ２とを接続する。

また、イネーブル端子Ｅの入力が“１”のときは出力端
子ＴＯ〜Ｔ３が全て“０”とされ、Ｅの入力が“０”の
ときは、入力端子■〜■に入力したデータが選択されて
出力端子ＴＯ〜Ｔ３の側に出力する。なお、このイネー
ブル端子Ｅにはロジカルシフトを表示する信号が負極性
で送り込まれ、さらに反転して入力する。まず、通常の
サイクリックシフトの場合は、入力端子■、■、■に入
力したデータ“Ｄ２９、Ｄ３０、Ｄ３１″が出力端子Ｔ
Ｏ〜Ｔ２に出力される。これによって、シフト部２１の
データ“ＤＯＯ”（アンド回路２６４から入力）の上方
に“Ｄ３１〜Ｄ２９”が入力し、最大３ビツトのシフト
に対応できるようになる。

ここで、例えばロジカルシフトの場合、このイネーブル
端子Ｅが“１”となり、セレクタ２６１の出力はすべて
“０″′となる。これによって、シフト部２１の上方の
３本の端子の入力データはすベて“０”となる。

従って、このシフト部で入力データが右・＼３ビットシ
フトされた場合、“ＤＯＯ”の左側に“０”が３個詰め
られることになる。

また、アリスマティックシフトの場合には、接続が切り
換わり、出力端子ＴＯ〜Ｔ２にはすべてデータ“ＤＯＯ
”が出力するようになる。これによって、シフト部２１
において入力データが右にシフトすると、“Ｄ００″の
左側に“ＤＯＯ”がさらに最大３個詰められることにな
る。

なお、ここで、シフト部２１ヘセレクタを通過せずに入
力するデータ“ＤＯＯ”は、アンド回路２６４から成る
ゲートを介して入力する。

ここでは、ロジカルシフト信号ＬＳとシフト方向制御信
号Ｆとについて、ナンド回路２６２でナンドをとった信
号を、オア回路２６３の一方に入力し、シフト数表示信
号のすべてのビットを多入力ノア回路で処理し、これを
オア回路２６３の他方に入力する。

ナンド回路２６２からは、左ロジカルシフトの場合のみ
“０″が出力する。

また多入力ノア回路２６５からは、シフト数が０のとき
のみ“０”が出力する。従って、左ロジカルシフトで左
０ビットシフトのときのみアンド回路２６４のゲートが
閉じる。この場合の“ＤＯＯ”の信号を“０”にするた
めである。シフト部２１は、セレクタ端子ＳＯと３１と
にシフト制御手段３０（第１図）からシフト数表示信号
が入力し、このほかにデータ“Ｄｏｌ、ＤＯ２、ＤＯ３
”が入力するよう結線されている。このシフト部２１に
は、これ以外に、７個の同様の集積回路が設けられて、
第１５図で示したように結線され、合計３２ビツトの入
力データをシフトするよう構成されていることはいうま
でもない。

（第２段目）第１０図は第２段目のシフト部２２と入力制御手段２７
との具体的な結線図である。

この図において、入力制御手段２７のセレクタ２７１に
は、第１段目のシフト部２１のシフト方向制御信号“Ｄ
００１〜Ｄ３１９″のうち、“Ｄ２６９、ＤＯＯ’　、
Ｄ２８　’、Ｄ３０７”が入力する。データ“ＤＯＯ”
が、端子■、■、■に入力するよう結線されているとこ
ろは、第１段目の入力制御手段２６と同様である。また
、このセレクタ２７１の動作およびセレクタ信号等も第
１段目のものと同様であり、重複する説明を省略する。

一方、シフト部２２の入力データは、セレクタ２７１の
出力端子ＴＯ〜Ｔ２の出力と、第１段目のシフト部２１
の出力したデータ“ＤＯＯ””と、入力制御手段２７を
通過してくるデータ“Ｄ０２９″、”ＤＯ４’”および
“ＤＯ６””である。

ここで、入力制御手段２７には第１段目のものと同様に
、ロジカルシフト信号ＬＳとシフト方向制御信号Ｆとの
ナンドをとるナントゲート２７２が設けられる。そして
、上記データ“ＤＯ２”″、”　ＤＯ４’”および“Ｄ
Ｏ６”　”は、それぞれアンド回路２７３．２７４．２
７５から成るゲートを通過してシフト部２２に入力する
。

ここでは、左ロジカルシフトのとき常に、すべてのアン
ド回路２７３．２７４．２７５のゲートが閉じ、上記３
つのデータに相当するシフト部２２への入力が“０”と
なる。

またシフト部２２のセレクタ端子ＳＯと８１には、シフ
ト方向制御信号の２ビツト“Ｂ”、“Ｃ”が入力する。

この回路も゛、同様にして残り７個の集積回路が設けら
れて構成されることはいうまでもない。

（第３段目）第１１図は、第３役目のシフト部２２と入力制御手段２
８との具体的な結線図である。

この図において、入力制御手段２８のセレクタ２８１に
は、第２段目のシフト部２２の出力データ“Ｄｏｏ”〜
Ｄ３１””のうち、“ＤＯ８”、ＤＯＯ”、Ｄ１６”、
Ｄ２４””が入力する。データ“ＤＯＯ””が端子■、
■、■に入力するよう結線されているのは、第１段目、
第２＆目と全く同様である。また、このセレクタ２８１
の動作も同様である。なお、セレクタ２８１のイネーブ
ル端子Ｅには、シフト方向制御信号Ｆとロジカルシフト
信号ＬＳとが、アンド回路２８２を経て入力するよう結
線されている。

一方、シフト部２３の入力データは、セレクタ２８１の
出力端子ＴＯ〜Ｔ２の出力と、第２段目のシフト部２２
の出力したデータ“ＤＯＯ”’と、入力制御手段２８を
通過してくるデータ“００８””、“Ｄ１６”″および
“Ｄ２４””である。

これらは、いずれもアンド回路２８３．２８４．２８５
から成るゲートを通ってシフト部２３に入力する。これ
らのゲートは、ノア回路２８６とオア回路２８７の出力
信号により開閉される。

アリスマティックシフト信号ＡＳとロジカルシフト信号
ＬＳとが、ノア回路２８６に入力し、この出力とシフト
方向制御信号Ｆとがオア回路２８７に入力する。

すなわち、サイクリックシフトのときのみノア回路２８
６の出力が１となり、左シフトかあるいはサイクリック
シフトのときのみゲートが開くことになる。この動作の
目的は前述と同様であり、その説明を省略する。このシ
フト部２３も前段と同様に、８個の集積回路で構成され
、それぞれ同様の入力制御手段２８が設けられ、各入力
制御手段に３ビツトずつ合計２４ビツトの入力データが
振り分けられる。

このようにして、第８図の図表に示した出力データが得
られる。

（実際のシフト例）第１２図は、本発明の多機能双方向バレルシフタが、実
際に入力データを左方向に５ビツトロジカルシフトした
場合の、各シフト部２１．２２．２３の出力信号を示し
た説明図である。

まず左に５ビットシフトするいうことは、右に２７ビッ
トシフトするということである。この場合、第１段目で
１ビツト、第２役目で２ビツト、第３段目で２４ビツト
右にシフトさせることになる。

従って、第１段目のシフト部２１に、３２ビツトの入力
データ６Ｄ００〜Ｄ３１′″が入力すると、そこからは
’　ＤＯＯ’″が“０”に変換されて右方向に１ビット
シフトし、左側に”　Ｄ３１　’がシフトされたデータ
が得られる。

次の段でも同様にして、“ＤＯＩ、Ｄ０２″の合計２ビ
ツトが０”に変換されて、“Ｄ２９〜Ｄ３０”の２ビツ
トが左側にシフトされたデータが得られる。

最後に第３段目で、左側に“Ｉ）０５〜Ｄ２８″の２４
個のデータがシフトされ、“ＤＯ３、ＤＯ４”が“０”
に変換されたデータが得られる。

本発明の多機能双方向バレルシフタは、このようにして
、シフトする方式を表示した信号ＡＳとＬＳの内容に応
じて、所定の変換を行いながら、データを双方向にシフ
トすることができる。

〔変形例〕

本発明の双方向バレルシフタは以上の実施例に限定され
ない。

シフト部前段に設ける各入力制御回路や補正手段や反転
手段は、同様の機能を有する既知の論理回路を組み合わ
せたものに置き換えてさしつかえない。また、シフト部
には、上側のほかに、例えば８１５７などのセレクタ用
集積回路を用いて構成してもさしつかえない。

〔発明の効果〕

以上説明した本発明の多機能双方向バレルシフタは、従
来のバレルシックに最小限のハードウェアを追加するこ
とにより、アリスマティックシフトやロジカルシフトを
可能にし、さらに、双方向に動作させることもでき、設
計上あるいはコスト上の問題を解決したものである。

【図面の簡単な説明】

第１図は本発明の双方向バレルシフタの実施例を示すブ
ロック図、第２図はそのシフト数表示信号の反転バタン
等を示す図表、第３図は反転手段の具体例を示す結線図
、第４図は補正手段の具体例を示す結線図、第５図は入
力データの構成を示す説明図、第６図と第７図および第
８図はそれぞれ入力制御手段２６．２７．２８の変換動
作を説明する図表、第９図と第１０図および第１１図は
それぞれ入力制御手段２６．２７．２８の具体例を示す
結線図、第１２図は各シフト部２１．２２．２３の出力
するデータの説明図、第１３図は従来の双方向バレルシ
フタの一例を示すブロック図、第１４図はそれに使用す
る集積回路の真理表、第１５図は従来のバレルシフタの
シフト部の例を示す結線図である。１０・・・・・・入力データ、２１．２２．２３・・・・・・シフト部、２６．２７．
２８・・・・・・入力制御手段、３０・・・・・・シフ
ト制御手段、３１・・・・・・補正手段、３２・・・・・・反転手段。出　　願　　人日本電気株式会社代　　理　　人

Claims

【特許請求の範囲】１、入力データをシフトすべき数を表すシフト数表示信
号を受け入れて、このシフト数に応じて入力データを一
方向へシフトさせるシフト部が、２段以上カスケードに
連結されて成り、各シフト部の前段にそのシフト部がシ
フトする入力データの一部を、ロジカルシフトの場合は
ロジカルゼロに変換し、アリスマティックシフトの場合
は符号データに変換して、前記シフト部に向け出力する
入力制御手段を設け、前記シフト数表示信号とシフト方
向を制御するシフト方向制御信号とから一定方向のシフ
ト数表示信号を得て、これを前記各シフト部に向け出力
するシフト制御手段を設けたことを特徴とする多機能双
方向バレルシフタ。２、前記シフト制御手段は、前記シフト部がシフトする
方向と逆方向に入力データをシフトさせる旨のシフト方
向制御信号が入力したとき、前記シフト数表示信号を反
転させる反転手段と、このとき、さらに入力データを１
ビットシフトさせる補正手段とを設けたことを特徴とす
る特許請求の範囲第１項記載の多機能双方向バレルシフ
タ。