-
Verfahren zum Aussortieren von unzuverlässigen integrierten
-
Speichern Für den Hersteller von elektrisch programmierbaren integrierten
Speichern, deren Speicherzellen Feldeffektzspeichertran sistoren mit einem potentialmäßig
schwebenden Speichergate aufweisen (Floating-Gate-EEPROM), besteht beim Endtest
das Problem des Aussortierens oder Aussiebens (Screening) derjenigen Speicher, die
eine gewisse Mindestzahl von Programmierzyklen (Schreiben/Löschen) mit großer Sicherheit
nicht überstehen werden, die somit als unzuverlässig aussortiert werden müssen,
obwohl diese Speicher bei einer normalen durchlaufenden Messung nicht als defekt
erkannt werden. Dieses Problem ist aus dem Aufsatz von R.E. Shiner et al "21 th
annual proceedings, reliability physics" (1983) Seiten 248 bis 256 und dem Aufsatz
von B. Euzent et al, "19 th annual proceedings reliability physics" (1981) Seiten
11 bis 16, bekannt.
-
Da der entscheidende Ausfallmechanismus der dielektrische Durchbruch
in der dünnen, meist aus einem Oxid bestehenden Tunnelisolierschicht ist, bedient
man sich üblicherweise der Methoden, die sich bei diesbezüglichen Untersuchungen
an MOS-Kapazitäten bewährt haben. Eine solche Methode wird beispielsweise von A.
Berman in "19 th annual proceedings, reliability physics" (1981) Seiten 204 bis
209 beschrieben.
-
Dabei handelt es sich um die gezielte Belastung einer Oxidschicht
bei erhöhter Feldstärke durch Anlegen einer gegenüber dem Normalbetrieb erhöhten
Spannung sowie um die Anwendung höherer Temperaturen.
-
Die Ergebnisse bei derartigen Untersuchungen sind weitgehend im Einklang
mit einem physikalischen Modell für den dielektrischen Durchbruch, das von Li und
Maserjian schon 1975 entwickelt wurde. In diesem Zusammenhang wird auf die Zeitschrift
"Solid-State Electronics" Vol. 22 (led79) Seiten 939 bis 942 hingewiesen. Nach diesem
Modell werden positive Metallionen von der Grenzfläche der positiven Elektrode durch
Schottky-Emission im elektrischen Feld - und verstärkt bei erhöhter Temperatur emittiert
und sammeln sich an der Grenzfläche zur negativen Elektrode in Ansammlungen (clusters),
wo sie eine Feldstärkenerhöhung verursachen und schließlich -bei entsprechender
Stärke - zum dielektrischen Durchbruch bei erniedrigten Durchbruchspannungen führen.
-
Die Wirksamkeit einer solchen routinemäßig durchgeführten "Screening"-Methode
mit angehobener Feldstärke zwecks Beschleunigung dieses "Screening"-Effektes gemäß
diesem Modell ist aber beeinträchtigt, wenn die Feldstärke zwischenzeitlich immer
wieder umgepolt wird. Die Erfindung geht daher von der Erkenntnis aus, zu verhindern,
daß zumindest ein Teil der emittierten Ionen immer wieder zu ihrem Ausgangspunkt
zurückgetrieben wird, wodurch der beabsichtigte "Screening"-Effekt abgeschwächt
oder verzögert wird. Eine Umpolung der Feldstärke ist aber bei Speicherzellen mit
Speicher-Feldeffekttransistoren, welche ein potentialmäßig schwebendes Speichergate
(Floating-gate) aufweisen, unvermeidlich, da nur im Wechsel von Schreib- und Löschpulsen
die für den Elektronentunnelstrom erforderliche Feldstärke bei jedem Puls realisiert
werden kann.
-
Wiederholt man Pulse gleicher Polarität, dann sinkt die maximale erreichte
Feldstärke mit dem Logarithmus der Zeit ab.
-
Aufgabe der Erfindung ist daher die Wirksamkeit der bekannten "Screening"-Methode
zu verbessern.
-
Die Erfindung betrifft somit ein Verfahren zum Aussortieren von unzuverlässigen
integrierten Speichern, welche Speicher-
zellen mit Isolierschicht-Feldeffekttransistoren
enthalten, gemäß dem Oberbegriff des Anspruchs 1.
-
Die oben angegebene Aufgabe wird erfindungsgemäß dadurch gelöst, daß
die Elektroneninjektion in das Speichergate an einer anderer Stelle erfolgt als
die Elektronenemission aus dem Speichergate.
-
Der Erfindungsgedanke besteht also darin, durch geeignete Maßnahmen
dafür zu sorgen, daß bei einer Folge von Programmierzyklen, trotz der unvermeidlichen
Umpolungen, die höchste Feldstärke für die zwei Polaritäten jeweils an zwei verschiedenen,
getrennt liegenden Stellen auftritt. Dies kann im allgemeinen durch eine zweckmäßige
Ausbildung der Speicherzellen selbst und/oder durch Anlegen von geeigneten Potentialen
an geeignete Elektroden der Speicherzellen erreicht werden.
-
Am zweckmäßigsten wird das Verfahren der Erfindung in dem Stadium
der Herstellung angewendet, nach welchem die einzelnen Speicher sich noch an der
Halbleiterplatte befinden, jedoch schon mittels Kontaktspitzen kontaktiert werden
können und betriebsfähig sind. Mit geringerer Nutzung können auch bereits verkapselte
Speicher dem Verfahren nach der Erfindung unterworfen werden.
-
Das Verfahren der Erfindung kann also an Floating-Gate-Speichern mit
Isolierschicht-Feldeffekttransistoren angewendet werden, die je ein potentialmäßig
schwebendes Speichergate angrenzend an einer einheitlich dicken Tunnelisolatorschicht
aufweisen, welche sowohl die Sourcezone als auch die Drainzone überlappt. Wegen
ihres relativ geringen Flächenbedarfs haben solche Speicher sich weitgehend durchgesetzt
und sind beispielsweise aus "IEDM" (1981) Seiten 24 bis 27, bekannt.
-
Das Verfahren der Erfindung wird daher anhand dieses bekannten Speichers
beschrieben, deren Speicher-Feldeffekttransistoren je eine innerhalb eines Dickoxidschichtfensters
angeordnete
Tunnelisolatorschicht aufweisen und die die wirksame
Gatefläche bedeckt und die angrenzenden Zonen, nämlich die Sourcezone und die Drainzone,
überlappt.
-
Die Erfindung wird im folgenden anhand der Zeichnung erläutert, deren
Fig. 1 als Ausschnitt eines Speichers der vorstehend erwähnten Art Querschnittsansichten
des Gatesbereichs mit den angrenzenden, von der Gateelektrode Fg überlappten Ionenbereiche
eines in einem solchen Speicher verwendeten Feldeffekttransistors, deren Fig. 2
das Schaltbild des Floating-Gate-Feldeffekttransistors einer weiteren bekannten
Speicherzelle deutet, in der die Schaltstrecke des Floating-Gate-Feldeffekttransistors
über einen Auswahltransistor schaltbar ist, deren Fig. 3 den Ausschnitt der Querschnittsansicht
einer Speicherzelle gemäß der Fig. 2 zeigt, deren Fig. 4 zur Erläuterung des Programmierschemas
Löschen/-Schreiben/Lesen entsprechend der Erfindung für eine 2 x 2 Speichermatrix
dient und deren Fig. 5 einen zur Durchführung des Verfahrens der Erfindung geeigneten
Programmierpuls zeigt.
-
Die Fig. la veranschaulicht die beim Löschen eines Speicher-Feldeffekttransistors
auftretende Elektroneninjektion Ii aus der Source-Zone in die potentialmäßig schwebende
Gateelektrode Fg, welche kapazitiv an das Programmiergate Gp angekoppelt ist, an
der beim Verfahren der Erfindung die Potentiale der Programmierimpulse angelegt
werden. Da die Tunnelisolatorschicht Ti sowohl die wirksame Gatefläche als auch
angrenzende Bereiche von Sourcezone S und Drainzone D überlappt, ist das
Verfahren
der Erfindung bei Speichern mit einem solchen Speicher-Feldeffekttransistor anwendbar.
-
Beim Anlegen der in der Fig. lb angegebenen Potentiale kann nämlich
beim Schreiben die Elektronenemission Ie an einer anderen Stelle der Tunnelisolatorschicht
Ti, nämlich über der Drainzone D bewirkt werden. Die mit Fg bezeichnete potentialmäßig
schwebende Elektrode liegt beim Löschen gemäß der Fig. la etwa auf 15 V, während
beim Schreiben gemäß der Fig. lb etwa 5 V anliegen. Der Zusatz fl bedeutet, daß
die Spannung nicht von außen angelegt wird, sondern sich aufgrund der Kapazitätsverhältnisse
ergibt.
-
Die Fig. 2 zeigt das Schaltbild einer Speicherzelle mit einem Speicher-Feldeffekttransistor
Ts der anhand der Fig. 1 erläuterten Art, dessen Schaltstrecke zwischen der Sourcezone
S und der Drainzone D in Reihe mit der Schaltstrecke eines Auswahltransistors Ta
zwischen der ersten Bitleitung X und der zweiten Bitleitung Y liegt.
-
Die Fig. 3 zeigt eine Querschnittsansicht entlang der zweiten Bitleitung
Y einer als Bauelement realisierten Speicherzelle der Fig. 2. Die erste Bitleitung
X ist dagegen in Form eines n -leitenden Streifens ausgebildet, der in das pleitende
Si-Substrat 4 eindiffundiert ist. Die zweite Bitleitung Y kontaktiert einen streifenförmigen
n+ -dQtierten Bereich 2, der die Drainzone des Auswahltransistors Ta wie auch die
Drainzonen der weiteren in der Spalte liegenden Auswahltransistoren bildet. In gleicher
Weise bildet der streifenförmige Bereich 1 die Sourcezone des Speichertransistors
Ts und die Sourcezonen der weiteren in der gleichen Spalte liegenden Speichertransistoren
Ts. Gleichzeitig mit den streifenförmigen Bereichen 1 und 2 wird für jede der Speicherzellen
eine Zope 3 im Substrat 4 hergestellt. Nach der Herstellung der Bereiche 1, 2 und
der Zone 3 wird innerhalb des Gatebereichs jedes der
Speichertransistoren
Ts eine Tunnelisolatorschicht Ti ausgebildet, welche den Bereich 1 und die Zone
3 jeweils an den Rändern überlappt. Auf diese Tunnelisolatorschicht Ti wird eine
erste polykristalline (poly-I) Siliziumschicht aufgebracht, aus der die den Bereich
1 und die Zone 3 an den Rändern überlappende Gateelektrode Fg mit schwebenden elektrischen
Potential herausgeätzt wird. Damit ergibt sich die Möglichkeit der Anwendung eines
Verfahrens nach der Erfindung.
-
In gleicher Weise wird nach Herstellung der Gateisolatorschicht für
den Auswahitransistor Ta und der Isolatorschicht zwischen der Programmierelektrode
Gp und der Gateelektrode Fg mit schwebendem Potential die Gateelektrode Gt des Auswahltransistors
Ta und die Programmierelektrode Gp für den Speichertransistor S aus einer zweiten
(polyol) polykristallinen Siliziumschicht herausgeätzt.
-
Anhand der Fig. 4, welche eine 2 x 2-Speichermatrix mit Speicherzellen
entsprechend den Figuren 2 und 3 veranschaulicht und stellvertretend für einen größeren
Speicher steht, wird im folgenden die Betriebsweise eines Verfahrens nach der Erfindung
anhand der folgenden Tabelle erläutert: Tabelle:
| Betriebs- Matrix- | 11 12 21 22 |
| weise element ~~~~~~~~~~~ |
| Funktion Z1P1Y1X1 Z1P1Y2X2 Z2P2Y1X1 Z2P2Y2X2 |
| Löschen 20 20 5 0 20 20 5 0 0 0 5 0 0 0 5 0 V |
| Schreiben Wo: 11 20 020 5 20 0 0 5 0 020 5 0 0 0 5 V |
| Lesen RD: 11,12 5 0 1 0 5 0 1 0 0 0 1 0 0 0 1 0 V |
Das besondere des Verfahrens nach der Erfindung besteht darin,
daß in der Zeile "Löschen2' der Tabelle die Bitleitungen Y1 (Y1 und Y2) mit 5 V,
beaufschlagt werden. Dadurch wird, entsprechend der Fig. la bewirkt, daß beim Löschen
d,h. beim Injizieren von Elektronen in die elektrisch schwebende Gateelektrode Fg
die Maximal feldstärke nur auf der mit 0 V beaufschlagten Sourceseite des Speichertransistors
Ts auftritt.In der Tabelle bedeutet W1 "Löschen", Wo "Schreiben" und RD "Lesen",
wie aus der zweiten Spalte nach der Spalte "Betriebsweise" ersichtlich ist. Die
Drainseite des betref fenden Speichertransistors Ts der angesteuerten Zeile unterliegt
wegen der anliegenden +5 V einer um etwa 30% niedrigeren Feldstärkenbelastung als
die Sourceseite, da die Gate-Elektrrode Fg beim "Löschen" maximal nur etwa 15 V
erreicht (beim "Schreiben" dagegen ca. 5 V). Der maximale Tunnelstrom Imax und die
Maximal feldstärke Emax werden von der Flankensteilheit T des in der Fig. 5 dargestellten
Programmierpulses (pa 7,5 7,5 k V/sec.) und von der Gesamtkapazität Cfg der Gater
elektrode Fg sowie durch die Kennlinienparameter des Tunneloxids bestimmt. Dabei
gilt: Imax = T .Cfg und Emax = Eo . ln (Imax/Io).
-
Die Betriebsweise "Schreiben" der Speicherzelle 11 wird nach der Tabelle
durch die in der gleichen Zeile angegebepen Potentiale erreicht, wodurch die Elektronenemission
Ie gemäß der Fig. lb aus der Gateelektrode Fg in die Drainzone D erfolgt. Die Potentiale
für die Betriebsweise "Lesen" (RD) der in Form von Speicherzellen gemäß der Fig.
2 ausgebildeten Matrixelemente 11 und 12 ergeben sich aus der letzten Zeile der
Tabelle.
-
Beim üblichen bekannten Betrieb der Zellen wird dagegen beim Löschen
sowohl an die Drainzone als auch an die Sourcezone eine Spannung Ov gegen das Substratpotential
angelegt, so daß an beiden Stellen die maximale Feldstärke Emax auftritt.
-
Da beim Schreiben Emax am Drain auftritt wie aus Fig, Ib
ersichtlich
ist4 er gibt sich dort im Normalbetrieb zwischen Schreiben und Löschen jeweils eine
Umpolung der Maximalfeldstärke an der gleichen Stelle des Oxids, was für die gewünschte
frühzeitige Aktivierung latenter Defekte ein Hindernis darstellt. Wegen der Feldumpolungen
ist mit einer Abschwächung des "Screening"-Effektes zu rechnen, d.h. mit einer unvollständigen
Aussortierung unzuverlässiger, wegen nicht beseitigter latender Ionendeffekte durchbruchgefährdeter
Speicher zu rechnen.
-
Obwohl bei den für das Verfahren der Erfindung in erster Linie brauchbaren
Speichertransistoren der Fig. 1 bis 3 nur eine einheitlich zusammenhängende Tunnelisolatorschicht
Ti realisiert ist, ist festzuhalten, daß die wesentliche Wirkung des Verfahrens
nach der Erfindung darin besteht, daß die maximale den Tunnelstrom erzeugende Feldstärke
bei Löschen (W1) und beim Schreiben (Wo) an zwei örtlich getrennten Stellen, nämlich
über die Source zone bzw. über der Drainzone des Speichertransistors Ts auftritt.
Daher kann weder an der einen noch an der anderen Stelle diese einen Tunnelstrom
bewirkende maximale Feldstärke jemals in umgepolter Richtung auftreten. An beiden
Stellen folgt nämlich auf die maximale Feldstärke nach der Umpolung (wegen des Übergangs
von WO auf W1 oder von W auf WO) eine um 5 V/tox reduzierte Feldstärkenbelastung
in der umgekehrten Richtung. Die unerwünschte Gleichgewichtigkeit der Belastung
in beiden Richtungen wird dadurch vermieden.
-
Selbstverständlich kann man den angegebenen Spannungswert von 5 V
auch nach oben oder nach unten variieren, so lange nur die starke und ausreichende
Unsymmetrie der Feldstärkenbelastung erhalten bleibt. Die an der Tunnelisolatorschicht
in beiden Richtung auftretenden maximalen Spannungswerte sollten sich an den Orten
maximaler Belastung (Sourcezone und Drainzone) betragsmäßig um wenigsten 2 bis 3
V unterscheiden.
-
Das Verfahren der Erfindung ist nicht nur auf Speicher mit Speichertransistoren
anwendbar, deren Tunnelisolatorschicht Ti von einheitlicher Dicke ist und die Sourcezone
S sowie die Drainzone D überlappt. Die Anwendung des Verfahrene nach der Erfindung
zur Aussortierung unzuverlässiger integrierter Speicher ist nach den vorstehenden
Ausführungen grundsätzlich bei integrierten Speichern mit solchen Speicherzellen
möglich, deren Speichertransistoren mit Tunnelisolatorschichten ausgestattet sind,
welche zwei voneinander getrennten Zonen aufweisen, die von der Tunnelisolatorschicht
überlappt werden.
-
Das Aufladen des Speichergates kann daher an einer anderen Stelle
erfolgen als das Entladen dieses Speichergates.
-
- Leerseite --