DE3331785A1 - Special tetrad adder in BCD-8421 code for electronic adders - Google Patents
Special tetrad adder in BCD-8421 code for electronic addersInfo
- Publication number
- DE3331785A1 DE3331785A1 DE19833331785 DE3331785A DE3331785A1 DE 3331785 A1 DE3331785 A1 DE 3331785A1 DE 19833331785 DE19833331785 DE 19833331785 DE 3331785 A DE3331785 A DE 3331785A DE 3331785 A1 DE3331785 A1 DE 3331785A1
- Authority
- DE
- Germany
- Prior art keywords
- adder
- tetrad
- circuit
- adders
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4921—Single digit adding or subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Logic Circuits (AREA)
Abstract
Description
Spezial-Tetraden-Addierer im BCD-8421-Code Special tetrad adder in BCD-8421 code
für elektronische Addierwerke Gegenstand der Erfindung ist ein Spezial-Tetraden-Addierer, bei dem die Hauptschaltung erfindungsgemäß nicht mit einer Ausgang-seitig angeordneten Korrektur-Schaltung kombiniert ist, sondern mit einer Eingang-seitig angeordneten Vor-Addierschaltung, mittels der zu einem der beiden Summanden erforaerlichenfalls die Zahl 6 (LHHL) addiert wird. Wie bekannt, muß bei Addition mit Tetraden-Ubertrag die Eingabe-Sumae um die Zahl 6 (LHHL) angehoben sein, damit beim Überschreiten der Zahl 9 (HLLH) ein Übertrag zustande kommt. Weil sich bei Additions-Übertrag die Additions-Ergebniszahl der Hauptschaltung um die Zahl 16 verringert und weil bei Addition ohne Tetraden-Übertrag die Additions-Summe gar nicht um die Zahl 6 (LHHL) angehoben wird, ist somit in beiden Additions-Fallen Ausgang-seitig keine Korrekturswhaltung erforderlich. Im Gegensatz hierzu kommt für das entsprechende Subtrahierwerk ein Tetraden-Subtrahierer zur Verwendung, der einerseits Keine Vor-Addierschaltung für die Anhebung des Minuenden oder Subtrahenden um die Zahl 6 (LHHL) aufweist, sondern nur eine Ausgang-seitig angeordnete Korrekturschaltung für die Zahl 6 (LHHL), weil bei Subtraktion mit Tetraden-Übertrag im Anschluß eine Subtraktion der Zahl 6 erforderlich ist, wenn die Subtraktions-Ergebniszahlen BCD-O-codiert anfallen sollen. Zwecks Vermeidung langer Bezeichnungen werden in dieser Beschreibung hormale BCD-Zahlen als BCD-O-Zahlen bezeichnet. B5D-Zahlen, welche um die Zahl 6 (LHHL) angehoben sind, werden in dieser Beschreibung als BCD-6-Zahlen bezeichnet. Dementsprechend werden in der vorliegenden Bescbrebung Exzeß-3-codierte BCJ Zahlen als BCD-3-Zahlen bezeichnet. infolge des Umstandes, da die Addition der Zahl 6 (LHHL) auch auf subtraktivem es erfolgen kann , wenn der diesbezügliche Terraden-Ubertrag nicht verarbeitet wird, erfolgt die Addition der Zahl 6 (LHHL) bei der Tvpe B durch Subtraktion der Zahl 10 (HLHL). for electronic adding units The subject of the invention is a special tetrad adder, in which the main circuit according to the invention is not arranged with an output side Correction circuit is combined, but with an input-side arranged Pre-adder circuit, by means of which, if necessary, to one of the two summands the number 6 (LHHL) is added. As is known, must be carried out with addition with tetrad carry the input suma must be raised by the number 6 (LHHL) so that when it is exceeded the number 9 (HLLH) is carried over. Because with addition-carry the addition result number of the main circuit is reduced by the number 16 and because In the case of addition without tetrad carryover, the addition sum does not by the number 6 at all (LHHL) is raised, there is therefore none on the output side in both addition cases Correction maintenance required. In contrast, comes for the appropriate Subtracter a tetrad subtracter for use, which on the one hand does not have a pre-adder circuit for raising the minuend or subtrahend by the number 6 (LHHL), but only a correction circuit for the number 6 (LHHL) arranged on the output side, because when subtracting with tetrad carryover, the number is then subtracted 6 is required if the subtraction result numbers are BCD-O-coded should. In order to avoid long terms, hormals are used in this description BCD numbers are referred to as BCD-O numbers. B5D numbers, which are around the number 6 (LHHL) are referred to as BCD-6 numbers in this specification. Accordingly In the present description, excess 3-coded BCJ numbers are used as BCD-3 numbers designated. as a result of the fact that the addition of the number 6 (LHHL) is also based on subtractive it can take place if the relevant terrade transfer is not processed, the addition of the number 6 (LHHL) for type B is done by subtracting the number 10 (HLHL).
Die Verwendung der dargestellten Vor-Addierschaltung e bei Entfall einer Korrekturschaltung an den Ausgängen der Haupt-Addierschaltung 1 wird erfindungsgemäß durch eine Rückkoppel ungs-Ansteuerung der Vor-Addierschaltung 2 ermöglicht. Diese Rückkoppelung wird dadurch eingeleitet, daß der Eingang E kurz-zeitig an H-Potential gelegt wird.The use of the pre-adder circuit shown if omitted a correction circuit at the outputs of the main adder circuit 1 is implemented according to the invention made possible by a feedback control of the pre-adder circuit 2. These Feedback is initiated when input E is briefly at H potential is placed.
In Figur 1 ist der Tetraden-Addierer Type A dargestellt. In Figur 2 ist der Tetraden-Addierer Type B dargestellt. in Figur 3 ist ein Tetraden-Subtrahierer für ein entsprechendes Subtrahierwerk dargestellt. in Figur 4 ist das entsprechende serielle Addierwerk als Blockschaltbild dargestellt (Type A?.The type A tetrad adder is shown in FIG. In figure 2 shows the type B tetrad adder. in Figure 3 is a tetrad subtracter shown for a corresponding subtracter. in Figure 4 is the corresponding serial adder shown as a block diagram (Type A ?.
Der Tetraden-Addierer Type A (Figur 1) besteht aus der Haupt-Addierschaltung 1 und der Vor-Addierschaltung 2 und der Oder-Schaltung 18 und den zugehörigen Leitungen. Die Haupt-Addierschaltung 1 besteht aus den Voll-Addierern 11 bis 14. Die Vor-Addierschaltung 2 besteht aus dem Halb-Addierer 15 und dem Voll-Addierer 16 und der Rest-Schaltung 17. Die Eingange haben die Bezeichnungen A 1 bis A 4 und B 1 bis B 4. Die Ergebnis-Ausgänge haben die Bezeichnungen C 1 bis G 4. Die Eirgänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1.The tetrad adder type A (Figure 1) consists of the main adder circuit 1 and the pre-adder circuit 2 and the OR circuit 18 and the associated lines. The main adder circuit 1 consists of the full adders 11 to 14. The pre-adder circuit 2 consists of the half adder 15 and the full adder 16 and the remainder circuit 17. The inputs have the designations A 1 to A 4 and B 1 to B 4. The result outputs have the designations C 1 to G 4. The inputs A 1 and B 1 and the output C 1 have the value 1.
Die Eingänge A 2 und B 2 und der Ausgang t 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang 3 haben die Wertigkeit 4. Die Eingänge A 4 und B 4 und der Ausgang 5 4 haben die Wertigkeit 8. Der Tetraden-Ubertrag-Eingang hat die Bezeichnung x und der l'etraden-Ubertrag-Ausgang die Bezeichnung y.The inputs A 2 and B 2 and the output t 2 have the valency 2. The inputs A 3 and B 3 and the output 3 have the value 4. The inputs A 4 and B 4 and the output 5 4 have the value 8. The tetrad carry input has the designation x and the trade-carry output the designation y.
Der Tetraden-Addierer Type B (Figur 2), besteht auch aus der Haupt-Addierschaltung 1 und einer Vor-Subtrahierschaltung 8, und der Oder-Schaltung 18 und den zugehörigen Leitungen. Die Haupt-Addierschaltung 1 besteht auch aus den Voll-Äddierern 11 bis 14. Die Vor-Subtrahierschaltung 8 bestent aus den Halb-Subtrahierern 21 und 22 und den Rest-Schaltungen 23 und 24 Bei diesen Tetraden-Addierer wird durch Subtraktion der Zahl 10 (HLHL) die Zahl 6 (LHHL) addiert, weil die Subtraktion der Zahl 10 (HLHL) bei Nicht-Verarbeitung des diesbezüglichen Korrektur-Tetraden-Ubertrages auch eine Addition der Zahl Õ (LHHL) ist. Die Eingänge und Ausgänge haben dieselben Bezeichnungen wie beim vetraden-addierer Type A (Figur 1). Die Wertigkeit der Eingänge und Ausgänge ist auch gleich, wie bein Tetraden-Adderer Type A. Der Tetraden-Ubertrag-Eingang hat auch die Bezeichnung x und der Tetraden-Übertrag-Ausgang auch die Bezeichnung y.The tetrad adder type B (FIG. 2) also consists of the main adder circuit 1 and a pre-subtracting circuit 8, and the OR circuit 18 and the associated Cables. The main adder circuit 1 also consists of the full adder 11 to 14. The pre-subtracting circuit 8 consists of the half-subtracters 21 and 22 and the remainder circuits 23 and 24 In this tetrad adder is made by subtraction the number 6 (LHHL) is added to the number 10 (HLHL), because the subtraction of the number 10 (HLHL) if the relevant correction tetrad transfer is not processed, also a Addition of the number Õ (LHHL) is. The inputs and outputs have the same designations as for the trade adder type A (Figure 1). The value the inputs and outputs is also the same as in the tetrad adder type A. The Tetrad carry input also has the designation x and the tetrad carry output also the term y.
Die Wirkungsweise des in Figur 1 dargestellten Tetraden-Addierers Type A ergibt sich somit wie folgt: Der erste Summand kommt BCD-O-codiert an den B-Eingängen zur Anlage und der zweite Summand ebenfalls nur BCD-O-codiert an den A-Eingänen.The mode of operation of the tetrad adder shown in FIG Type A thus results as follows: The first summand comes BCD-O-coded to the B-inputs to the system and the second summand also only BCD-O-coded to the A-entrances.
Dann wird an den Eingang S kurzzeitig H-Potential gelegt.Then H potential is briefly applied to input S.
Nachdem dann der Eingang E nicht mehr an H-Potential liegt, haben die Ergebnis-usgänge G BCD-O-codiert die Potentialreihe der Additions-Ergebniszahl, weil im Falle keines Tetraden-Übertrag-Abganges die Vor-Addierschaltung 2 nicht mehr angesteuert ist und weil im Falle eines Tetraden-Übertrag-Abganges einerseits die Vor-Addierschaltung 2 noch angesteuert ist und andererseits die Ergebnis zahl der Haupt-Addier-Scaltung 1 durch den Tetraden-Ubertrag-Abgang nicht nur um die Zahl 10, sondern um die Zahl 16 sinkt. Falls bei dieser Addition ein Tetraden-Ubertrag erster oder zweiter Klasse zustande kommt, hat der Ausgang y H-Potential und wird in beiden Fällen die Vor-Addierschaltung 2 über die Oder-Schaltung 18 Rücskoppelungs-angesteuert. Somit fallen alle Ergebnis zahlen schon an den Ausgängen der Haupt-Addierschaltung 1 BCD-O-codiert an und kommen an den Eingängen A und B nur BCD-O-codierte Zahlen zur Eingabe. Die Ergebniszahlen dürfen also erst dann abgenommen werden, wenn am Eingang E £ein H-Potential mehr anliegt. Ein Tetraden-Ubertrag Klasse 1 liegt dann vor, wenn die Additionssumme nicht um die Zahl 6 angehoben schon höher ist, als die Zahl 15. Ein Tetraden-Übertrag Klasse 2 liegt dann vor, wenn die Additions-Summe nicht um die Zahl 6 angehoben, höher ist als die Zahl 9 und nicht höher ist, als die Zahl 15. Die Oder-Schaltung 18 und der Eingang E sind also nur deshalb erforderlich, weil auch TTetraden-Uberträge zweiter Klasse zustande kommen.After input E is no longer at H potential, have the result outputs G BCD-O-coded the potential series of the addition result number, because in the case of no tetrad carry out, the pre-adder circuit 2 does not is controlled more and because in the case of a tetrad-carry-out on the one hand the pre-adder 2 is still activated and on the other hand the result number the main adder circuit 1 by the tetrad carry exit not only to the Number 10 but decreases by the number 16. If this addition is a tetrad carry first or second class comes about, the output y has H potential and will in both cases the pre-adder circuit 2 is feedback-controlled via the OR circuit 18. Thus, all result numbers are already at the outputs of the main adder circuit 1 BCD-O-coded and only BCD-O-coded numbers arrive at inputs A and B. for input. The result numbers may therefore only be accepted if on Input E £ is one more H potential. A class 1 tetrad carry then lies before, if the addition sum is not increased by the number 6 already higher than the number 15. A class 2 tetrad carry occurs when the addition sum not raised by the number 6, higher than the number 9 and not higher than the number 15. The OR circuit 18 and the input E are therefore only required because second-class tetrad transfers also come about.
In Figur 4 ist ein serielles Tetraden-Addierwerk mit einem Tetraden-Addierer nach Figur 1 dargestellt. Das Teil 1 ist die Haupt-Addierschaltung entsprechend Figur 1. Das Teil 2 ist die Vor-Addierschaltung entsprechend Figur 1. Das Teil 4 ist der Übertrag-Speicher, welcher aus einem Doppel-Flipp-Flopp oder einer geeigneten Ersatz-Schaltung besteht.FIG. 4 shows a serial tetrad adder with a tetrad adder shown in FIG. Part 1 is the main adder circuit accordingly FIG. 1. Part 2 is the pre-adder circuit corresponding to FIG. 1. Part 4 is the carry memory, which consists of a double flip flopp or a suitable one Replacement circuit exists.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833331785 DE3331785A1 (en) | 1983-09-02 | 1983-09-02 | Special tetrad adder in BCD-8421 code for electronic adders |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833331786 DE3331786A1 (en) | 1983-09-02 | 1983-09-02 | Special tetrad adder in BCD 8421 code for electronic adding mechanisms |
DE19833331785 DE3331785A1 (en) | 1983-09-02 | 1983-09-02 | Special tetrad adder in BCD-8421 code for electronic adders |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3331785A1 true DE3331785A1 (en) | 1985-03-21 |
Family
ID=25813686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833331785 Ceased DE3331785A1 (en) | 1983-09-02 | 1983-09-02 | Special tetrad adder in BCD-8421 code for electronic adders |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3331785A1 (en) |
-
1983
- 1983-09-02 DE DE19833331785 patent/DE3331785A1/en not_active Ceased
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3331785A1 (en) | Special tetrad adder in BCD-8421 code for electronic adders | |
DE3424993A1 (en) | Serial tetrad addition and subtraction device in BCD 8421 code with negating-complementing circuit | |
DE3443569A1 (en) | Serial tetrad adder/subtractor network using BCD 8421 code | |
DE3328381A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3424990A1 (en) | Serial tetrad addition and subtraction device in BCD 8421 code with negating-complementing circuit | |
DE3424972A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3330049A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3328388A1 (en) | Special tetrad adder in BCD 8421 code | |
DE3035273A1 (en) | Parallel adder and subtractor circuit - has adder stages and flip=flop series to provide automatic compensation required for 8421 BCD arithmetic | |
DE3429554A1 (en) | 4-Bit multiplier circuit | |
DE3425024A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3328404A1 (en) | Special tetrad adder/subtracter in the BCD 8421 code | |
DE3614855A1 (en) | Tetrad adder in 5211 code | |
DE3328389A1 (en) | Separately constructed serial tetrad adder/subtracter in BCD 8421 code | |
DE3424983A1 (en) | Serial tetrad adder/subtractor in BCD-8421 code with negation complement circuit | |
DE3614792A1 (en) | Tetrad adder in 5211 code | |
DE3443611A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3440353A1 (en) | Serial tetrad adding-subtracting device using BCD-8421 code | |
DE3436134A1 (en) | Serial tetrad adder/subtractor in BCD-8421 code | |
DE3704676A1 (en) | Adder circuit in 51111 code | |
DE3337529A1 (en) | Electronic parallel adder-subtractor mechanism using BCD-8421 Code | |
DE3331786A1 (en) | Special tetrad adder in BCD 8421 code for electronic adding mechanisms | |
DE3424984A1 (en) | Serial tetrad adder/subtractor in BCD-8421 code | |
DE3608904A1 (en) | Tetrad adder in 5311 code | |
DE3732243A1 (en) | Adder circuit in 54321 code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AG | Has addition no. |
Ref country code: DE Ref document number: 3331786 Format of ref document f/p: P |
|
8131 | Rejection |