DE3330049A1 - Serial tetrad adder/subtracter in BCD 8421 code - Google Patents
Serial tetrad adder/subtracter in BCD 8421 codeInfo
- Publication number
- DE3330049A1 DE3330049A1 DE19833330049 DE3330049A DE3330049A1 DE 3330049 A1 DE3330049 A1 DE 3330049A1 DE 19833330049 DE19833330049 DE 19833330049 DE 3330049 A DE3330049 A DE 3330049A DE 3330049 A1 DE3330049 A1 DE 3330049A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- tetrad
- adder
- subtracting
- subtracter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
- G06F7/495—Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
Description
Paul Merkle .. .· "- " - ::_:*: - . : Eschenbrünnlestr.48Paul Merkle ... · "-" - :: _: *: -. : Eschenbrünnlestr. 48
Sindelfingen .4.. 3330049Sindelfingen .4 .. 3330049
Serielles Tetraden-Addier-Subtrahierwerk im BCD-8421-Gode Serial tetrad-adder-subtracter in the BCD-8421-Gode
Gegenstand der Erfindung ist ein serielles elektronisches Tetraden-Addier-Subtrahierwerk im BCD-84-21-Code, das einen Tetraden-Addierer-Subtrahierer nach P 33 28 404-.0 aufweist. Die Ausführung von Additionen wird bei diesem seriellen Tetraden-Addier-Subtrahierwerk durch eine vorgeschaltete Addierschaltung ermöglicht, welche bei Ansteuerung zu dem betreffenden Summanden die BCD-Zahl 6 (LHHL) hinzu-addiert, wodurch in Wirklichkeit bei &w? Addition 3 vierstellige .BCD-O-Zahlen zusammenaddiert werden und sofern die Korrekturschaltung angesteuert ist, außerdem die BCD-Zahl 6' (LHHL) gleichzeitig wieder subtrahiert wird, (bei Addition ohne Tetraden-Übertrag), Hierbei ist deshalb die Subtraktion der Korrekturzahl 6 (LHHL) erforderlich, weil die Ergebnis zahlen nicht BOD-6-Codiert anfallen sollen, sondern BCD-O-codiert anfallen sollen. In diesem Fall wird also zuerst die Zahl 6 (LHHL) zu einem der beiden Summanden hinzu-addiert und dann von der Zwischen-Ergebnissumme wieder subtrahiert, weil die Hauptschaltung des Tetraden-Addierers-Subtrahierers 1 bei Addition mit angehobener Eingabe arbeitet in der Weise, daß die Summe der beiden Summanden um die Zahl 6 (LHHL) angehoben sein muß. Zwecks Vermeidung langer Bezeichnungen werden in dieser Beschreibung normale BCD-Zahlen als BCD-O-Zahlen bezeichnete BCD-Zahlen, welche um die Zahl 6 (LHHL) angehoben sind, werden in dieser Beschreibung als BCD-6-Zahlen bezeichnet. Dementsprechend werden in dieser BeSchreibung Exzeß-3- · codierte BCD-Zahlen als BCD-3-Zahlen bezeichnet. Der Tetraden Addierer-Subtrahierer dieses seriellen Tetraden-Addier-Subtrahierwerks besteht somit aus 3 Hauptteilen, weil die zusätzliche Addierschaltung für die Zahl b (LHHL) direkt an den Eingängen der Hauptschalturig des Tetraden-Addierers-Subtrahierers 1 angeordnet ist und somit eine Teilschaltung des Tetraden-Addierers-Subtrahierers 1 ist.The invention is a serial electronic tetrad add-subtracter in the BCD-84-21 code, the one Has tetrad adder-subtractor according to P 33 28 404-.0. The execution of additions is carried out in this serial tetrad-adder-subtracter made possible by an upstream adding circuit, which when controlled to the BCD number 6 (LHHL) is added to the relevant summand, what in reality at & w? Addition of 3 four-digit .BCD-O numbers are added together and if the correction circuit is activated, and the BCD number 6 '(LHHL) is subtracted again at the same time (with addition without tetrad carryover), The subtraction of the correction number 6 (LHHL) is therefore necessary here because the results are numbers should not be BOD-6 coded, but BCD-O coded should arise. In this case, the number 6 (LHHL) is first added to one of the two summands and then subtracted from the intermediate result sum again because the main circuit of the tetrad adder-subtracter 1 at Addition with raised input works in such a way that the sum of the two summands is raised by the number 6 (LHHL) have to be. In order to avoid long names, normal BCD numbers are used as BCD-O numbers in this description designated BCD numbers, which are raised by the number 6 (LHHL), are referred to in this specification as BCD-6 numbers. Accordingly, excess 3- · encoded BCD numbers referred to as BCD-3 numbers. The tetrads Adder-subtracter of this serial tetrad-adder-subtracter thus consists of 3 main parts, because the additional adding circuit for the number b (LHHL) is directly connected the inputs of the main circuit of the tetrad adder-subtracter 1 is arranged and thus a partial circuit of the tetrad adder-subtracter 1 is.
ζΐζζΐΓ:.:ζΐζζΐΓ:.:
In Figur 1 ist das serielle Tetraden-Addier-Subsranierwerk .,In Figure 1, the serial tetrad-adder-subscriber unit.,
Type A dargestellt und in Figur 2 die Ansteuer-Schaltung 3, ! Type A shown and in Figure 2 the control circuit 3 ,!
welche die Korrekturschaltung des Tetraden-Addierers-Subtra- !which the correction circuit of the tetrad adder-subtra-!
hierers 1 ansteuert. In Figur 3 ist der Tetraden-Addierer- |here controls 1. In Figure 3, the tetrad adder |
Subtrahierer 1 in seinen Bestandteilen dargestellt und in jSubtractor 1 shown in its components and in j
Figur 4- die Eingang-Schaltung 2. In Figur.5 ist das serielle ·Figure 4- the input circuit 2. In Figure 5 the serial ·
Tetraden-Addier-Subtrahierwerk Type B dargestellt und in ■Tetrad-adder-subtracter type B shown and in ■
Figur 6 die Ansteuerschaltung 7» welche dann verwendet werden , kann, wenn diese Ansteuer-Schaltung an einem ihrer beidenFigure 6 the control circuit 7 »which are then used can if this control circuit at one of its two
Eingänge nicht von der Leitung a angesteuert wird, sondern -Inputs are not controlled by line a, but -
■von der Leitung f. In Figur 7 ist der Tetraden-Addierer-Sub- ■ trahierer 8 in seinen Bestand-Teilen dargestellt und in Figur■ from line f. In Figure 7, the tetrad adder sub- ■ Tractor 8 shown in its constituent parts and in Figure
8 die Eingang-Schaltung 9. ' j8 the input circuit 9. 'j
Das serielle Tetraden-Addier-Subtrahierwerk Type A (Figur 1) hat eine Eingangs-Schaltung 2, .welche bei Ansteuerung die Zahl 6 (LHHL) addiert und eine Korrekturschaltung 18, welche : bei Ansteuerung die Zahl 6 (LHHL) subtrahiert.The serial tetrad adder-subtracter type A (Figure 1) has an input circuit 2, .which when controlled Number 6 (LHHL) added and a correction circuit 18, which: When activated, subtracts the number 6 (LHHL).
Das serielle Tetraden-Addier-Subtrahierwerk Type B (Figur 5) hat eine Eingangs-Schaltung 9» welche bei Ansteuerung die Zahl 10 (HLHL) subtrahiert bei Nicht-Verarbeitung des entsprechenden Korrektur-Tetraden-Übertrages und damit auf diesem Wege die ^ahl 6 (LHHL) addiert. Außerdem hat dieses serielle Tetraden-Addier-Subtrahierwerk Type B eine Korrektur-Schaltung 19, welche bei Ansteuerung die Zahl 10 (HLHL) addiert bei Nicht-Verarbeitung des entsprechenden Korrektur-Tetraden-Übertrages und damit auf diesem Wege die Zahl (liälSi;) (LHHL) subtrahiert.The serial tetrad adder-subtracter type B (Figure 5) has an input circuit 9 »which, when activated, the Number 10 (HLHL) subtracts if the corresponding correction tetrad carryover is not processed and thus on it Ways that add ^ ahl 6 (LHHL). Also, this has serial Tetrad-adder-subtracter type B a correction circuit 19 which, when activated, the number 10 (HLHL) adds the number (liälSi;) if the corresponding correction tetrad transfer is not processed and thus in this way (LHHL) subtracted.
Das serielle Tetraden-Addier-Subtrahierwerk Type A (Figur 1) besteht an wesentlichen Teilen aus dem Spezial-Tetraden-Addierer-Subtrahierer 1 und der Eingangs-Schaltung 2 und der Ansteuer-^chaltung 3 und dem Übertrag-Speicher 4 und der zusätzlichen Negierschaltung 5 und den zugehörigen Leitungen. Der Spezial-Tetraden-Addierer-Subtrahierer 1 besteht aus der Hauptschaltung 17 und der Korrekturschaltung 18 und der Ansteuerschaltung 3. Die Hauptschaltung 17 besteht aus den Voll-Addierern-Subtrahierern 31 bis 3^· Die Korrekturschaltung 18 besteht aus dem Halb-Subtrahierer 35 und dem Voll-The serial tetrad adder-subtracter type A (FIG. 1) consists in essential parts of the special tetrad adder-subtractor 1 and the input circuit 2 and the drive ^ circuit 3 and the carry memory 4 and the additional negative circuit 5 and the associated lines. The special tetrad adder-subtracter 1 consists of the main circuit 17 and the correction circuit 18 and the drive circuit 3. The main circuit 17 consists of the full adders-subtractors 31 to 3 ^ · the correction circuit 18 consists of the half subtracter 35 and the full
Subtrahierer $6 und der Rest-Schaltung 37. Die Eingänge haben die Bezeichnungen A 1 bis A 4 und B 1 bis B 4. Die Ergebnis-Ausgänge G haben die Bezeichnungen O 1 bis C 4. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die WertigKeit 1« Die Eingänge A 2 und B 2 und der Ausgang G 2 haben die Wertigkeit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Werigkeit 4. Die Eingänge A 4 und B 4 und der Ausgang G 4 haben die Wertigkeit 8. Bei Addition sind die B-Eingänge die Eingänge für den ersten Summanden und die Α-Eingänge die Eingänge für den zweiten Summanden. Bei Subtraktion sind die B-Eingänge die Eingänge für den Minuenden und die A-Eingänge die Eingänge für den Subtrahenden. Die Eingangs-Schaltung 2 besteht aus dem Halb-Addierer 45 und dem Voll—"-ddierer 46 und der Rest-Schaltung 47.Subtracter $ 6 and the remainder circuit 37. The inputs have the designations A 1 to A 4 and B 1 to B 4. The result outputs G have the designations O 1 to C 4. The inputs A 1 and B 1 and the output C 1 have the value 1 « The inputs A 2 and B 2 and the output G 2 have the valency 2. The inputs A 3 and B 3 and the output C 3 have the value 4. The inputs A 4 and B 4 and the output G 4 have the value 8. When added, the B inputs are the Inputs for the first addend and the Α inputs the inputs for the second addend. With subtraction they are B inputs the inputs for the minuend and the A inputs the inputs for the subtrahend. The input circuit 2 consists of the half adder 45 and the full - "- dder 46 and the remainder circuit 47.
Die Wirkungsweise des seriellem Tetraden-Addier-Subtrahierwerks Type A (Figur 1) ergibt sich beim Addieren wie folgt: Die Einstellung auf Addition erfolgt durch Anlegen von H-Potential an den Eingang E. Damit ist in der Eingangs-Schaltung 2 die Addition der Zahl 6 (LHHL) angesteuert. Dann wird der erste Summand BGD-O-codiert an den B-Eingängen zur Anlage gebracht und der zv/eite Summand BCD-O-codiert an den A-Eingängen. Falls nun die Leitungen m und η an Η-Potential gelegt werden, haben die Ausgänge G BGD-O-codiert die Potentialreihe dieser Additions-Ergebniszahl, weil in Falle keines Tetraden-Ubertrag-Abganges durch die Korrekturschaltung 18 gleichzeitig die Zahl fo wieder subtrahiert wird und weil im Falle eines Tetraden-Ubertrag-Abganges die Zahl 6 nicht subtrahiert wird und somit in- diesem Fall die Ergebniszahl der Hauptschaltung 17 nicht verändert wird. Hierbei wird also zum zweiten Summanden die Zahl b (LHHL) addiert und dann zu dieser Ergebnissumme der erste Summand. Falls hiebei kein Tetraden-Ubertrag zustande kommt, wird von der Ansteuerschalt;-ung 3 die Subtraktion der Zahl 6 angesteuert und damit durch die Korrekturschaltung 18 die Zahl fo wieder subtrahiert. Falls hierbei ein Tetraden-Ubertrag zustande kommt, veringert sich die Ergebniszahl der Hauptschaltung 17 um die Zahl 1b, wodurch diese Ergebniszahl nebenbei selbsttätig von BGD-fa' auf BGD-O- ümcodiert wird und somit keine Subtraktion derHow the serial tetrad-adder-subtracter works Type A (Figure 1) results from adding as follows: The setting for addition is made by applying H potential to the input E. This controls the addition of the number 6 (LHHL) in the input circuit 2. Then it will be the first addend BGD-O-coded at the B inputs and the second addend BCD-O-coded at the A inputs. If the lines m and η are now connected to Η-potential, the outputs G BGD-O-coded have the potential series this addition result number, because in this case none Tetrad transfer departure by the correction circuit 18 at the same time the number fo is subtracted again and because im In the case of a tetrad carryover departure the number 6 is not subtracted and thus in this case the result number of the Main circuit 17 is not changed. So here is the number b (LHHL) is added to the second summand and then the first summand to this result sum. If no Tetrad transfer comes about is from the control circuit; -ung 3 the subtraction of the number 6 is controlled and thus the number fo is subtracted again by the correction circuit 18. If this results in a tetrad transfer, the result number of the main circuit 17 is reduced by the number 1b, whereby this result number is automatically generated by BGD-fa ' is umcodiert on BGD-O- and thus no subtraction of the
COPV jCOPV j
Zahl (6) erforderlich ist, ua eine BCD-O-codierte Additions-Ergebnis zahl zu erhalten.Number (6) is required, including a BCD-O coded addition result number to receive.
Bei Subtraktion ergibt sich die Wirkungsweise dieses seriellen Tetraden-Addier-Subtr--ihierwerKS Type A wie folgt: Die Einstellung auf Subtraktion erfolgt durch Anlegen von L-Potential an den Eingang E. Damit ist in der Bingangs-Schaltung 2 die Addition der Zahl 6 (LHHL) nicht angesteuert und wird somit die Zahl 6 (LHHL) nicht zum Subtrahenden addiert. Der Minuend kommt BOD-O-codiert an den B-Eingängen zur Anlage und der Subtrahend ebenfalls nur"BOD-O-codiert an-den A-Eingangen. Die Subtraktion erfolgt dann dadurch, daß die Steuer-Leitungen m und η an Η-Potential gelegt werden. Falls hierbei Kein Tetraden-Ubertrag zustande kommt, hat die Ansteuerschaltung 3 an ihrem Ausgang L-Potential und ist somit die Korrekturschaltung 18 nicht angesteuert und wird die' Subtraktions-Ergebniszahl der Hauptschaltung 17 unverändert an die Ausgänge G weitea?geleitet, welche deshalb bereits richtig ist, weil hierbei in der Hauptschaltung 17 nur eine BCD-O-codierte Zahl von einer andern BCD-O-codierten Zahl subtrahiert wird, ohne daß die Zahl O (LLLL) unterschritten wird. Falls hierbei ein Tetraden-Ubertrag zustande Kommt, -hat die Ansteuexsehaltung 3 an ihrem Ausgang Η-Potential, wodurch die Korrekturschaltung 18 angesteuert ist und wodurch somit gleichzeitig die Korrekturzahl 6 (LHHL) subtrahiert wird. In diesem Fall ist die Subtraktion der Zahl 6 (LHHL) deshalb erforderlich, weil die Ergebnis zahl der Hauptschaltung 17 durch den Tetraden-Ubertrag-Abgang nicht nur um die Zahl 10 steigt, sondern um die Zahl 16 steigt.With subtraction, the effect of this serial tetrad-adding-subtr - ihierwerKS Type A is as follows: The Setting to subtraction is done by applying L potential to input E. This is in the input circuit 2 the addition of the number 6 (LHHL) is not activated and thus the number 6 (LHHL) is not added to the subtrahend. The Minuend comes BOD-O-coded at the B-entrances to the system and the subtrahend is also only "BOD-O-coded" A-inputs. The subtraction then takes place in that the control lines m and η are connected to Η potential. If no tetrad carry occurs, the control circuit 3 has L potential at its output and is therefore the correction circuit 18 is not driven and the subtraction result number of the main circuit 17 is unchanged routed to the outputs G, which are therefore already is correct because here only one BCD-O-coded number from another BCD-O-coded number in the main circuit 17 is subtracted without falling below the number O (LLLL). If this results in a tetrad transfer, -Has the control circuit 3 at its output Η potential, whereby the correction circuit 18 is activated and thus simultaneously subtracts the correction number 6 (LHHL) will. In this case, the subtraction of the number 6 (LHHL) is necessary because the result number is the main circuit 17 through the tetrad carryover departure not only to the Number 10 increases, but the number 16 increases.
Das .serielle Tetraden-Addier-Subtrahierwerk Type B (Figur 5) bestellt an wesentlichen Teilen aus dem Spezial-Tetraden-Addierer-Subtrahierer 8 und der Eingangs-Schaltung 9 und del* Ansteuer-Schaltung 3 und dem Übertrag-Speicher 4· und der zusätzlichen Negierschaltung 5 und den zugehörigen Leitungen. Der Spezial-Tetraden-Addierer-Subtrahierer 8 besteht aus der ■Hauptschaltung 17 und der Korrekturschaltung 19 und der Ansteuerschaltung 3· Die Hauptschaltung 17 besteht aus den Voll-Addierern-Subtrahierern 31 bis 34. Die Korrekturschaltung 19 besteht aus den Halb-Addierern 21 und 22 und den Rest-Schaltungen 23. und 24. Die Bezeichnungen der Eingänge und Ausgänge und deren Wertigkeiten sind gleich, wie bei der Type A (Figur 1). Auch die Eingabe der Zahlen ist gleich, wie bei der Type A. Die Eingangsschaltung 9 besteht aus den Halb-Subtrahierern 41 und 42 und den Rest-Schaltungen 43 und 44.The serial tetrad-adder-subtracter type B (Figure 5) ordered on essential parts from the special tetrad adder-subtractor 8 and the input circuit 9 and del * Control circuit 3 and the carry memory 4 · and the additional Negating circuit 5 and the associated lines. The special tetrad adder-subtracter 8 consists of the main circuit 17 and the correction circuit 19 and the control circuit 3 · The main circuit 17 consists of the Full adders-subtractors 31 to 34. The correction circuit 19 consists of the half-adders 21 and 22 and the remainder circuits 23 and 24. The designations of the inputs and outputs and their valences are the same as with the Type A (Figure 1). The input of the numbers is the same as for type A. The input circuit 9 consists of the Half-subtractors 41 and 42 and the remainder circuits 43 and 44.
Infolge des Umstandes, daß die Addition der Zahl 10 (HLHL) bei Nicht-Verarbeitung des diesbezüglichen Korrektur-Tetraden-Üherträges praktisch auch nur eine Subtraktion.der Zahl 6 (LHHL) ist, wird die Korrekturschaltung 19 bei der Type B-genau so angesteuert, wie die Korrekturschaltung 18 bei der Type A. Falls die Leitung b an die Leitung £ angeschlossen wird kann sowohl bei der Type A als auch bei der Type B eine Ansteuerschaltung nach Figur 6 verwendet' werden.As a result of the fact that the addition of the number 10 (HLHL) is practically only a subtraction of the number 6 (LHHL) when the relevant correction tetrad transfer is not processed, the correction circuit 19 is controlled in exactly the same way in type B As with the correction circuit 18 in type A. If the line b is connected to the line £ , a control circuit according to FIG. 6 can be used for both type A and type B.
·'!·■■· '! · ■■
LeerseiteBlank page
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833330049 DE3330049A1 (en) | 1983-08-05 | 1983-08-19 | Serial tetrad adder/subtracter in BCD 8421 code |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833328381 DE3328381A1 (en) | 1983-08-05 | 1983-08-05 | Serial tetrad adder/subtracter in BCD 8421 code |
DE19833330049 DE3330049A1 (en) | 1983-08-05 | 1983-08-19 | Serial tetrad adder/subtracter in BCD 8421 code |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3330049A1 true DE3330049A1 (en) | 1985-03-07 |
Family
ID=25812953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833330049 Withdrawn DE3330049A1 (en) | 1983-08-05 | 1983-08-19 | Serial tetrad adder/subtracter in BCD 8421 code |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3330049A1 (en) |
-
1983
- 1983-08-19 DE DE19833330049 patent/DE3330049A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3330049A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3328389A1 (en) | Separately constructed serial tetrad adder/subtracter in BCD 8421 code | |
DE3425024A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3424972A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3443611A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3328381A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
EP0098539A2 (en) | Serial tetrad adding-subtracting circuit in the BCD-8421 code | |
DE3038694A1 (en) | Electronic parallel adder and subtractor BCD-8421 network - has decimal display which adds or removes numeral 6 before operations | |
DE3328404A1 (en) | Special tetrad adder/subtracter in the BCD 8421 code | |
DE3440353A1 (en) | Serial tetrad adding-subtracting device using BCD-8421 code | |
DE3337529A1 (en) | Electronic parallel adder-subtractor mechanism using BCD-8421 Code | |
DE3424973A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3030490A1 (en) | Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number | |
DE3240182A1 (en) | Serial tetrade adding/subtracting unit in BCD 8421 code | |
DE3031076A1 (en) | Combined binary adder and subtractor circuit with octal display - has two rows of stores having off-set input controls | |
DE3429554A1 (en) | 4-Bit multiplier circuit | |
DE3436134A1 (en) | Serial tetrad adder/subtractor in BCD-8421 code | |
DE3331785A1 (en) | Special tetrad adder in BCD-8421 code for electronic adders | |
DE3328388A1 (en) | Special tetrad adder in BCD 8421 code | |
DE3224075A1 (en) | Serial tetrad adder/subtractor mechanism in BCD 8421 code | |
DE3443569A1 (en) | Serial tetrad adder/subtractor network using BCD 8421 code | |
DE3424993A1 (en) | Serial tetrad addition and subtraction device in BCD 8421 code with negating-complementing circuit | |
DE3424990A1 (en) | Serial tetrad addition and subtraction device in BCD 8421 code with negating-complementing circuit | |
DE3424996A1 (en) | Serial tetrad-adder/subtracter in BCD8421 code with negating complement circuit | |
DE3031077A1 (en) | Electronic adder and subtractor with decimal display - has combined stage with parallel operation as adder or subtractor coupled to display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3328381 Format of ref document f/p: P |
|
8162 | Independent application | ||
8139 | Disposal/non-payment of the annual fee |