DE3031076A1

DE3031076A1 - Combined binary adder and subtractor circuit with octal display - has two rows of stores having off-set input controls

Info

Publication number: DE3031076A1
Application number: DE19803031076
Authority: DE
Inventors: Paul 7032 Sindelfingen Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1980-08-16
Filing date: 1980-08-16
Publication date: 1982-03-25

Abstract

The adder and subtractor circuit working in binary code includes an octal display, an octal to binary input encoder and a binary to octal output decoder. A combined adder and subtractor is realised more simply than with a decimal-BCD adder and subtractor. The arrangement uses feedback connectors (D) and can use two or more rows of stores into which the potential series of the result are fed using control pulses offset in time. The special adder consists of an optional number of adder decades, each contg. three full adders (VA), six storage flip-flops (2), a decoder circuit (3) and two octal-to-binary encoder circuits. A special subtractor can be formed by replacing the full adder circuits with full subtractor circuits.

Description

Elektronisches Addier- und Subtrahierwerk Electronic adding and subtracting mechanism

im Dual-Gode mit Oktal-Anzeige #Gegenstand der Erfindung ist ein eleKtronisches Addierwerk im Oktal-Dual-Code mit Rückkoppelungsleitungen entsprechend dem elektronischen Addierwerk nach P 30 30 303.8, das Dezimal-Dual-codiert ist.Diese Rückkoppelung wird hierbei auch mittels 2 Speicher-Flipp-Flopp-Reihen ermöglicht, deren Verbindungsleitungen mit aufeinander-folgenden Impulsen angesteuert werden. Dieses Addierwerk im Oktal-Dual-Code kann ohne weitere Änderung durch Austausch seiner Voll-Addierer (VA) gegen Voll-Subtrahierer (VS) in ein elektronisches Subtrahierwerk umgewandelt werden. Dementsprechend ist auch ein kombiniertes Addier- und Subtrahierwerk möglich, das viel einfacher ist als ein Dezimal-BCD-Addier- und Subtrahierwerk. in Dual-Gode with octal display # The subject of the invention is a electronic adder in octal dual code with feedback lines accordingly the electronic adder according to P 30 30 303.8, which is decimal-dual-coded Feedback is also made possible by means of 2 memory flip-flop rows, whose connecting lines are controlled with successive pulses. This adder in octal-dual code can be changed without any further changes by exchanging its full adder (VA) against full subtractor (VS) in an electronic subtracter being transformed. Accordingly, there is also a combined adding and subtracting mechanism possible, which is much simpler than a decimal BCD add and subtract unit.

In Figur 1 ist eine Dekade des Addierwerks dargestellt und in Figur 2 eine Dekade des Subtrahierwerks. In Figur 3 ist das Detail A dargestellt und in Figur 4 eine Oktal-Dual-Codierschaltung für die Eingabe der Oktal-Ziffern als dreistellige Dualzahlen. In Figur 5 ist eine Dekade des kombinierten Addier- und Subtrahierwerks dargestellt.A decade of the adder is shown in FIG. 1 and in FIG 2 a decade of the subtracter. In Figure 3, the detail A is shown and in FIG. 4 shows an octal-dual coding circuit for entering the octal digits as three-digit Binary numbers. In Figure 5 is a decade of the combined adding and subtracting shown.

Das Spezial-Addierwerk besteht aus einer beliebigen Anzahl Addier-Dekaden nach Figur 1. Jede Dekade besteht aus 3 Voll-Addierer VA und 6 Speicher-Flipp-Flopps 2 und einer Dekodier-Schaltung 3 und 2 Oktal-Dual-Codierschaltungen 4 (Figur 4).The special adder consists of any number of adder decades according to FIG. 1. Each decade consists of 3 full adders VA and 6 memory flip-flopps 2 and a decoding circuit 3 and 2 octal-dual coding circuits 4 (Figure 4).

Als Voll-Addierer kommen normale Voll-Addierer mit 3 gleichwertigen Eingängen und einem Ausgang und einem Übertrag-Ausgang zur Verwendung wie bei einem BCD-Addierwerk. Als weitere Bestandteile weist diese Addierdekade 2 innere Übertrags-Leitungen a und 3 Leitungen b und 3 Leitungen c und 3 Leitungen d auf. Der Dekaden-Ubertrags-Eingang hat die Bezeichnung e und der Dekaden-Übertrags-Ausgang die Bezeichnung f. Die Dekodierschaltung 3 besteht aus 8 Und-Schaltungen 5 und 3 Nicht-Schaltungen (Negierschaltungen) 6 und den zugehörigen Leitungen. Die Leitungen i und k sind Steuerleitungen, die alle Addierdekaden durchqueren. Die Leitungen b werden von Transistoren 7 angesteuert und die Zeitungen c von Transistoren 8.As full adders, normal full adders come with 3 equivalent ones Inputs and an output and a carry output for use as with one BCD adder. This adding decade has 2 inner carry lines as further components a and 3 lines b and 3 lines c and 3 lines d. The decade carry input has the designation e and the decade carry output the designation f. The decoding circuit 3 consists of 8 AND circuits 5 and 3 non-circuits (negative circuits) 6 and the associated lines. The lines i and k are control lines, which cross all adding decades. The lines b are controlled by transistors 7 and the newspapers c of transistors 8.

Die Eingänge haben die Be#eichiiun# A 1 bis A 3 und B 1 bis B 3. Bei der Ausführung B sind die Eingänge B 1 bis B 3 nicht vorhanden.The inputs have the ranges # A 1 to A 3 and B 1 to B 3. At In version B, inputs B 1 to B 3 are not available.

Die Wirkungsweise dieses Spezial-Addierwerks beim ersten Addierverfahren, bei dem an den Eingängen B nur über die Rückkoppelungsleitungen d Ergebnis-Zahlen zur Anlage kommen, ergibt sich wie folgt: Zunächst kommt an den A-Eingängen jeder Addier-Dekade die entsprechende dual codierte Ziffer des ersten Summanden zur Anlage, der somit zur Zahl Null addiert wird, weil in jeder Dekade alle Rückkoppel-Eingänge 3 1 bis B 3 L-Potential haben. Somit wird der an den Eingängen A 1 bis A 3 anliegende erste Summand nur zur Zahl Null (LLLL) addiert und liegt somit an den Ausgängen der Voll-Addierer VA bzw. an den Transistoren 7 nur die Potentialreihe des ersten Summanden an. Dann wird diese Poterltialreihe mittels eines H-Stromimpulses an der Steuerleitung i zuerst in die Speicher-Flipp-Flopp-Reihe E eingegeben und dann mittels eines weiteren H-Stromimpulses an der Steuerleitung k in die Speicher-Flipp-Flopp-Reihe F. Damit liegt die Potentialreihe dieses ersten Summanden als Potentialreihe der ersten Summe über die Rückkoppelungsleitungen d an den B-Eingängen an und kommt der zweite Summand dual codiert an den A-Eingängen zur Anlage.The mode of operation of this special adding unit in the first adding process, with the result numbers at the inputs B only via the feedback lines d come to the system, results as follows: First of all, everyone comes to the A inputs Adding decade the corresponding dual-coded digit of the first summand for the system, which is thus added to the number zero, because all feedback inputs in each decade 3 1 to B 3 have L potential. This means that the output is present at inputs A 1 to A 3 The first summand is only added to the number zero (LLLL) and is therefore at the outputs the full adder VA or on the transistors 7 only the potential series of the first Summands. Then this potential row is connected to the Control line i first entered into the memory flip-flop row E and then using Another H-current pulse on the control line k into the memory flip-flop series F. This means that the potential series of this first summand is the potential series of first sum via the feedback lines d to the B inputs and comes the second summand is dual-coded at the A inputs to the system.

Durch diese Anlage des zweiten Summanden an den A-Eingängen liegt an den Ausgängen der Voll-Addierer VA bzw. an den Transistoren 7 die Potentialreihe der Summe dieser beiden Summanden an und wird auf bereits beschriebene Weise zuerst in die Speicher-Flipp-Flopp-Reihe E und dann in die Speicher-Blipp-Flopp-Reihe F eingegeben, womit dieses Summenergebnis einer die Leitungen d an den B-Eingängen anliegt. Dann folgt die Addition der weiteren Summanden nach demselben Prinzip. Bei n-facher Addition einer Zahl werden die Steuerleitungen i und k n-fach nacheinander (mit zeitlichem Abstand) mit einem H-Strom-Impuls beschickt, wenn dieser n-fache Summand an den A-Eingängen anliegt.Due to this system, the second summand is located at the A inputs at the outputs of the full adders VA or at the transistors 7, the potential series the sum of these two summands and becomes first in the manner already described into memory flip-flop row E and then into memory blipp-flop row F entered, with which this sum total of one of the lines d at the B inputs is present. Then the addition of the other summands follows according to the same principle. If a number is added n times, the control lines i and k become n times one after the other (with a time interval) charged with an H-current pulse, if this is n-fold Summand is present at the A inputs.

Wenn nur jeweils zwei Zahlen zueinander addiert werden und von diesen beiden Summanden keiner erst zur Zahl Null addiert wird, kommt einer dieser Summanden dual codiert an den A-Eingängen zur Anlage und der andere dual codiert an den B-Eingängen und erfolgt die Eingabe der an den Transistoren 7 anliegenden Summen-Potentialalreihe in die Speicher-Flipp-Flopp-Reihen auf dieselbe Weise, wie bei ersten Addierverfahren und liegt damit an den Ausgängen der Dekodierschaltungen 3 die Summe als Oktalzahl an.If only two numbers are added to each other and from these If none of the two summands is added to the number zero, one of these summands is used dual coded at the A inputs to the system and the other dual coded at the B inputs and the input of the sum potential series applied to the transistors 7 takes place into the memory flip-flop rows in the same way as the first adding method and is thus at the outputs of the decoding circuits 3, the sum as an octal number at.

Die Ansteuerung der Leitungen b und c durch die Transistoren 7 und 8 ist in Figur 3 dargestellt.The control of the lines b and c by the transistors 7 and 8 is shown in FIG.

Das Spezial-Subtrahierwerk besteht aus einer beliebigen Anzahl Subtrahierdekaden nach Figur 2, wobei gegenüber einer Addierdekade nach Figur 1 nur der Unterschied besteht, daß an Stelle von Voll-Addierer VA Voll-Subtrahierer VS zur Verwendung kommen und daß die B-Eingänge unbedingt erforderlich sind, weil diese B-Eingänge für die Eingabe des Minuenden erforderlich sind.The special subtracter consists of any number of subtracting decades according to Figure 2, with only the difference compared to an adding decade according to Figure 1 there is that instead of full adder VA full subtracter VS is to be used come and that the B inputs are absolutely necessary because these B inputs are required for entering the end of the minute.

Die Eingabe der dual codierten Oktal-Zahlen, bei der jede Oktalziffer in eine drei-stellige Dual-Zahl umgewandelt wird, ergibt sich bei diesem Subtrahierwerk wie folgt: Zunächst kommt in jeder Dekade an den B-Eingängen die entsprechende dual codierte Oktalziffer des Minuenden zur Anlage und gleichzeitig oder anschließend an den A-Eingängen jeder Dekade auf gleiche Weise die entsprechend dual codierte Oktalziffer des ersten Subtrahenden. Damit liegt an den Ausgängen (Leitungen b) der Voll-Subtrahierer des Ergebnis der ersten Subtraktion vor und wird auf gleiche Weise wie beim Addierwerk in die Flipp-Flopp-Reihen E und F eingegeben. Nachdem dann dieses Subtraktions-Ergebnis in der Flipp-Flopp-Reihe F gespeichert ist, liegt es über die Rückkoppel-Leitungen d auch an den B-Eingängen an und erfolgt die nächste Subtraktion durch Anlegen des zweiten Subtrahenden an die A-Eingänge.Entering the dual-coded octal numbers with each octal digit is converted into a three-digit dual number, results in this subtracter as follows: First of all, the corresponding dual-coded octal digit of the minuend is added to the system at the B inputs in each decade and at the same time or afterwards at the A inputs of each decade in the same way, the corresponding dual-coded octal digit of the first subtrahend. The full subtractor of the result of the first subtraction is thus available at the outputs (lines b) and is entered in the flip-flop rows E and F in the same way as with the adder. After this subtraction result has been stored in the flip-flopp series F, it is also applied to the B inputs via the feedback lines d and the next subtraction is carried out by applying the second subtrahend to the A inputs.

Bei n-facher Subtraktion einer Zahl von einer andern Zahl werden auch die Steuerleitungen i und k n-fach nacheinander mit einem H-Strom-Impuls beschickt, wenn der Minuend nicht mehr an den B-Eingängen anliegt und nur noch der Subtrahend an den A-Eingangen anliegt. Hiebei wird zuerst der Minuend mittels Subtraktion der Zahl Null in die Speicherreihen E und; F eingegeben.If one number is subtracted n times from another number, the control lines i and k are fed n-fold one after the other with an H-current pulse, when the minuend is no longer present at the B inputs and only the subtrahend is applied to the A inputs. First the minuend is calculated by subtracting the Number zero in memory rows E and; F entered.

Die Steuerung dieses elektronischen Subtrahierwerks erfolgt auch durch ein elektronisches Leitwerk, wie die Steuerung des vorhergehend beschriebenen elektronischen Addierwerks.This electronic subtracter is also controlled by an electronic tail unit, like the control of the electronic one described above Adder

Das kombinierte Addier- und Subtrahierwerk im Oktal-Dual-Code ist in Figur 5 dargestellt. Bei diesem elektronischen Addier-und Subtrahierwerk besteht jede Dekade aus 3 Voll-Addierer VA und 3 Voll-Subtrahierer VS und 6 Speicher-Flipp-Flopps 2 und einer Dekodierschaltung 3 und zwei Oktal-Dual-Codierschaltungen 4 nach Figur 4. Die Dekodierschaltung 3 besteht auch aus 8 Und-Schaltungen 5 und 3 Nicht-Schaltungen (Negier-Schaltungen) 6 und den zugehörigen Leitungen. Der Ubertrageingang der Voll-Addierer hat die Bezeichnung m und der Übertragausgang der Voll-Addierer die Bezeichnung n. Der Ubertrageingang der Voll-Subtrahierer hat die Bezeichnung v und der Übertragausgang der Voll-Subtrahierer die Bezeichnung w.The combined adding and subtracting mechanism in the octal-dual code is shown in FIG. In this electronic adding and subtracting mechanism there is every decade from 3 full adders VA and 3 full subtractors VS and 6 memory flip-flopps 2 and a decoding circuit 3 and two octal-dual coding circuits 4 according to FIG 4. The decoding circuit 3 also consists of 8 AND circuits 5 and 3 non-circuits (Negier circuits) 6 and the associated lines. The carry input of the full adder has the designation m and the carry output of the full adder has the designation n. The carry input of the full subtracter has the designation v and the carry output the full subtracter has the designation w.

Die Einstellung auf Addition oder Subtraktion erfolgt dadurch, daß am nicht erforderlichen Teil die Betriebsspannung ausgeschaltet wird. Wenn also ein derartiges Rechenwerk von Addition tion auf Subtraktion umgeschaltet wird, erfolgt das dadurch, daß bei den Voll-Subtrahierern die Betriebsspannung eillgeschaltet wird und bei den Voll-Addierern ausgeschaltet wird, Hierbei darf in den Speicher-Flipp-Flopps die Betriebsspannung nicht abgeschaltet werden, weil sonst die gespeicherten Potentialreihen der Ergebniszahlen gelöscht werden.The setting for addition or subtraction takes place in that the operating voltage is switched off on the part that is not required. If so Such an arithmetic unit is switched from addition to subtraction takes place the fact that in the full subtracters the operating voltage is switched over and is switched off with the full adders, this is allowed in the memory flip-flopps the operating voltage cannot be switched off, otherwise the stored potential series of the result numbers are deleted.

Die Umschaltung von Addition auf Subtraktion kann auch über Transistoren erfolgen, die an den Stellen x und y angeordnet sind. Falls zwei Speicherreihen nicht unbedingt erforderlich sind, entfällt bei entsprechenden Sondertypen die zweite Speicherreihe F. Switching from addition to subtraction can also take place via transistors which are arranged at points x and y. If two storage rows are not absolutely necessary, the second storage row F is omitted with the corresponding special types.

Claims

Claims Electronic adder with octal dual input coding and dual octal output decoding, characterized in that there are feedback lines (d).

2) Electronic adding unit according to claim 1, characterized in that that this feedback principle is made possible by means of 2 or more memory rows the potential series of the result number in the time-shifted control pulses is entered.

3) Electronic subtracter with octal-dual-ringabe coding and dual octal output decoderuslg, characterized in that there are feedback lines (d).

4) Electronic subtracter according to claim 3, characterized in that that this feedback principle is made possible by means of 2 or more memory rows, in the time-shifted control pulses the potential series of the result number is entered.

5) Combined electronic adding and subtracting mechanism with octal dual input -Coding and dual octal from # abe decoding, characterized in that there are Rücickop.pelleitungen (d).

6) Combined electronic adding and subtracting unit according to claim 5, characterized in that this back-coupling principle by means of 2 or more Memory rows is made possible in the with time-shifted control pulses the potential series of the result number is entered.