DE3030303A1 - Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary code - Google Patents
Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary codeInfo
- Publication number
- DE3030303A1 DE3030303A1 DE19803030303 DE3030303A DE3030303A1 DE 3030303 A1 DE3030303 A1 DE 3030303A1 DE 19803030303 DE19803030303 DE 19803030303 DE 3030303 A DE3030303 A DE 3030303A DE 3030303 A1 DE3030303 A1 DE 3030303A1
- Authority
- DE
- Germany
- Prior art keywords
- decade
- lhhl
- code
- adder
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4921—Single digit adding or subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
Abstract
Description
Elektronisches Addierwerk im BCD-842'13#sa#l Electronic adder in the BCD-842'13 # sa # l
mit Dezimal-Anzeige Gegenstand der Erfindung ist ein Addierwerk im 3CD-8421-Code, bei dem in jeder Addierdekade vor der ersten Addition automatisch die Grundzahl LHHL zur Speicherzahl B addiert wird, damit die Anzeige der Addierdekaden stimmt, weil der Speicherwert 15 die Dezimalziffer 9 anzeigt und der Speicherwert 6 die Ziffer Null anzeigt. Falls auf diese Weise die Dekaden-Anzeigen dieses Addierwerks auf Null eingestellt sind, ist nur noch bei Ubertrags-Additionen eine automatische Zusatz-Addition derselben Dualzahl (LHHL) erforderlich, damit der fehlende Differenzbetrag 16 - 10 = 6 = LHHL ausgeglichen wird. with decimal display The invention relates to an adder in 3CD-8421 code in which in each adding decade before the first addition, automatically the basic number LHHL is added to the memory number B so that the adding decades are displayed is correct because the memory value 15 shows the decimal number 9 and the memory value 6 shows the digit zero. If in this way the decades displays of this adder are set to zero, is only automatic for carry additions Additional addition of the same binary number (LHHL) is required to make up the missing difference 16 - 10 = 6 = LHHL is balanced.
In Figur 1 ist die Grundschaltung dieses Addierwerks, bzw.In Figure 1, the basic circuit of this adder, or
eine Addierdekade dargestellt, die nur in Verbindung mit Schieberegistern verwendet werden kann. Figur 2 stellt eine Dekade eines Spezial-Addierwerks nach diesem Grundprinzip dar, bei dem kein Schieberegister fur die Eingabe von Zwischensummen erforderlich ist, weil jede Summenziffer über eine direkte Leitung in den zuständigen Eingang der Addierdekade eingegeben wird. Auch bei diesem Spezial-Addierwerk nach Figur 2 muß vor Beginn der Addition der Speicherstand jeder Dekade auf die Dualzahl LHHL gebracht werden, weil an den Eingängen nur echte Dual zahlen zur Eingabe gelangen. In Figur 3 ist das Detail A der Figur 2 dargestellt.an adding decade is shown, which can only be used in conjunction with shift registers can be used. FIG. 2 simulates a decade of a special adder this basic principle, in which there is no shift register for entering subtotals is required because each total digit has a direct line in the relevant Input of the adding decade is entered. Also with this special adder In FIG. 2, the memory status of each decade must be converted to the binary number before the addition begins LHHL, because only real dual numbers are entered at the entrances. In Figure 3, the detail A of Figure 2 is shown.
Das Spezial-Addierwerk, bzw. eine Dekade dieses Spezial-Addierwerks entsprechend Figur 2 besteht aus fünf Voll-Addierer 1 und zwei Halb-Addierer 2 und 8 Speicher-Flipp-Flopps 3 und einer Dekodier-Schaltung 4a Die Dekaden dieses Spezial-Addierwerks haben nur eine Eingangsreihe s, weil vorhergehende Summen über direkte Leitungen a zur Eingabe kommen. Als Voll-Addierer 1 und Halb-Addierer 2 kommen normale Voll-Addierer und Halb-Addierer zur Verwendung. Als weitere Bestandteile weist diese Addier-Dekade sechs innere Ubertragsleitungen b und 3 Leitungen c und 3 Leitungen d und eine Leitung e auf.The special adder, or a decade of this special adder According to Figure 2 consists of five full adders 1 and two half adders 2 and 8 memory flip-flopps 3 and a decoding circuit 4a The decades of this special adder have only one input row s because previous sums are via direct lines a come to input. Normal full adders are used as full adder 1 and half adder 2 and half adders for use. This adding decade has additional components six inner transmission lines b and 3 lines c and 3 lines d and a line e.
Die Korekturleitung hat die Bezeichnung f und deren Abzweigung die Bezeichnung h. Die Steuerleitungen haben die Bezeichnung i und k. Der Dekaden-Übertragseingang hat die Bezeichnung 1 und der Dekaden-Ubertragsausgang die Bezeichnung m. Die Dekodierschaltung 4 besteht aus 10 Und-Schaltungen 5 und vier Nicht-Schaltungen (Ne gier-Schaltungen) 6 und den zugehörigen Leitungen. Die Leitung e urid die Leitungen d werden von Transistoren 7 angesteuert und die Leitungen n von Transistoren 8 (Figur 3). Die Eingänge haben die Bezeichnung A 1 bis A 4. Das zusätzlich erforderliche Steuerwerk ist nicht dargestellt. Die zur Addition gelangenden Dual zahlen werden über Schieberegister oder direkt den Eingängen 4 1 bis A 4 zugeführt.The correction line has the designation f and its branch the Designation h. The control lines are named i and k. The decade carry input has the designation 1 and the decade carry output the designation m 4 consists of 10 AND circuits 5 and four non-circuits (greed circuits) 6 and the associated cables. The line e and the lines d are made of transistors 7 driven and the lines n of transistors 8 (Figure 3). Have the entrances the designation A 1 to A 4. The additionally required control unit is not shown. The dual numbers that are added are sent via shift registers or directly fed to inputs 4 1 to A 4.
Di#e Wirkungsweise einer Addiertiekade nach Figur 2 ergibt sich wie folgt: Durch automatische Anlage der Grundzahl LHHL an den Eingängen A 1 bis A 4 wird zunächst die Dualzahl LHHL zur Dualzahl LLLL (0) addiert, womit an den Transistoren 7 die Potentialrethe der Dualzahl LHHL anliegt. Dann wird vom Steuerwerk die Steuerleitung i kurzzeitig auf H-Potential gebracht und damit die Potentialreihe LHHL in die Speicher-Flipp-Flopp-Reihe E eingegeben. Dann wird vom Steuerwerk die Steuerleitung k kurzzeitig auf H-Potential gebracht und damit die Potentialreihe LHHL in die Flipp-Flopp-Reihe F eingegeben.The mode of operation of an adding thedecade according to FIG. 2 results as follows follows: By automatically adding the basic number LHHL to inputs A 1 to A 4 the binary number LHHL is first added to the binary number LLLL (0), which results in the transistors 7 the potential rethe of the binary number LHHL is applied. Then the control unit takes over the control line i brought briefly to H potential and thus the potential series LHHL into the memory flip-flop series E entered. Then the control unit briefly sets the control line k to H potential brought and thus entered the potential series LHHL in the flip-flop series F.
Damit zeigt die Dekodierschaltung die Dezimalziffer Null an.In this way, the decoder circuit displays the decimal number zero.
Dann werden nacheinander die zur Addition kommenden Dualzahlen an den Eingängen A 1 bis A 4 zur Anlage gebracht, wobei an der Rückkoppel-Eingangsreihe immer die vorhergehende Summe anliegt und damit jeder aus einem Register zugeführte Summand zur vorhergehenden Additionssumme hinzu-addiert wird.Then the binary numbers that are to be added come on one after the other the inputs A 1 to A 4 brought into contact with the feedback input row the previous sum is always present and thus every sum supplied from a register Summand is added to the previous addition sum.
Bei den Additionen, bei denen der Speicherwert 15 überschritten wird, hat der Ausgang m H-Potential und wird damit bei Stellenwert 1 der nächsten Dekade die Ziffer 1 hinzu-addiert.For the additions in which the memory value 15 is exceeded, the output m has H potential and will therefore be 1 for the next decade the number 1 is added.
Hierbei haben auch die Folge-Addierer 2 a und 1 e an ihrem linken Eingang H-Potential und wird damit die an den Eingängen A 1 bis A 4 anliegende Dualzahl plus Korekturzahl (LHHL) in einem Arbeitsgang zur vorhergehenden Summe addiert. Die Korekturzahl ist also gleich groß, wie die Grundzahl. Die automatische Zusatz-Addition der Korektur-Zahl ist also nur erforderlich, wenn ein Ubertrag zur nächsten Dekade abgeht.Here, the sequence adders 2 a and 1 e also have on their left Input H potential and thus becomes the binary number present at inputs A 1 to A 4 plus correction number (LHHL) added to the previous total in one operation. The correction number is therefore the same as the basic number. The automatic additional addition the correction number is only required if a transfer to next decade.
Von einer zur Addition kommenden mehrstelligen Dezimalzahl wird also jede Ziffer entsprechend ihrem dezimalen Stellenwert der zugehörigen Dekade in vierstelliger dualer Codierung zugeführt und damit zur Dualzahl LLLL oder zum ersten gespeicherten Summanden oder zur ersten oder einer weiteren Teilsumme der entsprechenden Dekade hinzu-addiert, wenn durch vorherige Eingabe der Grundzahl in jeder Dekade der erforderliche Ausgangszustand des Addierwerks hergestellt ist. Die Löschung der in den Flipp-Flopp-Reihen E und F doppelt gespeicherten Dualzahlen erfolgt durch gleichzeitige Ansteuerung der Rückstellausgänge der Flipp-Flopps mit H-Potential.A multi-digit decimal number to be added becomes each digit according to its decimal place of the associated decade in four digits dual coding supplied and thus stored for the binary number LLLL or the first Summands or for the first or a further partial sum of the corresponding decade added if the required by entering the basic number in each decade beforehand Initial state of the adder is established. The deletion of the in the flip flop series E and F dual numbers stored twice are carried out by simultaneous control the reset outputs of the flip-flopps with H-potential.
Auch die Addition der Grundzahl LHHL erfolgt somit in allen Addierdekaden gleichzeitig.The addition of the basic number LHHL also takes place in all addition decades simultaneously.
Falls Flipp-Flopps geeigneter sind, die zusätzlich auch an den Leitungsstellen p und q Widerstände aufweisen, kommen solche zur Verwendung (Figur 3). In Figur 1 sind die Gransistoren 9 und in Figur 2 die Transistoren 7 und 8 als kleine schwarze Halbkreisflächen dargestellt. Die Anordnung dieser Transistoren ist in Figur 3 dargestellt.If flip-flopps are more suitable, they should also be done at the line points p and q have resistors, such are used (FIG. 3). In figure 1 are the transistors 9 and in Figure 2 the transistors 7 and 8 as small black ones Semicircular areas shown. The arrangement of these transistors is shown in FIG.
Die Addierdekade Type B ist in Figur 1 dargestellt.The adder decade type B is shown in FIG.
Im Vergleich zur Addierdekade Type B (Figur 1) hat die Addierdekade Type A keine Steuerleitung v und keine Speicher-Flipp-Flopp-Reihe H.In comparison to the adder decade type B (FIG. 1), the adder decade has Type A no control line v and no memory flip-flop row H.
Sowohl die Type A als auch die Type B können zusätzlich mit einer Dekodierschaltung 4 entsprechend Figur 2 versehen werden.Both Type A and Type B can also be equipped with a Decoding circuit 4 can be provided in accordance with FIG.
Bei einem Addierwerk mit Addierdekaden entsprechend Figur 1 (Type B) wird die Summe auch dann noch angezeigt, wenn die beiden Sumanden nicht mehr an den Eingängen der Addierdekaden liegen.In the case of an adder with adding decades according to Figure 1 (Type B) the total is still displayed even if the two sumands are no longer are at the inputs of the adding decades.
Die Eingänge der Addierdekade Type B (Figur 1) haben die Bezeichnungen A 1 bis A 4 und B 1 bis B 4 und die Ausgänge die Bezeichnungen D 1 bis D 4.The inputs of the adder decade type B (Figure 1) have the names A 1 to A 4 and B 1 to B 4 and the outputs are labeled D 1 to D 4.
LeerseiteBlank page
Claims (6)
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030303 DE3030303A1 (en) | 1980-08-09 | 1980-08-09 | Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary code |
DE19803030490 DE3030490A1 (en) | 1980-08-09 | 1980-08-12 | Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number |
DE19803031962 DE3031962A1 (en) | 1980-08-09 | 1980-08-25 | Adder and subtractor circuit with decimal display - has combined circuit with automatic correction |
DE19803036823 DE3036823A1 (en) | 1980-08-09 | 1980-09-30 | Electronic adder and subtractor for 8421-bcd code - has facility for automatic result correction together with decimal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030303 DE3030303A1 (en) | 1980-08-09 | 1980-08-09 | Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary code |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3030303A1 true DE3030303A1 (en) | 1982-03-25 |
Family
ID=6109356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803030303 Withdrawn DE3030303A1 (en) | 1980-08-09 | 1980-08-09 | Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary code |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3030303A1 (en) |
-
1980
- 1980-08-09 DE DE19803030303 patent/DE3030303A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0051079A1 (en) | Binary MOS ripple carry parallel adder/subtractor and appropriate adding/subtracting stage | |
DE3030303A1 (en) | Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary code | |
DE1424928B1 (en) | Circuit arrangement for adding digital information represented by binary signals | |
AT216254B (en) | Electronic pulse source | |
DE3403119A1 (en) | Serial electronic adder in decimal code | |
DE1109422B (en) | Asynchronous binary addition and subtraction device | |
DE3035321A1 (en) | Electronic adder and subtractor for BCD code with decimal display - has parallel operation provided by adder stages coupled to flip=flop array | |
DE3030490A1 (en) | Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number | |
DE1524158C (en) | Adding subtracting circuit for coded decimal numbers, especially those in byte representation | |
DE3031076A1 (en) | Combined binary adder and subtractor circuit with octal display - has two rows of stores having off-set input controls | |
DE3032898A1 (en) | Electronic adder and subtractor in 8421 code with decimal display - has combined function circuit with flip=flop stages coupled to display decoder | |
DE3035273A1 (en) | Parallel adder and subtractor circuit - has adder stages and flip=flop series to provide automatic compensation required for 8421 BCD arithmetic | |
DE1159190B (en) | Arithmetic arrangement for adding numbers of a non-binary number system encoded in tetrads | |
DE2135607B2 (en) | INPUT CIRCUIT AND PARITY BIT GENERATOR FOR A MODIFIER | |
DE3642053A1 (en) | Adder circuit using 54321 code | |
DE3031077A1 (en) | Electronic adder and subtractor with decimal display - has combined stage with parallel operation as adder or subtractor coupled to display | |
DE3038694A1 (en) | Electronic parallel adder and subtractor BCD-8421 network - has decimal display which adds or removes numeral 6 before operations | |
DE3817427A1 (en) | Comparison circuit | |
DE3403089A1 (en) | Serial electronic adder/subtracter in decimal code | |
DE1076234B (en) | Arrangement for the digital control of electrical coarse-fine transmission systems | |
DE3033593A1 (en) | Electronic adder and subtractor with decimal display - operates in BCD with flip=flop stages coupled to decoder for display function | |
DE3425024A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3403100A1 (en) | Serial electronic adder/subtracter in decimal code | |
DE3536481A1 (en) | Tetrad adder in 5211 code | |
DE3600423A1 (en) | Serial electronic adding and subtracting device in decimal code |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AG | Has addition no. |
Ref country code: DE Ref document number: 3036823 Format of ref document f/p: P Ref country code: DE Ref document number: 3031962 Format of ref document f/p: P Ref country code: DE Ref document number: 3030490 Format of ref document f/p: P Ref country code: DE Ref document number: 3031077 Format of ref document f/p: P |
|
AG | Has addition no. |
Ref country code: DE Ref document number: 3031962 Format of ref document f/p: P Ref country code: DE Ref document number: 3031077 Format of ref document f/p: P |
|
AG | Has addition no. |
Ref country code: DE Ref document number: 3036823 Format of ref document f/p: P |
|
8139 | Disposal/non-payment of the annual fee |