DE3036823A1 - Electronic adder and subtractor for 8421-bcd code - has facility for automatic result correction together with decimal display - Google Patents
Electronic adder and subtractor for 8421-bcd code - has facility for automatic result correction together with decimal displayInfo
- Publication number
- DE3036823A1 DE3036823A1 DE19803036823 DE3036823A DE3036823A1 DE 3036823 A1 DE3036823 A1 DE 3036823A1 DE 19803036823 DE19803036823 DE 19803036823 DE 3036823 A DE3036823 A DE 3036823A DE 3036823 A1 DE3036823 A1 DE 3036823A1
- Authority
- DE
- Germany
- Prior art keywords
- decade
- tetrad
- adder
- correction
- inputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4921—Single digit adding or subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Calculators And Similar Devices (AREA)
Abstract
Description
Elektronisches Addier- und Subtrahierwerk Electronic adding and subtracting mechanism
im 30I)-8421-Oode mit Dezimal-Anzeige Gegenstand der Erfindung ist ein elektronisches Parallel-Addier- und Subtrahierwerk, das Rückkoppelungsleitungen aufweist und das pro Dekade je einen vollständigen Tetraden-Addierer und je einen vollständigen Tetraden-Subtrahierer aufweist. Die Wirkungsweise dieses Parallel-Addier-und-Subtrahierwerks beruht auch darauf, daß vor jeder ersten Addition in allen Dekaden die Grundzahl 6 (LHHL) zur Speicherzahl Null (LLLL) addiert wird und vor jeder ersten Subtraktion in allen Dekaden diese Grundzahl durch Subtraktion wieder entfernt wird. Die Anordnung von 2 Dekodierschaltungen pro Dekade wird bei diesem Parallel-Addier--und-Subtrahierwerk auch dadurch vermieden, daß bei Anzeige auf Subtraktion umgeschaltet wird, wobei die Grwidzahl 6 (SHXL) durch automatische Subtraktion wieder entfernt wird. Sämtliche Zahlen werden dezimal-dual-codiert (3CD-8421-codiert)eingegeben. Der Additions-Übertrag wird also auch durch Uberschreiten des Dekaden Speicherwerts 15 ausgelöst und der Subtraktions-Ubertrag durch Unterschreiten des Dekaden-Speicherwerts 0 (Null). im 30I) -8421-Oode with decimal display is the subject of the invention an electronic parallel adding and subtracting mechanism, the feedback lines has one complete tetrad adder and one per decade has full tetrad subtracters. How this parallel adding-and-subtracting mechanism works is also based on the fact that before each first addition in all decades the basic number 6 (LHHL) is added to the memory number zero (LLLL) and before each first subtraction in all decades this basic number is removed again by subtraction. The order of 2 decoding circuits per decade is used in this parallel adding and subtracting unit also avoided by switching to subtraction when displaying, with the maximum number 6 (SHXL) is removed again by automatic subtraction. All Numbers are entered decimal-dual-coded (3CD-8421-coded). The addition carry is also triggered by exceeding the decade memory value 15 and the Subtraction carryover by falling below the decade storage value 0 (zero).
In Figur 1 ist eine Dekade dieses Parallel-Addier-und-Subtrahierwerks dargestellt und in Figur 2 der Tetraden-Addierer dieser Dekade, der in Figur 1 durch 5 Voll-Addierer VA und 2 Halb-Addierer HA dargestellt ist und in Wirklichkeit aus 12 Halb-Addierer 10 besteht (Figur 2). In Figur 3 ist der Tetraden-Subtrahierer dieser Dekade dargestellt, der in Figur 1 durch 5 Voll-Subtrahierer VS und 2 Halb-Subtrahierer HS dargestellt ist und in Wirklichkeit aus 12 Halb-Subtrahierer 20 besteht (Figur 3). In Figur 4 ist das Detail C dargestellt, das in jeder Dekade 4 mal auftritt. In Figur 5 ist die Ansteuer-Schaltung der durchgehenden Steuerleitungen s und i dargestellt und in Figur 6 eine dezimal-dual-Codierschaltung (BCD-Codierschaltung) für die Umwandlung von Dezimalziffern in dual codierte Dezimalziffern.FIG. 1 shows a decade of this parallel adding-and-subtracting unit and in Figure 2 the tetrad adder of this decade, which in Figure 1 by 5 full adders VA and 2 half adders HA is shown and in reality off 12 half adder 10 consists (Figure 2). In Figure 3 is the tetrad subtracter This decade is represented in FIG. 1 by 5 full subtractors VS and 2 half subtractors HS is shown and in reality consists of 12 half-subtractors 20 (Fig 3). In Figure 4, the detail C is shown, which occurs 4 times in each decade. FIG. 5 shows the control circuit for the continuous control lines s and i and in Figure 6 a decimal-dual coding circuit (BCD coding circuit) for converting decimal digits into dual coded decimal digits.
Dieses elektronische Parallel-Addier-und-Subtrahierwerk besteht ohne zusätzlich erforderliches Steuerwerk aus einer beliebig großen Anzahl Dekaden nach Figur 1. Jede Dekade besteht aus einem Tetraden-Addierer 1, der aus 5 Voll-Addierer VA und 2 Halb-Addierer HA besteht und einem Tetraden-Subtrahierer 2, der aus 5 Voll-Subtrahierer VS und 2 Halb-Subtrahierer HS besteht. An weiteren Teilen besteht eine Dekade dieses Parallel-Addier-und-Subtrahierwerks aus den Speicherreihen E und F, die aus je 4 Speicher-Flipp-Flopps 3 bestehen und der Dual-Dezimal-Decodierschaltung 4, welche aus 10 Und-Schaltungen 5 und 4 Negier-Schaltungen 6 besteht. An weiteren Teilen besteht jede Dekade außerdem aus einer oder zwei Dezimal-Dual-Codierschaltungen 12, welche in Figur 6 dargestellt ist. Jeder Voll-Addierer VA ist aus zwei Halb-Addierer 10 zusammengesetzt (Figur 2); jeder Voll-Subtrahierer VS ist aus zwei Halb-Subtrahierer 20 zusammengesetzt (Figur 3).This electronic parallel adding-and-subtracting mechanism does not exist additionally required control unit from an arbitrarily large number of decades Figure 1. Each decade consists of a tetrad adder 1 and 5 full adders VA and 2 half adders HA and a tetrad subtracter 2, which consists of 5 full subtractors VS and 2 half-subtractors HS. In other parts of this there is a decade Parallel adder and subtracter from memory rows E and F, which each consist of 4 Memory flip-flopps 3 and the dual decimal decoder circuit 4, which consists of 10 AND circuits 5 and 4 negative circuits 6. On other parts each decade also consists of one or two decimal-dual coding circuits 12, which is shown in FIG. Each full adder VA is made up of two half adders 10 assembled (Figure 2); each full subtractor VS is made up of two half subtractors 20 assembled (Figure 3).
Die Wirkungsweise dieses Parallel-Addier-und-Subtrahierwerks, für das zusätzlich noch ein entsprechendes Steuerwerk erforderlich ist, ergibt sich wie folgt: Wenn 2 oder mehr Dezimalzahlen zusammen-addiert werden sollen, ist zunächst eine Einstellung auf Addition erforderlich, wobei die Steuerleitung s durch Anlegen von H-Potential an die Leitung k vor-eingeschaltet wird. Dann folgt mit geringem zeitlichen Abstand die automatische Addition der Grundzahl 6 (LHHL) zum Dekaden-Speicherwert Null (LLBL) in allen Dekaden. Diese automatische Addition der Grundzahl 6 zum Speicherwert Null in jeder Dekade erfolgt dadurch,daß in jeder Dekade an den Eingängen A 2 und A 3 H-Potential zur Anlage kommt und daß nacheinander die Steuer-Leitungen e und q mit einem H-ßtrom-Impuls beschickt werden. Damit ist diese Grundzahl 6 (LHHL) in jeder Dekade in der Speicherreihe F gespeichert und liegt damit an allen B-Eingängen an. Dann wird der erste Summand über die A-Eingänge eingegeben, dessen Addition zur Grundzahl (666666) dadurch erfolgt, daß nacheinander die Steuerleitungen e und q mit einem H-Strom-Impuls beschickt werden. Weitere Summanden werden auf gleiche Weise hinzu-addiert. Nach beendeter ein- oder mehrfacher Addition wird die Leitung k an L-Potential gelegt und damit dieses Rechenwerk auf Subtraktion umgeschaltet und die Grundzahl 6 (LitEt) in allen Dekaden durch Subtraktion entfernt. Diese automatische Subtraktion der Grundzahl 6 in allen Dekaden erfolgt dann dadurch, daß in allen Dekaden an den Eingängen A 2 und A 3 H-Potential zur Anlage kommt und daß nacheinander die Steuerleitungen e und q mit einem H-Strom-Impuls beschickt werden. Dann folgt die Anzeige der Gesamtsumme, wobei jede Decodierschaltung 4 eine Dezimalziffer der Ergebnissumme anzeigt. Zur Ausführung von Subtraktionen liegt also die Steuerleitung k an L-Potential.The mode of operation of this parallel adding-and-subtracting unit for that a corresponding control unit is also required, results as follows: If 2 or more decimal numbers are to be added together, first is a setting to addition is required, whereby the control line s by applying is pre-switched from H potential to the line k. Then follows with little the automatic addition of the basic number 6 (LHHL) to the decade memory value Zero (LLBL) in all decades. This automatic addition of the basic number 6 to the memory value Zero in every decade is achieved by the fact that in every decade at the inputs A 2 and A 3 H potential comes to the plant and that one after the other the control lines e and q are charged with an H-current pulse. So this basic number is 6 (LHHL) stored in memory row F every decade and is therefore available at all B inputs at. Then the first summand is entered via the A inputs, its addition to the basic number (666666) takes place in that one after the other the control lines e and q are fed with an H-current pulse. Further summands are equal Way added. After one or more addition is completed, the line becomes k at L potential placed and thus this arithmetic unit on subtraction switched and the basic number 6 (LitEt) removed by subtraction in all decades. This automatic subtraction of the basic number 6 in all decades is then carried out by that in all decades at the inputs A 2 and A 3 H-potential comes to the plant and that one after the other the control lines e and q are fed with an H-current pulse will. This is followed by the display of the total, with each decoding circuit 4 one Displays the decimal number of the result sum. To perform subtractions lies so the control line k to L potential.
Falls diese Additions-Ergebnissumme nicht gelöscht wird und von dieser Zahl (Minuend) eine andere Zahl (Subtrahend) subtrahiert wird, erfolgt das dadurch, daß dieser auch dual-codiert (BCD-codiert) an den A-Eingängen zur Anlage gebracht wird und dann nacheinander die Steuerleitungen e und q mit einem H-Strom-Impuls beschickt werden. Weitere Subtrahenden werden auf dieselbe Weise subtrahiert. Hierbei liegen an den B-Eingängen d iedie Zwischen-Subtraktions-Ergebniszahlen an und muß damit nur der jeweilige Subtrahend an den A-Eingängen zur Anlage gebracht werden. Falls der Minuend keine vorherige Additions-Summe ist und nur ein Subtrahend subtrahiert werden soll, kommt der Minuend an den B-Eingangen und der Subtrahend an den A-Eingängen zur Anlage und erfolgt die Subtraktion auch dadurch, daß nacheinander die Steuerleitungen e und q mit einem H-Strom-Impuls beschickt werden. Da hierbei keine Grundzahl hinzu-addiert wird, muß hierbei auch keine Grundzahl subtrahiert werden, wenn nach beendeter ein- oder mehrfacher Subtraktion die Subtraktions-Ergebniszahl oder End-Subtraktions-Ergebniszahl zur Anzeige gebracht wird.If this addition result sum is not deleted and from this Number (minuend) another number (subtrahend) is subtracted, this is done by that this is also dual-coded (BCD-coded) at the A inputs and then one after the other the control lines e and q with an H-current pulse be charged. Further subtrahends are subtracted in the same way. Here are the intermediate subtraction result numbers at the B inputs and must so that only the respective subtrahend is brought to the system at the A inputs. If the minuend is not a previous addition sum and only subtracts a subtrahend is to be, the minuend comes at the B inputs and the subtrahend at the A inputs to the system and the subtraction also takes place in that one after the other the control lines e and q are fed with an H-current pulse. Since here no basic number is added no basic number has to be subtracted if after the one or multiple subtraction the subtraction result number or final subtraction result number is brought to the display.
Falls an Stelle der Transistoren 7 bis 9 Feldeffekt-Transistoren geeigneter sind oder falls hierfür nur Feldeffekt-Transistoren verwendet werden können, kommen an Stelle der Transistoren 7-bis 9 Feldeffekt-Transistoren zur Verwendung.If instead of transistors 7 to 9 field effect transistors are more suitable or if only field effect transistors can be used for this purpose instead of the transistors 7 to 9 field effect transistors for use.
Sehr wahrscheinlich sind hierfür Isolierschicht-Feldeffekt-Transistoren erforderlich.Insulating-layer field-effect transistors are very likely for this necessary.
Bei den Ausführungen D der Flipp-Flopps 3 sind keine Basis-Widerstände 15 und 16 angeordnet.In the versions D of the flip-flopps 3 there are no basic resistors 15 and 16 arranged.
Die Grundzahl 6 (LHHL) kann nur dann über die B-Eingänge addiert werden, wenn sie zum Speicherwert Null (LLLL) addiert wird oder wenn an den A-#Eingängen der erste Summand anliegt und die Speicherreihen E und F leer sind, weil andernfalls an den B-Eingängen Speicherwerte anliegen, die größer sind als LLLL. Die Entfernung (Subtraktion) der Grundzahl 6 in allen Dekaden kann nur über die A-Eingänge erfolgen,-weil die B-Eingänge bei Subtraktion Minuend-Eingänge sind.The basic number 6 (LHHL) can only be added via the B inputs, if it is added to the memory value zero (LLLL) or if at the A- # inputs the first summand is present and the memory rows E and F are empty, otherwise There are stored values at the B inputs that are greater than LLLL. The distance (Subtraction) of the basic number 6 in all decades can only be done via the A inputs, because the B inputs are minuend inputs when subtracted.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803036823 DE3036823A1 (en) | 1980-08-09 | 1980-09-30 | Electronic adder and subtractor for 8421-bcd code - has facility for automatic result correction together with decimal display |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030303 DE3030303A1 (en) | 1980-08-09 | 1980-08-09 | Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary code |
DE19803036823 DE3036823A1 (en) | 1980-08-09 | 1980-09-30 | Electronic adder and subtractor for 8421-bcd code - has facility for automatic result correction together with decimal display |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3036823A1 true DE3036823A1 (en) | 1982-05-13 |
Family
ID=25787181
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803036823 Withdrawn DE3036823A1 (en) | 1980-08-09 | 1980-09-30 | Electronic adder and subtractor for 8421-bcd code - has facility for automatic result correction together with decimal display |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3036823A1 (en) |
-
1980
- 1980-09-30 DE DE19803036823 patent/DE3036823A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3036823A1 (en) | Electronic adder and subtractor for 8421-bcd code - has facility for automatic result correction together with decimal display | |
DE3035273A1 (en) | Parallel adder and subtractor circuit - has adder stages and flip=flop series to provide automatic compensation required for 8421 BCD arithmetic | |
DE3031077A1 (en) | Electronic adder and subtractor with decimal display - has combined stage with parallel operation as adder or subtractor coupled to display | |
DE3035321A1 (en) | Electronic adder and subtractor for BCD code with decimal display - has parallel operation provided by adder stages coupled to flip=flop array | |
DE3038694A1 (en) | Electronic parallel adder and subtractor BCD-8421 network - has decimal display which adds or removes numeral 6 before operations | |
DE3030490A1 (en) | Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number | |
DE3919171A1 (en) | Dual-8421-code change circuit - has extra branch circuit for digit 10 branching already in input region when a value 4 appears twice | |
DE3223889A1 (en) | Electronic adding and subtracting mechanism in BCD 8421 code with decimal display | |
DE3032898A1 (en) | Electronic adder and subtractor in 8421 code with decimal display - has combined function circuit with flip=flop stages coupled to display decoder | |
DE3909044A1 (en) | Multiplication circuit | |
DE3930802A1 (en) | Adder circuit e.g. for 54321 coded decimal numbers - uses dual full-adder for processing five digit numbers | |
DE3730959A1 (en) | Subtraction circuit in 51111 code | |
DE3928583A1 (en) | Electronic digit subtraction circuit for binary coded decimal numbers - is produced in 5211 form with code conversion circuits at inputs and outputs | |
DE3403100A1 (en) | Serial electronic adder/subtracter in decimal code | |
DE3727427A1 (en) | Subtraction circuit in 54321 code | |
DE3425024A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3039590A1 (en) | BCD-8421-code serial tetrade adder and subtractor - includes BCD and=or, and BCD-plus-6 to decimal decoders | |
DE3625509A1 (en) | Serial addition-subtraction unit in 1-out-of-10 code | |
DE3617650A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3031076A1 (en) | Combined binary adder and subtractor circuit with octal display - has two rows of stores having off-set input controls | |
DE3923348A1 (en) | Electronic code converter circuit - has decadic branch circuit in output stage, without correction circuit for adding correction digit of 6. | |
DE3222211A1 (en) | Electronic adder/subtractor in BCD 8421 code with decimal display | |
DE3718328A1 (en) | Adder circuit in 5211 code | |
DE3119549A1 (en) | Electronic adder and subtractor in octal/dual code | |
DE4135808A1 (en) | Digital electronic circuit for addition and subtraction of 5211 code - has code numbers processed by adder and subtractor units coupled to decimal point logic control stage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3030303 Format of ref document f/p: P |
|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3030303 Format of ref document f/p: P |
|
8141 | Disposal/no request for examination |