DE3030490A1 - Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number - Google Patents
Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary numberInfo
- Publication number
- DE3030490A1 DE3030490A1 DE19803030490 DE3030490A DE3030490A1 DE 3030490 A1 DE3030490 A1 DE 3030490A1 DE 19803030490 DE19803030490 DE 19803030490 DE 3030490 A DE3030490 A DE 3030490A DE 3030490 A1 DE3030490 A1 DE 3030490A1
- Authority
- DE
- Germany
- Prior art keywords
- decade
- electronic
- dual
- subtractors
- instead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
- G06F2207/4921—Single digit adding or subtracting
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
Description
Elektronisches Subtrahierwerk im BCD-8421-Code Electronic subtracter in BCD-8421 code
mit Dezimal-Anzeige Gegenstand der Erfindung ist ein elektronisches Subtrahierwerk im BCD-8421-Code mit Dezimal-Anzeige, bei dem im Vergleich zum ECD-8421-Addierwerk nach P 30 30 303.8 anstelle von 5 Voll-Addierer und 2 Halb-Addierer pro Dekade 5 Voll-Subtrahierer und 2 Halb-Subtrahierer zur Verwendung kommen. Auch bei diesem Subtrahierwerk sind die Dekaden-Speicherwerte um die Zahl 6 (LHHL) höher, als die Dekaden-rLzeigewerte, weil nur nach diesem Prinzip ein Dekaden-Ubertrag aoglich ist. Somit ist auch eine Gruiidzahl 6 (LHHL) erforderlich, deren Addition zum inuenden bzw. zum ersten Minuenden nicht möglich ist, weshalb fur die Eingabe dieses ersten Minuenden pro Dekade eine Spezial-Oodiers3haltung erforderlich ist, d e die betreffende Dezimalziffer plus 6 dual codiert zur wingabe bringt. Das ist deshalb möglich, weil damit die Obergrenze des Speicherwerts (15 = HHRH)nicht überschritten wird und keine zur Eingabe kommende Subtrahenden-Ziffer größer ist als die Zahl 9 (HLLH). with decimal display The invention relates to an electronic one Subtracter in BCD-8421 code with decimal display, in which compared to the ECD-8421 adder according to P 30 30 303.8 instead of 5 full adders and 2 half adders per decade 5 Full subtractors and 2 half subtractors are used. Even with this one Subtracter, the decade storage values are 6 (LHHL) higher than the Decade display values, because a decade transfer is only possible according to this principle is. Thus, a basic number 6 (LHHL) is also required, the addition of which at the end or at the end of the first minute is not possible, which is why this first At the end of each decade, a special ooding position is required, d e the relevant Brings decimal digit plus 6 dual coded to wingabe. This is possible because so that the upper limit of the storage value (15 = HHRH) is not exceeded and none The subtrahend digit to be entered is greater than the number 9 (HLLH).
In Figur 1 ist die Subtrahierdekade Type B dargestellt, die in mehrfacher Anordnung ein Subtrahierwerk bildet, das nur zusammen mit Schieberegistern verwendet werden kann. Figur 2 stellt eine Dekade eines Spezial-Subtrahierwerks nach diesem Grundprinzip dar, bei dem kein Schieberegister für die Eingabe von Folge-Minuenden erforderlich ist, weil jeder Minuend, der durch vorherige Subtraktion entstanden ist, über eine direkte Leitung in den zugehörigen Eingang der Subtrahierdekade eingegeben wird. In Figur 3 ist das Detail A der Figur 2 dargestellt und in Figur 4 eine Dezimal-Dual-Godier-Schaltung. Figur 5 stellt die Spezial-Godierschaltung dar.In Figure 1, the subtracting decade type B is shown, which in multiple Arrangement forms a subtracter that is only used in conjunction with shift registers can be. FIG. 2 shows a decade of a special subtracter after this The basic principle is that there is no shift register for entering subsequent minuends is required because every minuend created by previous subtraction is entered into the associated input of the subtraction decade via a direct line will. FIG. 3 shows detail A from FIG. 2 and FIG. 4 shows a decimal-dual Godier circuit. Figure 5 shows the special Godier circuit.
Das Spezial-Subtrahierwerk besteht aus einer beliebigen Anzahl Dekaden nach Figur 2. Jede Dekade besteht aus 5 Voll-Subtrahierer VS und 2 Halb-Subtrahierer ES und 8 Speicher-Flipp- Flopps 3 und einer Dekodierschaltung 4 und einer Spezial -Codierschaltung für den ersten Minuenden und einer normalen Dezimal-Dual-Codierschaltung. Als Voll-Subtrahierer VS und Halb-Subtrahierer HS kommen hierbei normale Typen zur Verwendung. Als weitere Bestandteile weist diese Subtrahierdekade 5 innere Übertragsleitungen b und 3 Leitungen c und 3 Leitungen d und eine Leitung e und 4 Leitungen n auf. Die Corekturleitung hat die Bezeichnung f und deren Abzweigung die Bezeichnung h. Der Dekaden-flbertrags-Eingang hat die Bezeichnung l und der Dekaden-Ubertrags-Ausgang die Bezeichnung n.The special subtracter consists of any number of decades according to FIG. 2. Each decade consists of 5 full subtractors VS and 2 half subtractors ES and 8 memory flip flopps 3 and a decoder circuit 4 and a special Coding circuit for the first minute end and a normal decimal-dual coding circuit. As a full subtracter VS and half-subtracters HS are normal types used here. As another This subtraction decade has components 5 inner carry lines b and 3 lines c and 3 lines d and one line e and 4 lines n. The core management has the designation f and its branch the designation h. The decade transfer input has the designation l and the decade carry output the designation n.
Die Dekodierschaltung 4 besteht aus 10 Und-Schaltungen 5 und 4 Nicht-Schaltungen 6 (Negierschaltungen) und den zugehörigen Leitungen. Die Leitung e und die Leitungen d werden von Transistoren 7 angesteuert und die Leitungen n von Transistoren 8 (Figur 3). Die Subtrahend-Ringänge haben die Bezeichnung A 1 bis A 4 und die Minuend-Eingänge für die ersten £inuenden die Bezeichnung B 1 bis B 4. Die Spezial-Oodier-Schaltung für die Eingabe der Dezimalziffern der ersten X nuenden ist in Figur 5 dargestellt und eine normale Dezimal-Dual-Codierschaltung für die Eingabe einer Subtrahend-Dezimalziffer in Figur 4. Für die Verarbeitung eines Minuenden mit 10 Dezimalstellen ist also ein Subtrahierwerk erforderlich, das mindesten aus 10 Subtrahierdekaden nach Figur 2 besteht. Hierzu gehört noch je eine Schaltung nach Figur 4 und und 5. Die Steuerung erfolgt durch ein zusätzlich erforderliches Leitwerk, das nicht dargestellt ist.The decoding circuit 4 consists of 10 AND circuits 5 and 4 non-circuits 6 (negative circuits) and the associated lines. The line e and the lines d are controlled by transistors 7 and lines n by transistors 8 (FIG 3). The subtrahend ring lengths are named A 1 to A 4 and the minuend inputs the designation B 1 to B 4 for the first few days. The special Oodier circuit for entering the decimal digits of the first X digits is shown in FIG and a normal decimal-dual coding circuit for inputting a subtrahend decimal digit in Figure 4. For processing a minuend with 10 decimal places is a subtracter required, the minimum of 10 subtracting decades according to figure 2 exists. This also includes a circuit according to FIGS. 4 and 5. The controller takes place through an additionally required tail unit, which is not shown.
Die Wirkungsweise eines Subtrahierwerks mitSubtrahierdekaden nach Figur 2 ergibt sich wie folgt: Zunächst kommt an den Eingängen B 1 bis B 4 jeder Subtrahierdekade die entsprechende dual-plus-6-codierte Dezimalziffer des Minuenden zur Anlage. Dann kommt an den Eingängen A 1 bis A 4 jeder Dekade die entsprechende echt dual codierte Dezimalziffer des Subtrahenden zur Anlage, womit an den Transistoren 7 die Potentialreihe der Ergebnis zahl dieser Subtraktion anliegt.The mode of operation of a subtracter with subtracting decades according to FIG. 2 results as follows: First of all, everyone comes to inputs B 1 to B 4 Subtracting decade the corresponding dual-plus-6 coded decimal digit of the minute end to the system. Then the corresponding one comes at the inputs A 1 to A 4 of every decade Genuine dual-coded decimal digit of the subtrahend to the system, which means to the transistors 7 the potential series of the result number of this subtraction is present.
Mittels eines H-Stromimpulses an der durchgehenden Steuerleitung i werden dann die Potentialreihen dieser vier-stelligen Dualzahlen in die Flipp-Flopp-Speicherreihen E jeder Dekade eingegeben. Dann folgt die Eingabe dieser Dual zahlen in die Flipp-Flopp-Speicherreihen F mittels eines H-Stromimpulses an der ebenfalls durchgehenden Steuerleitung k, womit diese Subtraktions-Ergebniszahl einerseits an den Ausgängen der Dekodierschaltungen 4 dezimal angezeigt wird und andererseits als neuer Minuend wieder an den B-Eingängen der Subtrahierdekaden anliegt, weil jede Subtrahierdekade 4 Leitungen a aufweist. Falls der anliegende Subtrahend mehrfach zur Subtraktion kommt, werden in entsprechender Anzahl nacheinander die Steuerleitungen i und k mit einem H-Stromimpuls beschickt und damit der Subtrahend n-fach vom Minuenden subtrahiert.By means of an H-current pulse on the continuous control line i the potential series of these four-digit binary numbers are then transferred to the flip-flopp memory series E entered every decade. This is followed by the entry of these dual numbers into the flip-flopp memory rows F by means of an H current pulse at the also continuous Control line k, with which this subtraction result number on the one hand at the outputs of the decoding circuits 4 is displayed in decimal and on the other hand as a new minuend is again applied to the B inputs of the subtracting decades, because every subtracting decade Has 4 lines a. If the adjacent subtrahend has to be subtracted several times comes, the control lines i and k fed with an H-current pulse and thus the subtrahend n-fold from the minuend subtracted.
Der Stromimpuls der Leitung k muß also in bezug auf den Stromimpuls der Leitung i zeitlich so weit nacheilen, daß die Leitungen e und d einerseits und die Leitungen n andererseits nicht gleichzeitig leitend sind. Ein derartiges Subtrahierwerk eignet sich also speziell zur Mehrfach-Subtraktion vor Zahlen, also zur Ausführv g von Divisionen nach dem Subtralstionsverfahren, sofern die Ansteuerung der Transistoren 7 und 8 wegen den unterschiedlichen Potentialen der Leitungen d, e und n einwandfrei möglich ist.The current pulse of the line k must therefore be related to the current pulse the line i lag so far in time that the lines e and d on the one hand and the lines n, on the other hand, are not simultaneously conductive. Such a subtracter is therefore especially suitable for multiple subtraction in front of numbers, i.e. for executing g of divisions using the subtraction method, provided that the transistors are controlled 7 and 8 due to the different potentials of the lines d, e and n perfect is possible.
Im Verlauf dieser Subtrastionen erscheint in den Dekaden, deren Speicherwert zu weit gesunken ist, an den Ausgängen m ein übertrag, der die Größe minus 16 aufwist. Infolge des Umstandes, daß dieser Zahlenwert bei den nächsten Dekaden nicht voll zum Abzug kommt, sondern nur der Zahlenwert 10 in Form von minus 1, wird in den Subtrahierdekaden, die einen übertrag abgeben, durch die Steuerleitungen f und h zusatzlich die Dualzahl LHHL (6) automatisch subtrahiert (zusätzliche Subtraktion mittels Flge-Subtrahierer).In the course of these subtractions, their stored value appears in the decades has fallen too far, at the outputs m a transfer of the size minus 16. As a result of the fact that this numerical value will not be full for the next few decades is deducted, but only the numerical value 10 in the form of minus 1 is in the Subtraction decades, which give off a carry, through the control lines f and h In addition, the binary number LHHL (6) is automatically subtracted (additional subtraction using the Flge subtracter).
Im Vergleich zur Subtrahierdekade Type B (Figur 1) hat die Subtrahierdekade Type A keine Steuerleitung v und keine Speicher-Flipp-Flopp-Reihe H. Auch diese beiden Subtrahierdekaden (Type A und Type B) sind bei einer bestimmten Ausführung mit; einer Dekodierschaltung 4 nach Figur 2 und Oodierschaltuiigen nach Figur 4 und 5 versehen.Compared to the subtracting decade type B (Figure 1), the subtracting decade has Type A no control line v and no memory flip-flop row H. These too Both subtraction decades (Type A and Type B) are in a certain version with; a decoding circuit 4 according to Figure 2 and Oodierschaltuiigen according to Figure 4 and 5 provided.
Die Subtrahierdekade Type B (Figur 1) besteht auch aus 5 Voll-Subtrahierer VS und 2 Halb-Subtrahierer HS und einer Flipp-Flopp-Speicherreihe H und einer Dekodierschaltung 4 entsprechend Figur 2. Die Minuend-Eingänge dieser Subtrahierdekade haben die Bezeichnung B 1 bis B 4 und die Subtrahend-Eingänge die Bezeichnung A 1 bis A 4. D 1 bis D 4 sind die Ausgänge, an die über entsprechende Abzweigungen eine Dekodierschaltung 4 entsprechend Figur 2 angeschlossen ist.The subtracting decade type B (Figure 1) also consists of 5 full subtractors VS and 2 half-subtractors HS and a flip-flop memory row H and a decoder circuit 4 corresponds to FIG. 2. The minuend inputs of this subtracting decade have the designation B 1 to B 4 and the subtrahend inputs are labeled A 1 to A 4. D 1 to D 4 are the outputs to which a decoding circuit is connected via corresponding branches 4 is connected according to FIG.
Das Spezial-Addierwerk der Haupt-Patentanmeldung kann als Sonderausführung so ausgebildet werden, daß die Grundzahl 6 nicht extra eingegeben werden muß, sondern mit dem ersten Sümmanden eingegeben wird. Das erfolgt dadurch, daß der erste Summand mittels Codierschaltungen nach Figur 5 eingegeben wird.The special adder of the main patent application can be made as a special version be designed so that the basic number 6 does not have to be entered separately, but is entered with the first Sümmand. This is done by adding the first summand is entered by means of coding circuits according to FIG.
Die Ausführung B des Spezial-Addierwerks der Haupt-Patentanmeldung hat in jeder Dekade nicht nur Rückkoppel-B-Eingänge, sondern Rückkoppel-B-Eingänge und normale B-Eingänge.Version B of the special adder of the main patent application has not only feedback B inputs but also feedback B inputs in every decade and normal B inputs.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030490 DE3030490A1 (en) | 1980-08-09 | 1980-08-12 | Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19803030303 DE3030303A1 (en) | 1980-08-09 | 1980-08-09 | Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary code |
DE19803030490 DE3030490A1 (en) | 1980-08-09 | 1980-08-12 | Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3030490A1 true DE3030490A1 (en) | 1982-03-25 |
Family
ID=25787179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803030490 Withdrawn DE3030490A1 (en) | 1980-08-09 | 1980-08-12 | Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3030490A1 (en) |
-
1980
- 1980-08-12 DE DE19803030490 patent/DE3030490A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1499174B1 (en) | Dividing device for digital computers | |
DE3030490A1 (en) | Electronic subtraction device with decimal display - performs conversion by automatically subtracting specified binary number | |
DE2438592C2 (en) | FACILITY FOR DIVISION USING THE ITERATIVE SUBSTRACTION METHOD | |
DE3031076A1 (en) | Combined binary adder and subtractor circuit with octal display - has two rows of stores having off-set input controls | |
DE3035273A1 (en) | Parallel adder and subtractor circuit - has adder stages and flip=flop series to provide automatic compensation required for 8421 BCD arithmetic | |
DE3223889A1 (en) | Electronic adding and subtracting mechanism in BCD 8421 code with decimal display | |
DE3038694A1 (en) | Electronic parallel adder and subtractor BCD-8421 network - has decimal display which adds or removes numeral 6 before operations | |
DE3222211A1 (en) | Electronic adder/subtractor in BCD 8421 code with decimal display | |
DE3501965A1 (en) | Serial tetrad adder/subtracter in BCD-8421 code with an eight-cycle computing cycle | |
DE3224885A1 (en) | SERIAL TETRAD ADDING SUBTRACTING MACHINE IN BCD-8421 CODE | |
DE3036823A1 (en) | Electronic adder and subtractor for 8421-bcd code - has facility for automatic result correction together with decimal display | |
DE3535793A1 (en) | Tetrad adder in 5211 code | |
DE3030303A1 (en) | Electronic adder operating in BCD-8421 code - has decimal display with number conversions by automatically adding binary code | |
DE3436134A1 (en) | Serial tetrad adder/subtractor in BCD-8421 code | |
DE3501984A1 (en) | Serial tetrad adder/subtracter in BCD-8421 code with eight-cycle computing cycle | |
DE3035321A1 (en) | Electronic adder and subtractor for BCD code with decimal display - has parallel operation provided by adder stages coupled to flip=flop array | |
DE3240182A1 (en) | Serial tetrade adding/subtracting unit in BCD 8421 code | |
DE3328381A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3031962A1 (en) | Adder and subtractor circuit with decimal display - has combined circuit with automatic correction | |
DE3330049A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE4009464A1 (en) | Electronic digital multiplier circuit - includes control circuit based around pulse counter unit and operative until last multiplicand digit has been dealt with | |
DE3501996A1 (en) | Serial tetrad adder/subtracter in BCD-8421 code with eight-cycle computing cycle | |
DE3031077A1 (en) | Electronic adder and subtractor with decimal display - has combined stage with parallel operation as adder or subtractor coupled to display | |
DE3617650A1 (en) | Serial addition-subtraction unit in decimal 1-out-of-10 code | |
DE3930481A1 (en) | Electronic divider circuit - reduces number of stages by eliminating absolute need for potential storage row in output region |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3030303 Format of ref document f/p: P |
|
8141 | Disposal/no request for examination |