DE3611994A1

DE3611994A1 - Tetrad adder in 5311 code

Info

Publication number: DE3611994A1
Application number: DE19863611994
Authority: DE
Inventors: Paul Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1986-03-03
Filing date: 1986-04-09
Publication date: 1987-10-15

Abstract

The tetrad adder according to the subject of the invention differs from the tetrad adder according to P 3606884.5 in that in the type A of the latter, in the input circuit 2 of the main circuit 1, four individual adder circuits (5a to 5d) are arranged, and in the type B of the latter, in the input circuit 2b of the main circuit 1, only one individual adder circuit (5a) is arranged. <IMAGE>

Description

Gegenstand der Erfindung ist ein Tetraden-Addierer mit 5311- Code, dessen Type A 20 Addier-Schaltungen aufweist. Dieser Tetraden-Addierer ist insgesamt in 3 Typen dargestellt, welche nur unterschiedliche Eingangs-Schaltungen aufweisen. Die Bezeichnung Eingangs-Schaltung stimmt jedoch nicht genau, weil auch die Haupt-Schaltung 1 4 Eingänge aufweist. Die Eingangs-Schaltung verarbeitet die Teil-Summanden mit der Wertigkeit 3 und an einem Eingang den Übertrag. Die Addier- Schaltung 5 a verarbeitet somit die Wertigkeit 3; im Gegensatz hierzu verarbeiten die andern Addier-Schaltungen 5 und 5 b bis 5 d nur die Wertigkeit 1. Die beiden Teil-Summanden mit der Wertigkeit 5 und der innere Übertrag mit der Wertigkeit 5 werden mittels des dualen Voll-Addierers 3 verarbeitet.The invention relates to a tetrad adder with 5311 code, the type A having 20 adder circuits. This tetrad adder is shown in total in 3 types, which only have different input circuits. However, the name input circuit is not correct because the main circuit 1 also has 4 inputs. The input circuit processes the partial summands with the value 3 and the carry at one input. The adding circuit 5 a thus processes the valency 3; in contrast to this, the other adding circuits 5 and 5 b to 5 d only process value 1. The two partial summands with value 5 and the inner carry with value 5 are processed by means of the dual full adder 3 .

Der Tetraden-Addierer Type A ist in Fig. 1 und 2 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnungen u-u. In Fig. 3 ist die Addier-Schaltung 5 dargestellt. In Fig. 4 ist der duale Voll-Addierer 3 dargestellt. Der Tetraden-Addierer Type B ist in Fig. 5 und 6 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnungen v-v. Der Tetraden-Addierer Type C ist in Fig. 7 und 8 in zwei Teil-Abschnitten dargestellt; die Trenn-Linien haben die Bezeichnungen w-w.The tetrad adder type A is shown in Fig. 1 and 2 in two sections; the dividing lines have uu the names. In Fig. 3, the adder circuit 5 is shown. In FIG. 4, the dual full adder 3 is shown. The tetrad adder type B is shown in FIGS. 5 and 6 in two sections; the dividing lines are labeled vv . The type C tetrad adder is shown in FIGS. 7 and 8 in two sections; the dividing lines are called ww .

Der Tetraden-Addierer Type A (Fig. 1 und 2) besteht aus der Haupt-Schaltung 1 und der Eingangs-Schaltung 2 und dem dualen Voll-Addierer 3 und der Ausgangs-Schaltung 4 und dem Leitungs-Bereich D. Die Haupt-Schaltung 1 besteht aus 16 Addier-Schaltungen 5 nach Fig. 3 und 16 Und-Schaltungen 6 mit je 2 Eingängen und 4 Negier-Schaltungen 7 und den zugehörigen Leitungen. Die Eingangs-Schaltung 2 besteht aus 4 Addier-Schaltungen 5 a bis 5 d und der Und-Schaltung 8 und der Negier-Schaltung 9 und den zugehörigen Leitungen. Die Oder-Schaltung 10 ist gemeinsamer Bestandteil der Schaltungen 1 und 2. Die Ausgangs-Schaltung 4 besteht aus 3 Negier- Schaltungen 14 und 3 Und-Schaltungen 15 mit je 2 Eingängen und den Oder-Schaltungen 16 und 17 und den zugehörigen Leitungen. Die Addier-Schaltung 5 a verarbeitet die Wertigkeit 3. Die Addier-Schaltungen 5 und die Addier-Schaltungen 5 b bis 5 d verarbeiten die Wertigkeit 1. Der Voll-Addierer 3 verarbeitet die Wertigkeit 5.The tetrad adder type A ( FIGS. 1 and 2) consists of the main circuit 1 and the input circuit 2 and the dual full adder 3 and the output circuit 4 and the line area D. The main circuit 1 consists of 16 adding circuits 5 according to FIG. 3 and 16 AND circuits 6 , each with 2 inputs and 4 negating circuits 7 and the associated lines. The input circuit 2 consists of 4 adding circuits 5 a to 5 d and the AND circuit 8 and the negation circuit 9 and the associated lines. The OR circuit 10 is a common component of the circuits 1 and 2 . The output circuit 4 consists of 3 negation circuits 14 and 3 AND circuits 15 , each with 2 inputs and the OR circuits 16 and 17 and the associated lines. The adder circuit 5 a processes the valence 3. The adder circuits 5 and the adder circuits 5 b to 5 d process the valence 1. The full adder 3 processes the valence 5.

Die Addier-Schaltungen 5 (Fig. 3) bestehen aus je einer Oder-Schaltung 18 mit 2 Eingängen und je einer Und-Schaltung 19 mit 2 Eingängen. Die beiden Eingänge haben die Bezeichnungen p und q. Der Ausgang hat die Bezeichnung r und der Übertrag-Ausgang die Bezeichnung s.The adding circuits 5 ( FIG. 3) each consist of an OR circuit 18 with 2 inputs and one AND circuit 19 with 2 inputs. The two inputs are named p and q . The output is called r and the carry output is called s .

Der duale Voll-Addierer 3 (Fig. 4) besteht aus 6 Und-Schaltungen 25 mit je 2 Eingängen und 4 Negier-Schaltungen 26 und 3 Oder-Schaltungen 27 mit je 2 Eingängen und den zugehörigen Leitungen. Die beiden Eingänge haben die Bezeichnungen k und l. Der Übertrag-Eingang hat die Bezeichnung t. Der Ausgang hat die Bezeichnung i und der Übertrag-Ausgang die Bezeichnung y.The dual full adder 3 ( FIG. 4) consists of 6 AND circuits 25 , each with 2 inputs and 4 negating circuits 26 and 3 OR circuits 27 , each with 2 inputs and the associated lines. The two inputs have the designations k and l . The carry input is called t . The output is called i and the carry output is called y .

Die Eingänge A 1 bis A 4 sind die Eingänge für den ersten Summanden und die Eingänge B 1 bis B 4 die Eingänge für den zweiten Summanden. Die Ausgänge C 1 bis C 4 sind die Ergebnis- Ausgänge. Der Übertrag-Eingang hat die Bezeichnung x. Der Übertrag-Ausgang hat die Bezeichnung y. Dieser Übertrag- Ausgang y ist somit auch der Übertrag-Ausgang des dualen Voll-Addierers 3. Die Eingänge A 1 und B 1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben auch die Wertigkeit 1. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 3. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 5. The inputs A 1 to A 4 are the inputs for the first addend and the inputs B 1 to B 4 are the inputs for the second addend. The outputs C 1 to C 4 are the result outputs. The carry input has the designation x . The carry output is called y . This carry output y is thus also the carry output of the dual full adder 3 . The inputs A 1 and B 1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 also have the value 1. The inputs A 3 and B 3 and the output C 3 have the value 3. The inputs A 4 and B 4 and the output C 4 have the value 5.

Die Addier-Schaltungen 5 haben bei den nachfolgend angeführten Eingangs-Potentialen folgende Ausgangs-Potentiale:The adder circuits 5 have the following output potentials for the input potentials listed below:

Die Wirkungsweise dieses Tetraden-Addierers ergibt sich wie folgt: Einer der beiden Summanden kommt 5311-codiert an den A-Eingängen zur Anlage und der andere Summand ebenfalls 5311-codiert an den B-Eingängen. Die Teil-Summanden mit der Wertigkeit 5 werden direkt im dualen Voll-Addierer 3 verarbeitet. Die Teil-Summanden mit der Wertigkeit 3 werden zunächst in der Addier-Schaltung 5 a der Haupt-Schaltung 1 verarbeitet. Sofern nur ein Teil-Summand mit der Wertigkeit 3 zu verarbeiten ist, hat die Und-Schaltung 8 an beiden Eingängen H-Potential, weil hierbei die Negier-Schaltung 9 an ihrem Ausgang H-Potential hat; somit werden hierbei 3 Addier-Schaltungen (5 b und 5 c und 5 d) angesteuert, weil hierbei nicht nur die Leitung a H-Potential hat, sondern auch die Leitung b H-Potential hat. Sofern 2 Teil-Summanden mit der Wertigkeit 3 zu verarbeiten sind, wird über die Leitung c ein Übertrag mit der Wertigkeit 5 angesteuert; der Rest mit dem Zahlenwert 1 kommt hierbei dadurch zur Verarbeitung, daß hierbei auch die Leitung a H-Potential hat. Falls in ersterem Fall am Übertrag-Eingang x H-Potential anliegt, hat auch der Übertrag-Ausgang der Addierschaltung 5 d H-Potential, womit die Leitungen e bis h H-Potential haben und somit am Ausgang der Haupt-Schaltung 1 die Zahl 4 vorliegt. Falls im zweiten Fall am Übertrag-Eingang x H- Potential anliegt, hat die Leitung c und die Leitungen e und f H-Potential und wird somit die Zahl 7 als innerer Übertrag mit der Wertigkeit 5 und als 2-fach auftretende Ziffer 1 verarbeitet. Die restlichen Teil-Summanden mit der Wertigkeit 1 entstammen den Eingängen A 1 und B 1 und A 2 und B 2 und werden auf normale Weise im entsprechenden Bereich der Haupt-Schaltung 1 verarbeitet. Sobald von den Ausgängen z 1 bis z 4 einer H-Potential hat, kommt ein innerer Übertrag zustande und hat gleichzeitig die entsprechende Negier- Schaltung 7 an ihrem Ausgang L-Potential, womit alle Und- Schaltungen der betreffenden Sperr-Schaltung an ihrem Ausgang L-Potential haben und womit der Summierungs-Bestend der Haupt-Schaltung 1 bis zu dieser Addierschaltungs-Querzeile unwirksam ist.The operation of this tetrad adder results as follows: One of the two summands is 5311-coded at the A inputs and the other summand also 5311-coded at the B inputs. The partial summands with the value 5 are processed directly in the dual full adder 3 . The partial summands with the valency 3 are first processed in the adding circuit 5 a of the main circuit 1 . If only a partial summand with the value 3 is to be processed, the AND circuit 8 has H potential at both inputs, because the negation circuit 9 has H potential at its output; thus 3 adding circuits ( 5 b and 5 c and 5 d ) are driven here because not only line a has H potential, but line b has H potential as well. If 2 partial summands with a value of 3 are to be processed, a carry with a value of 5 is activated via line c ; the remainder with the numerical value 1 is processed in that the line also has a H potential. If in the first case there is x H potential at the carry input, the carry output of the adder circuit 5 also has d H potential, so that the lines e to h have H potential and thus the number 4 at the output of the main circuit 1 is present. If, in the second case, there is x H potential at the carry input, the line c and the lines e and f have H potential and the number 7 is thus processed as an inner carry with the valency 5 and as a double number 1. The remaining partial summands with the value 1 originate from the inputs A 1 and B 1 and A 2 and B 2 and are processed in a normal manner in the corresponding area of the main circuit 1 . As soon as the outputs z 1 to z 4 have an H potential, an internal carry occurs and at the same time has the corresponding negating circuit 7 at its output L potential, which means that all the AND circuits of the blocking circuit in question have their output L -Potential and with which the summing best-end of the main circuit 1 is ineffective up to this adder cross line.

Der Tetraden-Addierer Type B (Fig. 5 und 6) weist im Vergleich mit dem Tetraden-Addierer Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Eingangs-Schaltung 2 die Eingangs-Schaltung 2 b angeordnet ist.The tetrad adder type B ( FIGS. 5 and 6) has the difference in comparison with the tetrad adder type A ( FIGS. 1 and 2) that the input circuit 2 b is arranged instead of the input circuit 2 .

Dieser Tetraden-Addierer Type B (Fig. 5 und 6) besteht aus der Haupt-Schaltung 1 und der Eingangs-Schaltung 2 b und dem dualen Voll-Addierer 3 und der Ausgangs-Schaltung 4 und dem Leitungs-Bereich D. Die Haupt-Schaltung 1 besteht auch aus 16 Addier-Schaltungen 5 nach Fig. 3 und 16 Und-Schaltungen 6 mit je 2 Eingängen und 4 Negier-Schaltungen 7 und den zugehörigen Leitungen. Die Eingangs-Schaltung 2 b besteht aus einer Addier-Schaltung 5 a, welche gleich ist, wie die Addier-Schaltung 5 in Fig. 3 und den Und-Schaltungen 51 bis 53 mit je 2 Eingängen und der Negier-Schaltung 54 und den Oder-Schaltungen 55 und 56 und den zugehörigen Leitungen. Die Oder-Schaltung 10 ist auch gemeinsamer Bestandteil der Schaltungen 1 und 2 b. Als dualer Voll-Addierer 3 kommt auch ein dualer Voll-Addierer 3 nach Fig. 4 zur Verwendung. Die Bezeichnungen und Wertigkeiten der Eingänge A 1 bis A 4 und B 1 bis B 4 und der Ergebnis-Ausgänge C 1 bis C 4 sind gleich, wie bei dem Tetraden-Addierer Type A (Fig. 1 und 2). Der Übertrag-Eingang hat auch die Bezeichnung x und der Übertrag- Ausgang auch die Bezeichnung y. This Tetraden adder type B ( Fig. 5 and 6) consists of the main circuit 1 and the input circuit 2 b and the dual full adder 3 and the output circuit 4 and the line area D. The main circuit 1 also consists of 16 adding circuits 5 according to FIG. 3 and 16 AND circuits 6 , each with 2 inputs and 4 negating circuits 7 and the associated lines. The input circuit 2 b consists of an adding circuit 5 a , which is the same as the adding circuit 5 in Fig. 3 and the AND circuits 51 to 53 , each with 2 inputs and the negating circuit 54 and the OR Circuits 55 and 56 and the associated lines. The OR circuit 10 is also a common component of the circuits 1 and 2 b . As a dual full adder 3 is also a dual full adder is 3 in FIG. 4 for use. The names and values of the inputs A 1 to A 4 and B 1 to B 4 and the result outputs C 1 to C 4 are the same as in the tetrad adder type A ( FIGS. 1 and 2). The carry input is also labeled x and the carry output is also labeled y .

Der Tetraden-Addierer Type C (Fig. 7 und 8) weist im Vergleich mit dem Tetraden-Addierer Type A (Fig. 1 und 2) den Unterschied auf, daß an Stelle der Eingangs-Schaltung 2 die Eingangs-Schaltung 2 c angeordnet ist.The tetrad adder type C ( FIGS. 7 and 8) has the difference in comparison with the tetrad adder type A ( FIGS. 1 and 2) that the input circuit 2 c is arranged instead of the input circuit 2 .

Dieser Tetraden-Addierer Type C (Fig. 7 und 8) besteht aus der Haupt-Schaltung 1 und der Eingangs-Schaltung 2 c und dem dualen Voll-Addierer 3 und der Ausgangs-Schaltung 4 und dem Leitungs-Bereich D. Die Haupt-Schaltung 1 besteht auch aus 16 Addier-Schaltungen 5 nach Fig. 3 und 16 Und-Schaltungen 6 mit je 2 Eingängen und 4 Negier-Schaltungen 7 und den zugehörigen Leitungen. Die Eingangs-Schaltung 2 c besteht aus einer Addier-Schaltung 30 und 5 Und-Schaltungen 33 bis 37 mit je 2 Eingängen und einer Oder-Schaltung 38 und 2 Negier- Schaltungen 39 und 40 und 4 Oder-Schaltungen 41 bis 44. Die Addier-Schaltung 30 besteht aus der Oder-Schaltung 31 und der Und-Schaltung 32. Die Oder-Schaltung 10 ist auch gemeinsamer Bestandteil der Schaltungen 1 und 2 c. Als dualer Voll- Addierer 3 kommt auch ein dualer Voll-Addierer 3 nach Fig. 4 zur Verwendung. Die Bezeichnungen und Wertigkeiten der Eingänge A 1 bis A 4 und B 1 bis B 4 und der Ergebnis-Ausgänge C 1 bis C 4 sind gleich, wie bei dem Tetraden-Addierer Type A (Fig. 1 und 2). Der Übertrag-Eingang hat auch die Bezeichnung x und der Übertrag-Ausgang auch die Bezeichnung y.This Tetraden adder type C ( Fig. 7 and 8) consists of the main circuit 1 and the input circuit 2 c and the dual full adder 3 and the output circuit 4 and the line area D. The main circuit 1 also consists of 16 adding circuits 5 according to FIG. 3 and 16 AND circuits 6 , each with 2 inputs and 4 negating circuits 7 and the associated lines. The input circuit 2 c consists of an adding circuit 30 and 5 AND circuits 33 to 37 , each with 2 inputs and an OR circuit 38 and 2 negating circuits 39 and 40 and 4 OR circuits 41 to 44 . The adding circuit 30 consists of the OR circuit 31 and the AND circuit 32 . The OR circuit 10 is also a common component of the circuits 1 and 2 c . As a dual full adder 3 is also a dual full adder is 3 in FIG. 4 for use. The names and values of the inputs A 1 to A 4 and B 1 to B 4 and the result outputs C 1 to C 4 are the same as in the tetrad adder type A ( FIGS. 1 and 2). The carry input is also labeled x and the carry output is also labeled y .

Claims

1) Electronic tetrad adder in 5311 code, which has a dual full adder for processing value 5 and that for processing values 1 and 3 adder circuits ( 5 ) with 2 inputs and 1 output and 1 carry output has, which all have the same value and whose main circuit consists of adder circuit transverse rows, each having only 4 adder circuits ( 5 ), characterized in that the input circuit ( 2 ) has fewer or more than 2 adder circuits ( 5 ).

2) Electronic tetrad adder according to claim 1, characterized in that it has a total of 20 adder circuits ( 5 ) and that the input circuit ( 2 ) consists of 4 adder circuits 5 ( 5 a to 5 d ) and an und- Circuit ( 8 ) with 2 inputs and a negation circuit ( 9 ). (Type A ).

3) Electronic tetrad adder according to claim 1, characterized in that it has a total of 17 adding circuits ( 5 ) and that the input circuit ( 2 b ) from an adding circuit 5 ( 5 a ) and 3 AND circuits ( 51 to 53 ) with 2 inputs each and a negation circuit ( 54 ) and 2 OR circuits ( 55 and 56 ) with 2 inputs each.

4) Electronic tetrad adder according to claim 1, characterized in that it has only 16 adder circuits ( 5 ) without the adder circuit ( 30 ) used as a control circuit and that the input circuit ( 2 c ) consists of 4 or circuits ( 31 and 38 and 43 and 44 ) with 2 inputs each and an AND circuit 32 with 2 inputs and 5 AND circuits ( 33 to 37 ) with 3 inputs each and a negation circuit ( 39 ) and an OR circuit ( 41 ) with 5 inputs and an OR circuit ( 42 ) with 3 inputs.