DE3443569A1

DE3443569A1 - Serial tetrad adder/subtractor network using BCD 8421 code

Info

Publication number: DE3443569A1
Application number: DE19843443569
Authority: DE
Inventors: Paul 7032 Sindelfingen Merkle
Original assignee: Individual
Current assignee: Individual
Priority date: 1984-11-29
Filing date: 1984-11-29
Publication date: 1986-05-28

Abstract

The subject-matter of the invention is a tetrad adder/subtractor network using BCD 8421 code, which has a dual tetrad subtractor 1 which is combined with a two-value correction circuit 2 which, in correction case 1, subtracts the number HLHL (10) from the number produced as the result by the main circuit 1 and, in correction case 2, subtracts the number LHHL (6) from the number produced as the result by the main circuit 1. Correction case 1 occurs during subtractive addition when the carry output k of the main circuit 1 is at L potential or when the output of the OR circuit 26 is at H potential. Correction case 2 occurs during subtractive subtraction when the carry output k of the main circuit 1 is at H potential. The execution of subtractive addition is made possible by the negating complement circuit 6 which supplies the fifteen's complement of the second summand which is present at the F inputs. <IMAGE>

Description

Serielles Tetraden-Addier-Subtrahien'ierk Serial tetrad-add-subtracts

im BCt)-8421 -Code Gegenstand der Erfindung ist ein serielles elektronisches Tetraden-Addier-Subtrahierwerk im BCD-8421-Code, das von Addition auf Subtraktion umschaltbar ist und von Subtraktion auf Addition umschaltbar ist und das als Haupt-Schaltung einen dualen Tetraden-Subtrahierer 1 aufweist und das als Korrektur-Schaltung eine zwei-wertige Schaltung für die Subtraktion der Korrekturzahl 6 (DHHL) oder 10 (HLHL) aufweist. Die Subtraktionen erfolgen bei diesem seriellen Tetraden-Addier-Subtrahierwerk auf normale Weise und die Additionen nach dem Sechzehner-Komplementzahl-Subtrahier-Prinzip. Zur Verwendung kommt jedoch keine Sechzehner-Komplement-Schaltung, sondern eine Fünfzehner-Komplement-Schaltung, weil es als Ne gier-Komplement-Schaltung nur die Fünfzehner-Komplement-Schaltung gibt, welche auch als Exzeß-3-Neuner-Komplement-Schaltung verwendet wird. Bei diesem seriellen Addier-Subtrahierwerk werden auch alle Zahlen (beide Summanden oder der Minuend und der Subtrahend) BCD-O-codiert eingegeben und fallen alle Ergebnis zahlen BCD-O-codiert an. Das serielle Tetraden-Addier-Subtrahierwerk Type B weist im Vergleich mit dem seriellen Tetraden-Addier-Subtrahierwerk Type A den Unterschied auf, daß die Überträge bei Addition (subtraktiver Addition) im Übertrag-Speicher 5 negiert gespeichert werden. in BCt) -8421 code The invention relates to a serial electronic Tetrad-adder-subtracter in the BCD-8421 code that works from addition to subtraction is switchable and can be switched from subtraction to addition and that as the main circuit has a dual tetrad subtracter 1 and that as a correction circuit two-value circuit for subtracting the correction number 6 (DHHL) or 10 (HLHL) having. The subtractions take place in this serial tetrad-adder-subtracter in the normal way and the additions according to the sixteen-complement-subtracting principle. However, no sixteen complement circuit is used, but one Fifteen's complement circuit because it is called greed's complement circuit only the Fifteen's complement circuit exists, which is also called the excess 3-nines complement circuit is used. With this serial adder-subtracter, all numbers (both summands or the minuend and the subtrahend) BCD-O-coded entered and all result numbers are BCD-O-coded. The serial tetrad-adder-subtracter In comparison with the serial tetrad-adder-subtracter, Type B has Type A shows the difference that the carries with addition (subtractive addition) in the Carry-over memory 5 can be stored negated.

In der vorliegenden Beschreibung werden alle BCD-Zahlen, welche nicht um die Zahl 6 (LHHL) angehoben sind und auch nicht um eine sonstige Zahl angehoben sind, als BCD-O-codierte Zahlen bezeichnet. BC#-Zahlen, welche um die Zahl 3 (L1EH) angehoben sind, werden in der vorliegenden Beschreibung als BC#-3-codierte Zahlen oder Exzeß-3-codierte Zahlen bezeichnet. Dementsprechend werden in der vorliegenden Beschreibung BCD-Zahlen, welche um die Zahl 6 (liHlit) angehoben sind, als BC#-6-codierte Zahlen bezeichnet.In this description, all BCD numbers that are not are raised by the number 6 (LHHL) and not raised by any other number are called BCD-O coded numbers. BC # numbers, which are around the number 3 (L1EH) are raised as BC # -3-coded numbers in the present description or excess 3 coded numbers. Accordingly, in the present Description BCD numbers, which are raised by the number 6 (liHlit), as BC # -6-coded Numbers denoted.

Das serielle Tetraden-Addier-Subtrahierwerk Type A ist in Figur 1 als Gesamt-Darstellung dargestellt. Der duale Tetraden-Subtrahierer 1 (Haupt-Schaltung 1) und die Korrektur-Schaltung 2 sind zusammenhängend in Figur 2 dargestellt (mit den Zusatz-Schaltungen 3 und 4 und dem Übertrag-Speicher 5). In Figur 3 ist die Fünfzehner-Komplement-Schaltung 6 und der untere Leitungs-Bereich dargestellt. Das serielle Tetraden-Addier-Subtrahierwerk Type B ist in Figur 4 als Gesamt-Darstellung dargestellt. Der duale Tetraden-Subtrahierer 1 (Haupt-Schaltung 1) und die Korrektur-Schaltung 2 sind zusammenhängend in Figur 5 dargestellt (mit der Zusatz-Schaltung 3 b und dem Übertrag-Speicher 5). In Figur 6 ist die Fünfzehner-Eomplement-Schaltung 6 und der untere Leitungs-Bereich dargestellt, weil bei diesem Addier-Subtrahierwerk Type B im Vergleich mit dem Addier-Subtrahierwerk Type A auch in diesem Leitungs-Bereich ein Unterschied vorhanden ist.The serial tetrad-adder-subtracter type A is shown in FIG. 1 shown as an overall representation. The dual tetrad subtracter 1 (main circuit 1) and the correction circuit 2 are shown together in Figure 2 (with the additional circuits 3 and 4 and the carry memory 5). In Figure 3 is the Fifteen's complement circuit 6 and the lower line area are shown. That Serial tetrad adder-subtracter type B is shown in Figure 4 as an overall representation shown. The dual tetrad subtracter 1 (main circuit 1) and the correction circuit 2 are shown coherently in Figure 5 (with the additional circuit 3 b and the carry-over memory 5). In Figure 6, the fifteen’s complement circuit is 6 and the lower line area is shown because with this adding-subtracting unit Type B in comparison with the adder-subtracter type A also in this line area there is a difference.

Das serielle Tetraden-Addier-Subtrahierwerk Type A (Figur 1 bis 3) besteht aus dem dualen Tetraden-Subtrahierer 1 (Haupt-Schaltung 1) und der Korrektur-Schaltung 2 und der Zusatz-Schaltung 3 und der Zusatz-Schaltung 4 und dem Ubertrag-Speicher 5 und der Fünfzehner-Koinplement-Schaltung 6 utd der Oder-Schaltung 7 und der Negier-Schaltung 8 und den zugehörigen Leitungen. Die Haupt-Schaltung 1 besteht aus den dualen Voll-Subtrahierern 11 bis 14, welche aus je 2 dualen Halb-Subtrahierern bestehen. Die Korrektur-Schaltung 2 ist eine zweiwertige Suhtrahierschaltung, welche im Ansteuerungs-Fall 1 voi der Ergebniszahl der Haupt-Schaltung 1 die Korrekturzahl 6 (SHHL) subtrahiert und im Ansteuerwlgs-Fall 2 von der Ergebniszahl der Haupt-Schaltung 1 die Korrekturzahl 10 (HLHL) sub #rahiert und besteht aus dem dualen Halb-Subtrahierer 15 und dem dualen Voll-Subtrahierer 16, welcher aus 2 dualen Halb-Subtrahierern besteht und der Rest-Schaltung 17, welche im vorliegenden Fall aus 2 dualen Halb-Subtrahierern ohne Ubertrag-Abgangs-Iseitung besteht. Die Zusatz-Schaltung 3 besteht aus der Und-Schaltung 18 für die Summenzahl 10 (HLHL) und der Und-Schaltung 19 für die Summenzahl 12 (HHLL) und den Und-Schaltungen 21 und 22 und den Oder-Schaltungen 20, 24 und 26 und den Negier-Schaltungen 25 und 27. Der Funktion entsprechend ist auch die Oder-Schaltung 7 Bestandteil der Zusatz-Schaltung 3. Die Zusatz-Schaltung 4 besteht aus der Additions-Übertrag-Und -5 chaltung 31 und der Subtraktions-Ubertrag-Und-Schaltung 32 und der Oder-Schaltung 33 und den Negier-Schaltungen 34 und 35. Die Fünfzehner-Komplement-Schaltung 6 ist mit der Komplement-Umgehungs-Schaltung 6 b kombiniert und besteht aus 8 Und-Scdaltungen 37 mit je 2 Eingängen und 4 Oder-Schaltungen 38 mit je 2 Eingängen und 4 Negier-Schaltungen 39. Die A-Eingänge haben die Bezeichnungen A 1 bis A 4. Die B-Eingänge haben die Bezeichnungen B1 bis B 4. Die Ergebnis-Ausgänge C haben die Bezeichnungen C 1 bis C 4. Die Eingänge A 1 und B1 und der Ausgang C 1 haben die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben die Wertigkeit 2.The serial tetrad-adder-subtracter type A (Figures 1 to 3) consists of the dual tetrad subtracter 1 (main circuit 1) and the correction circuit 2 and the additional circuit 3 and the additional circuit 4 and the carry-over memory 5 and the fifteen complement circuit 6 utd the OR circuit 7 and the negation circuit 8 and the associated cables. The main circuit 1 consists of the dual full subtractors 11 to 14, which each consist of 2 dual half-subtractors. The correction circuit 2 is a two-valued Suhtrahierschaltung, which in the control case 1 voi the Result number of the main circuit 1, the correction number 6 (SHHL) is subtracted and im Ansteuerwlgs-case 2 from the result number of the main circuit 1 the correction number 10 (HLHL) sub #tracts and consists of the dual half-subtracter 15 and the dual Full subtractor 16, which consists of 2 dual half subtractors and the remainder circuit 17, which in the present case consists of 2 dual half-subtractors without carry-out output line consists. The additional circuit 3 consists of the AND circuit 18 for the sum number 10 (HLHL) and the AND circuit 19 for the sum number 12 (HHLL) and the AND circuits 21 and 22 and the OR circuits 20, 24 and 26 and the negation circuits 25 and 27. According to the function the OR circuit 7 is also a component the additional circuit 3. The additional circuit 4 consists of the addition-carry-AND -5 circuit 31 and the subtraction-carry-AND circuit 32 and the OR circuit 33 and the negation circuits 34 and 35. The fifteen’s complement circuit 6 is combined with the complement bypass circuit 6 b and consists of 8 AND circuits 37 with 2 inputs and 4 OR circuits each 38 with 2 inputs and 4 negation circuits each 39. The A inputs have the designations A 1 to A 4. The B inputs have the Designations B1 to B 4. The result outputs C have the designations C 1 to C 4. The inputs A 1 and B1 and the output C 1 have the value 1. The inputs A 2 and B 2 and the output C 2 have the valence 2.

Die Eingänge A 3 und B 3 und der Ausgang C 3 haben die Wertigkeit 4. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben die Wertigkeit 8. Der Übertrag-Eingang der Haupt-Schaltung 1 hat die Bezeichnung x und der Ubertrag-Ausgang der Haupt-Schaltung 1 die Be#eichnung k. Der Übertrag-Ausgang der Zusatz-Schaltung 3 (End-Ubertrag-Ausgang) hat die Bezeichnung y.The inputs A 3 and B 3 and the output C 3 have the valency 4. The inputs A 4 and B 4 and the output C 4 have the value 8. The carry input the main circuit 1 has the designation x and the carry output of the main circuit 1 the designation k. The carry output of the additional circuit 3 (final carry output) is called y.

An Stelle der aus 2 Halb-Subtrahierern bestehenden Voll-Subtrahierer 11 bis 14 und 16 können auch echte duale Voll-Subtrahierer verwendet werden.Instead of the full subtracter consisting of 2 half-subtractors 11-14 and 16, true dual full subtractors can also be used.

Die Wirkungsweise des seriellen Tetraden-Addier-Subtrahierwerks Type A (Figur 1 bis 3) ergibt sich beim Addieren wie folgt: Die Einstellung auf Addition (subtraktive Addition) erfolgt durch Anlegen von H-Potential an den Eingang E. Damit hat die Leitung d L-Potential und die Leitung e H-Potential und ist somit in der Schaltung 6 die Komplementierung vor-angesteuert und in der Zusatz-Schaltung 4 die Additions-Ubertrag-Und-Schaltung 31 vor-angesteuert. Der erste Summand kommt B0D-O-codiert an den B-Eingängen zur Anlage und der zweite Summand ebenfalls BCD-O-codiert an den A-Eingängen.How the serial tetrad-adder-subtracter type works A (Figures 1 to 3) results from adding as follows: The setting for addition (subtractive addition) is carried out by applying H potential to input E. Thus line d has L potential and line e H potential and is therefore in the Circuit 6 the complementing pre-controlled and in the additional circuit 4 the Addition-carry-AND circuit 31 pre-activated. The first summand is B0D-O coded at the B-inputs to the system and the second summand also BCD-O-coded the A inputs.

Der erste Summand kommt somit direkt an den G-Eingängen der Haupt-Schaltung 1 zur Anlage. Der zweite Summand wird in der Schaltung 6 Fünfzehner-komplementiert. Somit liegt an den F-Eingängen der Haupt-Schaltung 1 die Fünfzehner-Koniplement zahl des zweiten, ebenfalls BCD-O-codierten Summanden an.The first summand thus comes directly to the G inputs of the main circuit 1 to the system. The second summand is fifteen-complemented in circuit 6. This means that the F-inputs of the main circuit 1 are connected to the fifteen component number of the second, also BCD-O-coded summand.

Falls von der vorherigen Addition (subtraktiven Addition) kein Übertrag zu verarbeiten ist, hat der Ausgang z des Ubertrag-Speichers 5 L-Potential und die Und-Schaltung 31 an ihrem Ausgang H-Potential und liegt somit am Ubertrag-Eingang x der Haupt-Schaltung 1 H-Potential an und wird somit durch die zusätzliche Subtraktion der Zahl 1 (LLLH) die Abweichung vom Sechzehner-Komplement ausgeglichen. Falls von der vorherigen Addition (subtraktiven Addition) ein Übertrag zu verarbeiten ist, hat der Ausgang z des Ubertrag-Speichers 5 H-Potential und die Und-Schaltung 31 an ihrem Ausgang L-Potential und liegt am Übertrag-Eingang x der Haupt-Schaltung 1 kein H-Potential an und kommt somit ein Übertrag von der vorherigen subtraktiven Addition dadurch zur Verarbeitung, daß die Abweichung vom Sechzehner-Komplement nicht ausgeglichen wird.If from the previous addition (subtractive addition) no Carry is to be processed, the output z of the carry-over memory 5 has L potential and the AND circuit 31 at its output H potential and is thus at the carry input x of the main circuit 1 has H potential and is thus due to the additional subtraction the number 1 (LLLH) compensates for the deviation from the sixteen complement. If from the previous addition (subtractive addition) a carry is to be processed, the output z of the carry-over memory 5 has H potential and the AND circuit 31 at its output L potential and is at the carry input x of the main circuit 1 no H potential and thus there is a carry over from the previous subtractive Addition for processing that the deviation from the sixteen complement is not balanced.

Die subtraktive Addition kommt hierbei dadurch zustande, daß sich in der Haupt-Schaltung 1 auf subtraktive Weise eine Ergebniszahl bildet, welche entweder ohne Korrektur schon richtig ist oder durch echte oder unechte Subtraktion der Zahl 10 (HLHL) in die richtige Ergebniszahl umgewandelt wird. Falls in den beiden zuvor angeführten Fällen die Summe der beiden Summanden kleiner ist, als die Zahl 10 (HLHL), hat die Haupt-Schaltung 1 einen Übertrag-Abgang und ist die Ergebniszahl der Haupt-Schaltung 1 schon ohne Korrektur richtig. Hierbei haben die Oder-Schaltungen 26 und 20 an ihrem Ausgang L-Potential und somit auch der Ausgang der Und-Schaltung 21 und die Leitung f. Somit wird hierbei in der Korrektur-Schaltung 2 von der Ergebniszahl der Haupt-Schaltung 1 nur die Zahl O (LLLL) subtrahiert und haben die Ergebnis-Ausgänge C BCD-O-codiert die Additions-Ergebniszahl abzüglich 0 und liegt am Eingang w des Übertrag-Speichers 5 nur L-Potential an und wir somit bei der nächsten subtraktiven Addition kein Ubertrag von der vorherigen subtraktiven Addition verarbeitet. Falls in den beiden zuvor angeführten Fällen die Summe der beiden Summanden größer als die Zahl 9 und kleiner als die Zahl 16 ist, hat der Übertrag-Ausgang k der Haupt-Schaltung 1 auch H-Potential, das auch hierbei nicht verarbeitet wird. Hierbei hat entweder die Und-Schaltung 18 an ihrem Ausgang H-Potential oder die Und-Schaltung 19 oder diese beiden Und-Schaltungen an ihrem Ausgang H-Potential. Damit haben die Oder-Schaltungen 26 und 20 und somit auch die bei Addition vor-angesteuerte Und-Schaltung 21 H-Potential an ihrem Ausgang. Somit hat hierbei die Beitung f H-Potential und wird in der Korrektur-Schaltung 2 von der Ergebnis zahl der Haupt-Schaltung 1 die Zahl 10 (HLHL) subtrahiert und haben die Ergebnis-Ausgänge C BCD-O-codiert die Additions-Ergebniszahl abzüglich 10 und liegt am Eingang w des Übertrag-Speichers 5 H-Potential an, das bei der nächsten subtraktiven Addition als Ubertrag von der vorherigen subtraktiven Addition verarbeitet wird. Falls in den beiden zuvor angeführten Fällen die Summe der beiden Summanden größer ist, als die Zahl 15, hat die Negierschaltung 27 H-Potential an ihrem Ausgang und somit auch die Oder-Schaltung 20 und die Und-Schaltung 21. Damit hat auch in diesem Fall die Leitung f H-Potential und wird auch in diesem Fall in der Korrektur-Schaltung 2 von der Ergebniszahl der Haupt-Schaltung 1 die Zahl 10 (HLHL) subtrahiert. Diese Subtraktion ist jedoch keine echte Subtraktion der Zahl 10 (HLHL), sondern eine subtraktive Addition der Zahl 6 (LHHL), weil hierbei die Untergrenze O (LLLL) unterschritten wird. Damit haben die Ergebnis-Ausgänge C BCD-O-codiert die Additions-Ergebniszahl abzüglich 10 und liegt am Eingang w des Übertrag-Speichers 5 auch H-Potential an, das bei der nächsten subtraktiven Addition als Übertrag von der vorherigen subtraktiven Addition verarbeitet wird.The subtractive addition comes about here because in the main circuit 1 subtractively forms a result number which is either correct without correction or by real or false subtraction the number 10 (HLHL) is converted into the correct result number. If in the two In the cases mentioned above, the sum of the two summands is smaller than the number 10 (HLHL), the main circuit 1 has a carry-out and is the result number the main circuit 1 is correct without correction. Here have the OR circuits 26 and 20 at their output L potential and thus also the output of the AND circuit 21 and the line f. Thus, in the correction circuit 2, the result number the main circuit 1 only subtracts the number O (LLLL) and has the result outputs C BCD-O-coded the addition result number minus 0 and is at the input w des Carry-over memory 5 only has L-potential and we therefore use the next subtractive Addition does not process a carryover from the previous subtractive addition. If in the two cases mentioned above, the sum of the two summands is greater than the number 9 and is less than the number 16, the carry output has k of the main circuit 1 also H potential, which is not processed here either. Here either the AND circuit 18 at its output H potential or the AND circuit 19 or these two AND circuits at their output H potential. This means that the OR circuits 26 and 20 and thus also the one pre-activated with addition And circuit 21 H potential at its output. Thus here the contribution f has H potential and is in the correction circuit 2 of the result number of the main circuit 1 the Number 10 (HLHL) subtracts and the result outputs C have BCD-O-coded the addition result number minus 10 and is at the input w of the carry memory 5 H potential, the at the next subtractive addition as a carryover from the previous subtractive Addition is processed. If in the two cases mentioned above, the sum of the two summands is greater than the number 15, the negative circuit 27 has H potential at its output and thus also the OR circuit 20 and the AND circuit 21. In this case, too, the line f has H potential and is also in this case Case in the correction circuit 2 of the result number of the main circuit 1 the Number 10 (HLHL) subtracted. However, this subtraction is not a true subtraction the number 10 (HLHL), but a subtractive addition of the number 6 (LHHL), because here the lower limit O (LLLL) is not reached. This gives the result outputs C BCD-O-coded the addition result number minus 10 and is at the input w des Carry-over memory 5 also has H potential, which is the case with the next subtractive addition processed as a carry from the previous subtractive addition.

Beim Subtrahieren ergibt sich die Wirkungsweise dieses seriellen Addier-Subtrahierwerks Type A wie folgt: Die Einstellung auf Subtraktion (subtraktive Subtraktion) erfolgt durch Anlegen von L-Potential an den Eingang E. Damit hat die Leitung d H-Potential und die Leitung e L-Potential und ist somit in der Schaltung 6 die Komplement-Umgehung vor-angesteuert und in der Zusatz-Schaltung 4 die Subtraktions-Übertrag-Und-Schaltung 32 vor-angesteuert. Der Minuend kommt BCD-O-codiert an den B-Eingängen zur Anlage und der Subtrahend ebenfalls BCD-O-codiert an den A-Eingängen. Damit liegt der Minuend direkt an den G-Eingängen der Haupt-Schaltung 1 an und der Subtrahend über die Leitungen 1 der Schaltung 6 an den F-Eingängen der Haupt-Schaltung 1. Falls von der vorherigen Subtraktion kein Übertrag zu verarbeiten ist, hat der Ausgang z des Übertrag-Speichers 5 L-Potential und somit auch die Und-Schaltung 32 L-Potential an ihrem Ausgang und liegt somit am Ubertrag-Eingang x der Haupt-Schaltung 1 nur L-Potential an.The mode of operation of this serial adding-subtracting unit results from subtracting Type A as follows: The setting for subtraction (subtractive subtraction) is made by applying L potential to input E. This means that line d has H potential and the line e L potential and is thus the complement bypassing in circuit 6 pre-controlled and in the additional circuit 4 the subtraction-carry-AND circuit 32 pre-activated. The Minuend comes BCD-O-coded at the B-entrances to the system and the subtrahend also BCD-O-coded at the A inputs. This is the minuend directly to the G inputs of the main circuit 1 and the subtrahend via the lines 1 of circuit 6 at the F inputs of main circuit 1. If from the previous one Subtraction no carry is to be processed, the output has z of Carry-over memory 5 L potential and thus also the AND circuit 32 L potential at its output and is therefore only at the carry input x of the main circuit 1 L potential on.

Falls von der vorherigen Subtraktion ein Ubertrag zu verarbeiten ist, hat der Ausgang z des Übertrag-Speichers 5 H-Potential und somit auch die Und-Schaltung 32 an ihrem Ausgang H-Potential und liegt somit am Übertrag-Eingang x der Haupt-Schaltung 1 H-Potential an. Die Subtraktion kommt dadurch zustande, daß sich in der Hauptschaltung 1 nach bekanntem Prinzip die Subtraktions-Ergebniszahl oder die Subtraktions-Ergebniszahl plus 16 bildet. Falls in den beiden zuvor angeführten Fällen der Subtrahend kleiner oder gleich groß ist, wie der Minuend, hat der Übertrag-Ausgang k der Haupt-Schaltung 1 L-Potential. Damit hat die bei Subtraktion vorangesteuerte Und-Schaltung 22 auch nur L-Potential an ihrem Ausgang und somit auch die Leitung i. Damit wird in der Korrektur-Schaltung 2 von der Ergebniszahl der Haupt-Schaltung 1 nur die Zahl O (LLIL) subtrahiert und haben die Ergebnis-Ausgänge C BCD-O-codiert die Subtraktions-Ergebniszahl zuzüglich O und liegt am Eingang w des Übertrag-Speichers 5 nur L-Potential an und wird somit bei der nächsten Subtraktion kein Übertrag von der vorherigen Subtraktion verarbeitet. Falls in den beiden zuvor angeführten Fällen der Subtrahend größer ist, als der Minuend, hat der Übertrag-Ausgang k der Haupt-Schaltung 1 H-Potential. Damit hat die bei Subtraktion vorangesteuerte Und-Schaltung 22 H-Potential an ihrem Ausgang und somit auch die Leitung i. Damit wird in der Korrektur-Schaltung 2 von der Ergebniszahl der Haupt-Schaltung 1 die Korrekturzahl 6 (LHXL) subtrahiert und haben die Ergebnis-Ausgänge C BCD-O-codiert die Subtraktions-Ergebniszahl zuzüglich 10 und liegt am Eingang w des Übertrag-Speichers 5 H-Potential an, das bei der nächsten Subtraktion als Übertrag von der vorherigen Subtraktion verarbeitet wird.If a carry is to be processed from the previous subtraction, the output z of the carry memory 5 has H potential and thus also the AND circuit 32 at its output H potential and is thus at the carry input x of the main circuit 1 H potential. The subtraction comes about because in the main circuit 1 according to the known principle, the subtraction result number or the subtraction result number plus 16 forms. If the subtrahend is smaller in the two previously mentioned cases or is the same size as the minuend, the carry output has k of the main circuit 1 L potential. The AND circuit 22, which is controlled in advance during subtraction, thus also has only L potential at its output and thus also the line i. This means that in the Correction circuit 2 of the result number of the main circuit 1 only the number O (LLIL) subtracts and the result outputs C have BCD-O-coded the subtraction result number plus O and only L potential is present at input w of carry memory 5 and there is thus no carry over from the previous subtraction at the next subtraction processed. If the subtrahend is greater in both of the above cases is, as the minuend, the carry output k of the main circuit 1 has H potential. This means that the AND circuit 22, which is controlled in advance during subtraction, has H potential at its Output and thus also the line i. This is in the correction circuit 2 of the correction number 6 (LHXL) is subtracted from the result number of the main circuit 1 and the result outputs C have BCD-O-coded the subtraction result number plus 10 and is at the input w of the carry memory 5 H potential, the next Subtraction is processed as a carry over from the previous subtraction.

Das serielle Tetraden-Addier-Subtrahierwerk Type B, welches in Figur 4 bis 6 dargestellt ist, weist im Vergleich mit dem seriellen Addier-Subtrahierwerk Type A (Figur 1 bis 3) den Unterschied auf, daß die Zusatz-Schaltung 3 als Zusatz-Schaltung 3 b eine Veränderung aufweist und daß die Zusatz-Schaltung 4 nicht angeordnet ist. Diese Vereinfachung ist deshalb möglich, weil bei Addition (subtraktiver Addition) die Uberträge negiert verarbeitet werden.The serial tetrad-adder-subtracter type B, which is shown in FIG 4 to 6 is shown in comparison with the serial adder-subtracter Type A (Figure 1 to 3) the difference that the additional circuit 3 as an additional circuit 3 b has a change and that the additional circuit 4 is not arranged. This simplification is possible because with addition (subtractive addition) the transfers are processed negated.

Das serielle Tetraden-Addier-Subtrahierwerk Type B, welches in Figur 4 bis 6 dargestellt ist, besteht aus dem dualen Tetraden-Subtrahierer 1 (Haupt-Schaltung 1) und der Korrektur-Schaltung 2 und der Zusatz-Schaltung 3 b und dem Übertrag-Speicher 5 und der Fünfzehner-Komplement-Schaltung 6 und der Oder-Schaltung 7 und der Negier-Schaltung 8 und den zugehörigen Leitungen. Die Haupt-Schaltung 1 besteht auch aus den dualen Voll-Subtrahierern 11 bis 14, welche aus je 2 dualen Halb-Subtrahierern bestehen oder aus 4 echten dualen Voll-Subtrahierern. Die Korrektur-Schaltung 2 ist auch eine zwei-wertige Subtrahier-Schaltung, welche im Ansteuerungsfall 1 von der Ergebniszahl der Haupt-Schaltung 1 die Zahl 6 (LHHt) subtrahiert und im Ansteuerungsfall 2 von der Ergebniszahl der Haupt-Schaltung 1 die Zahl 10 (HLHL) subtrahiert und besteht auch aus dem dualen Halb-Subtrahierer 15 und dem dualen Voll-Subtrahierer 16, welcher aus 2 dualen Halb-Subtrahierern besteht und der Rest-Schaltung 17, welche im vorliegenden Fall aus 2 dualen Halb-Subtrahierern ohne Übertrag-Abgangs-Leitung besteht. Die Zusatz-Schaltung 3 b besteht aus der Und-Schaltung 18 für die Summenzahl 10 (HLHL) und der Und-Schaltung 19 für die Summenzahl 12 (HHLL) und den Und-Schaltungen 21 und 22 und 28 und den Oder-Schaltungen 20, 24 und 26 und den Negier-Schaltungen 25 und 27 und 29. Der Funktion entsprechend ist auch die Oder-Schaltung 7 ein Bestandteil der Zusatz-Schaltung 3 b. Die Fünfzehner-Komplement-Schaltung 6 ist auch mit einer Komplement-Umgehungs-Schaltung kombiniert. Die Eingänge haben auch die Bezeichnungen A 1 bis A 4 und B 1 bis B 4. Die Ergebnis-Ausgänge haben auch die Bezeichnungen C 1 bis C 4. Die Eingänge A 1 und B1 und der Ausgang C 1 haben auch die Wertigkeit 1. Die Eingänge A 2 und B 2 und der Ausgang C 2 haben auch die Wertig#keit 2. Die Eingänge A 3 und B 3 und der Ausgang C 3 haben auch die Wertigkeit 4. Die Eingänge A 4 und B 4 und der Ausgang C 4 haben auch die Wertigkeit 8. Der Übertrag-Eingang der Haupt-Schaltung 1 hat auch die Bezeichnung x und der Ubertrag-Ausgang der Haupt-Schaltung 1 auch die Bezeichnung k und der End-Ubertrag-uus gang auch die Bezeichnung y.The serial tetrad-adder-subtracter type B, which is shown in FIG 4 to 6, consists of the dual tetrad subtracter 1 (main circuit 1) and the correction circuit 2 and the additional circuit 3 b and the carry memory 5 and the fifteen complement circuit 6 and the OR circuit 7 and the negation circuit 8 and the associated cables. The main circuit 1 also consists of the dual Full subtractors 11 to 14, which each consist of 2 dual half subtractors or from 4 real dual full subtractors. The correction circuit 2 is also a two-valued subtracting circuit which, when activated, is 1 from the result number the number 6 (LHHt) is subtracted from the main circuit 1 and, in the case of activation, 2 from the result number of the main circuit 1 subtracts the number 10 (HLHL) and consists also from the dual half-subtracter 15 and the dual full-subtracter 16, which consists of 2 dual half-subtractors and the remainder circuit 17, which in the present Case consists of 2 dual half-subtractors without a carry-out line. the Additional circuit 3 b consists of the AND circuit 18 for the total number 10 (HLHL) and the AND circuit 19 for the sum number 12 (HHLL) and the AND circuits 21 and 22 and 28 and the OR circuits 20, 24 and 26 and the negation circuits 25 and 27 and 29. Corresponding to the function, the OR circuit 7 is also a component the additional circuit 3 b. The fifteen’s complement circuit 6 is also provided with a Complement bypass circuit combined. The entrances also have the names A 1 to A 4 and B 1 to B 4. The result outputs also have the same names C 1 to C 4. The inputs A 1 and B1 and the output C 1 also have the valency 1. The inputs A 2 and B 2 and the output C 2 also have the Significance 2. The inputs A 3 and B 3 and the output C 3 also have the significance 4. The inputs A 4 and B 4 and the output C 4 also have the value 8. The The carry input of the main circuit 1 also has the designation x and the carry output the main circuit 1 also has the designation k and the final transfer uus gang also the designation y.

Bei einer bestimmten Ausführung wird die Negier-Schaltung 29 nicht von einer Abzweigung der Leitung f angesteuert, sondern von einer Abzweigung der Leitung r.In a particular implementation, the negation circuit 29 does not driven by a branch of the line f, but by a branch of the Line r.

In Figur 7 ist die Ausführung 2 der Zusatz-Schaltung 3 dargestellt. Diese Zusatz-Schaltung 3 c kann somit an Stelle der Zusatz-Schaltung 3 verwendet werden, welche in Figur 2 mit der Haupt-Schaltung 1 und der Korrektur-Schaltung 2 dargestellt ist. Diese Zusatz-Schaltung 3 c weist im Vergleich mit der Zusatz-Schaltung 3 den Unterschied auf, daß die Oder-Schaltung 20 drei Eingänge hat und von den Ausgängen der Und-Schaltungen 18 und 19 direkt angesteuert wird.In Figure 7, the embodiment 2 of the additional circuit 3 is shown. This additional circuit 3 c can thus be used in place of the additional circuit 3 which in Figure 2 with the main circuit 1 and the correction circuit 2 is shown. This additional circuit 3 c has in comparison with the additional circuit 3 shows the difference that the OR circuit 20 has three inputs and one of the outputs the AND circuits 18 and 19 is controlled directly.

In Figur 8 ist die Ausführung 2 der Zusatz-Schaltung 3 b dargestellt. Diese Zusatz-Schaltung 3 d kann somit an Stelle der Zusatz-Schaltung 3 b verwendet werden, welche in Figur 5 mit der Haupt-Schaltung 1 und der Korrektur-Schaltung 2 dargestellt ist. Diese Zusatz-Schaltung 3 d weist im Vergleich mit der Zusatz-Schaltung 3 b den Unterschied auf, daß die Oder-Schaltung 20 drei Eingänge hat und von den Ausgängen der Und-Schaltungen 18 und 19 direkt angesteuert wird.In Figure 8, the embodiment 2 of the additional circuit 3 b is shown. This additional circuit 3 d can thus be used in place of the additional circuit 3 b which in Figure 5 with the main circuit 1 and the correction circuit 2 is shown. This additional circuit 3 d has in comparison with the additional circuit 3 b the difference that the OR circuit 20 has three inputs and of the Outputs of the AND circuits 18 and 19 is controlled directly.

- Leerseite -- blank page -

Claims

Claims 1) Serial electronic tetrad-adder-subtractor in BCD-8421 code, which can be switched from addition to subtraction and from subtraction can be switched to addition and the main circuit is a dual tetrad subtracter (1), which is combined on the output side with a correction circuit, thereby characterized in that the correction circuit (2) is two-valued and the change valencies 6 (liHitt) and 10 (HLHL).

2) Serial electronic tetrad-add-subtracter # according to claim 1, characterized in that the correction circuit (2) is a subtracting circuit is which in activation case 1 of the result number of the main circuit (1) the Number 6 (LHHL) subtracted and, if activated, 2 from the result number of the main circuit (1) subtract the number 10 (HLHL).

3) Serial electronic tetrad-add-subtracter # according to claim 1 and 2, characterized in that the correction circuit (2) has no final carry output having.

4) Serial electronic tetrad-adder-subtracter according to claim 1 to 3, characterized in that it has a circuit (40) which already then at its output (p) has H potential if the result number of the main circuit (1) is greater than the number 9 (HLSH) or if the carry output (k) of the main circuit (1) Has Ii potential.

5) Serial electronic tetrad-adder-subtracter according to claim 1 to 4, characterized in that it is used for the execution of additions (subtractive Additions) a fifteen complement circuit (6), which is used for the execution of subtractions (subtractive subtractions) combined with a bypass circuit is.

6) Serial electronic tetrad adder Su '! S ### i ### rk according to claim 1 to 5, characterized in that it is a fifteen complement circuit Has negate complement circuit (6).

7) Serial electronic tetrad-adder-subtracter according to claim 1 to 6, characterized in that it has an additional circuit (3) which which supplies the control potentials for the correction circuit (2) and which supplies the final carry potential of the carry output (y) delivers.

8) Serial electronic tetrad-adder-subtracter according to claim 1 to 7, characterized in that it has an additional circuit (4) which with addition (subtractive addition) the output potential of the carry-over memory (5) negated

9) Serial electronic tetrad-adder-subtracter according to claim 1 to 8, characterized in that the additional circuit (3) consists of an AND circuit (18) for the total number 10 (HLHL) and an AND circuit (19) for the total number 12 (Iltitt) and 3 OR circuits (20, 24 and 26) each with 2 inputs and 2 more AND circuits (21 and 22) each with 2 inputs and 2 negating circuits (25 and 27), or that the additional circuit (3) consists of an AND circuit (18) for the total number 10 (HLHL) and an AND circuit (19) for the total number 12 (HHLL) and an OR circuit (20) with 3 inputs and an OR circuit (24) with 2 inputs and 2 further AND circuits (21 and 22) each with 2 inputs and 2 There is negier circuits (25 and'27).

10) Serial electronic tetrad-adder-subtracter according to claim 1 and 2 or according to claims 1 to 3 or according to claims 1 to 4 or according to claim 1 to 5 or according to claim 1 to 6 or according to claim 1 to 7 or according to claim 1 to 8, characterized in that in the special versions 1 the carry potential in the case of addition (subtractive addition) stored in the carry-over memory 5 negated is and that the additional circuit (3) is designed as an additional circuit (3 b) accordingly is and that the additional circuit (4) is not arranged.

11) Serial electronic tetrad-adder-subtracter according to claim 1 and 2, characterized in that in the special versions 2 instead of the Carry-free correction circuit (2) another correction circuit with carry-out line is used whose carry-out line in a suitable manner the carry-out output (y) pre-controls.