DE3328389A1 - Separately constructed serial tetrad adder/subtracter in BCD 8421 code - Google Patents
Separately constructed serial tetrad adder/subtracter in BCD 8421 codeInfo
- Publication number
- DE3328389A1 DE3328389A1 DE19833328389 DE3328389A DE3328389A1 DE 3328389 A1 DE3328389 A1 DE 3328389A1 DE 19833328389 DE19833328389 DE 19833328389 DE 3328389 A DE3328389 A DE 3328389A DE 3328389 A1 DE3328389 A1 DE 3328389A1
- Authority
- DE
- Germany
- Prior art keywords
- tetrad
- adder
- subtracter
- circuit
- serial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/491—Computations with decimal numbers radix 12 or 20.
- G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
- G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
- G06F7/494—Adding; Subtracting
- G06F7/495—Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
Landscapes
- Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
Description
Serielles Tetraden-Addier-SubtfahierwerkSerial tetrad-adder-subthread " ]'"] ' - ·■■■'■ · ;. ■· im BGD-a421-Code ·.„. "''···' ■' r'-·-■·-'· -■ "■ '■ ; in getrennter Ausführunjz; .-,..-.. ■./, - · ■■■ '■ ·;. ■ · in BGD-a421 code ·. “. "'' ··· '■' r '- · - ■ · -' · - ■" ■ '■; in separate execution; .-, ..- .. ■. /,
. - Gegenstand der Erfindung ist die zwei-teiiige Ausbildung des ν seriellen Tetraden-Addier-Subtrahierwerics nach der Haupt-. .Patentanmeldung. Das serielle Tetraden-Addier-Subtrahierwerk · na.ch dem Erfindungs-Gegenstand besteht? somit; aus einem seriellen Tetraden-Addierwerkund einen seriellen Tetraden-Sub- - trahierwerk. r:/: * · .· ..' ., ·■· . , . - The subject of the invention is the two-part training of the ν serial tetrad-adding-subtracting after the main. .Patent application. The serial tetrad-adding-subtracting mechanism · na.ch the subject of the invention exists? Consequently; from a serial tetrad adding unit and a serial tetrad subtracting unit. r: /: * ·. · .. '., · ■ ·. ,
In Figur 1 ist das entsprechende serielle Tetraden-Addierwerk ; 10 dargestellt und in Figur 2 das entsprechende serielle Tet-":raden-Subtrahierwerk 20. In Figur 3 ist der Tetraden-Addierer A dargestellt und in Figur 4 der entsprechende Tetraden-Sub- ' trahierer 2. In Figur 5 ist die BGD—BGD-plus-6-Unicodierschaltung 7 dargestellt', welche vier-stellige BCD-Zahlen inIn Figure 1 is the corresponding serial tetrad adder; 10 and in FIG. 2 the corresponding serial tetrad subtracter 20. In FIG. 3 the tetrad adder A is shown and in FIG. 4 the corresponding tetrad subtracter 2. In FIG. 5 is the BGD-BGD -plus-6-Unicode circuit 7 shown ', which four-digit BCD numbers in
• vier-stellige BGD-plus-6-Zahlen umcodiert.-.,.• four-digit BGD-plus-6 numbers recoded .-.,.
Das serielle Tetraden-Addierwerk 10 dieses zwei-teiligenThe serial tetrad adder 10 of this two-part
• seriellen Tetraden-Addier-Subtrahierwerks besteht aus dem• serial tetrad-adder-subtracter consists of the
'Spezial-Tetraden-Addierer· 1 und dem Übertrag-Speicher 4 und' ·'■■ der Umcodierschaltung 7 und den zugehörigen Leitungen. Der Spezial-Tetraden-Addierer 1, welcher in Figur 3 als Schaltung dargestellt ist, besteht aus den Voll-Addierern 11 bis 14- und dem Voll-Subtrahierer 26 und dem Halb-Subtrahierer und der Restschaltung 27 und der Negierschaltung 9 und den zugehörigen Leitungen. Die Umcodierschaltung 7 (Figur 5), welche vier-stellige BCD-Zahlen in vier-stellige BCD-plus-6-Zahlen umcodiert, besteht aus dem Eingangsteil 7 a und dem Ausgangsteil 7 b. An den Eingängen E kann wahlweise der erste oder zweite Summand eingegeben werden; an den Eingängen F wird somit derjenige Summand eingegeben, welcher nicht für. die Eingänge E vorgesehen ist. Die Ausgänge E sind die Ergebnis-Ausgänge, welche BCD-codiert die Potentialreihe der GOPY Addi^ions-Ersjebniszahl haben, wenn an den.Eingängen S und jL — je ein Zeilen-Summand SC"-codiert anliegt.'Special tetrad adder · 1 and the carry memory 4 and' · '■■ the encoding circuit 7 and the associated lines. The special tetrad adder 1, which is shown in Figure 3 as a circuit, consists of the full adders 11 to 14 and the full subtractor 26 and the half subtractor and the remainder circuit 27 and the negation circuit 9 and the associated lines . The recoding circuit 7 (FIG. 5), which recodes four-digit BCD numbers into four-digit BCD-plus-6 numbers, consists of the input part 7 a and the output part 7 b. Either the first or second summand can be entered at inputs E; the summand which is not used for. the inputs E is provided. The outputs E are the result outputs, which have BCD-coded the potential series of the GOPY additions resultant number when the inputs S and jL - each have a line summand SC "-coded.
Das zugehörige Tetraden-Subtrahierwerk 20 dieses^ zwei-seiligen seriellen Tetraden-Addier-Subtrahierwerks besteht aus dam Tetraden-Subtrahierer 2 und dam Übertrag-Speicher 4· und " den zugehörigen Leitungen. Der Tetraden-Subtrahierer 2, welcher in Figur 4- als Schaltung dargestellt ist, besteht aus_ den Voll-Subtrahierern*21 bis 24 und dem Voll-Subtrahierer 26 und dem Halb-Subtrahierer 25 und der Rest-Schaltung 27, welche für Addition und Subtraktion gleich ist. Die Eingänge E sind die Minuend-Eingänge und die Eingänge F die Subtra-.hend-Eingänge. Die Ausgänge^ sind die Ergebnis-Ausgänge.The associated tetrad subtractor 20 of this ^ two double rope serial tetrad adder-subtractor is 4 · and "the associated lines from dam tetrad subtractor 2 and dam transfer memory. The tetrad subtractor 2, which in Figure 4 as S The circuit shown consists of the full subtractors * 21 to 24 and the full subtractor 26 and the half subtractor 25 and the remainder circuit 27, which is the same for addition and subtraction. The inputs E are the minuend inputs and the inputs F are the subtra-.hend inputs. The outputs ^ are the result outputs.
Die Wirkungsweise des seriellen Tetraden-Addierwerks 10 dieses zwei-teiligen Tetraden-Addier-Subtrahierwerks ergibt sich beim Addieren wie folgt: Wenn der erste-Zeilen-Summand des ersten Summanden BOD-codiert an den Ε-Eingängen anliegt und der erste Zeilen-Summand des zweiten Summanden ebenfalls nur ECD-codiert an den F-Eingängen, liegt der erste Zeilen-Summand des ersten Summanden BOD-codiert an den entsprechenden Eingängen des Tetraden-Addierers 1 an und der erste Zeilen- ■ Summand des zweiten Summanden BCD-plus-6-codiert an den andern Eingängen des Tetraden-Addierers 1. Wenn hierbei der Übertrag-Ausgang y kein Η-Potential hat, ist diese Zeilensumme Übertrag-frei und hat die Leitung i Η-Potential, Damit wird-von der Korrektur-Schaltung (27-26-25) gleichzeitig die . jforekturzahl LHHL (6) subtrahiert, wodurch an den Ausgängen K BOD-codiert die Potentialreihe der Additions-Ergebniszahl vorliegt. Wenn hierbei der Ausgang γ Η-Potential hat, hat diese Zeilensumme einen Übertrag und somit die Leitung i L-Potential. Damit wird von der Korrekturschaltung (27-26-25) die Korrekturzahl LHHL (6) nicht subtrahiert und damit der . Umstand berücksichtigt, daß sich der Ergebnisstand durch den Tetraden-Übertrag-Abgang bereits um die Zahl 16 verringerte, anstatt nur um die Zahl 10. An den Ausgängen K liegt damit auch nur BOD-codiert die Potentialreihe der Additions-Ergebnis zahl abzüglich der Zahl 10 vor. Falls hierbei außerdem am Tetraden-Ühertrag-Eingang χ ein Tetraden-Übertrag anliegt, . wird dieser gleichzeitig als Zahl 1 hinzu-addiert.The mode of operation of the serial tetrad adder 10 of this two-part tetrad adder-subtractor results from adding as follows: If the first-line addend of the first addend is BOD-coded at the Ε-inputs and the first line addend des second addend also only ECD-coded at the F inputs, the first line addend of the first addend is BOD-coded at the corresponding inputs of the tetrad adder 1 and the first line addend of the second addend BCD-plus-6 -coded at the other inputs of the tetrad adder 1. If the carry output y has no Η potential, this line sum is carry-free and the line i has Η potential -26-25) at the same time the. Jforecture number LHHL (6) is subtracted, as a result of which the potential series of the addition result number is present in BOD-coded form at the outputs K. If the output γ has Η potential here, this line sum has a carry and thus the line i has L potential. This means that the correction circuit (27-26-25) does not subtract the correction number LHHL (6) and thus the. The fact that the result status was already reduced by the number 16 instead of just by the number 10 due to the tetrad carryover is also only BOD-coded at the outputs K, the potential series of the addition result number minus the number 10 before. If there is also a tetrad carryover at the tetrad carry input χ,. this is added as the number 1 at the same time.
Die Wirkungsweise des seriellen Deuradsn-Sub'tiranierweVAs 20° dieses zwei-teiligen Tecraden-Addier-Subtrahierwerks ergibt sich beim Subtrahieren wie folgt: Wenn der erste Zeilen-Minuend des Minuenden.an den E-Eingängen anliegt und der erste Zeilen-Subtrahend des Subtrahenden an den F-Eingängen, liegen beide vier-stelligen BCD-Zahlen BCD-codiert an den entsprechenden Eingängen des Tetraden-Subtrahierers 2 an. Wenn hierbei der Übertrag-Ausgang y kein Η-Potential hat, ist diese Subtraktions-Ergebniszahl (Zeilen-Differenz) Übertrag-frei und hat die Leitung m L-Potential. Somit wird von der Korrekturschaltung (27-26-25) die Korrekturzahl LHHL (6) nicht subtrahiert, weil diese Subtraktion in diesem Fall nicht erforderlich ist. An den Ausgängen K liegt damit BCD-codiert die Potentialreihe der Subtraktions-Ergebniszahl vor. Wenn hierbei der Ausgang y Η-Potential hat, hat die-se Zeilen-Summe einen Übertrag und somit die Leitung m H-Potential. Damit wird von der Korrektur-Schaltung C27-26-25) gleichzeitig die Korrekturzahl LHHL (6) subtrahiert und damit derUmstand berücksichtigt, daß sich der Ergebnisstand durch den Tetraden-Übertrag-Abgang um die Zahl 16 erhöhte anstatt nur um die Zahl 10. An den Ausgängen K liegt damit BCD-codiert die Potentialreihe der Subtraktions-Ergebniszahl zuzüglich der Zahl 10 vor. Falls hierbei außerdem am Übertrag-Eingang χ ein Übertrag anliegt, wird dieser gleichzeitig als Zahl 1 subtrahiert.How the serial Deuradsn-Sub'tiranierweVAs 20 ° works this two-part Tecraden-adding-subtracting mechanism results when subtracting as follows: If the first line minuend of the minuend. is applied to the E inputs and the first line subtrahend of the subtrahend at the F inputs, both four-digit BCD numbers are BCD-coded at the corresponding inputs of the tetrad subtracter 2. If the carry output y has no Η potential, this subtraction result number (line difference) is carry-free and the line m has L potential. Thus, the correction circuit (27-26-25) receives the correction number LHHL (6) not subtracted because this subtraction is not necessary in this case. This means that the outputs K are BCD-coded the potential series of the subtraction result number. If the output y has Η potential, this has line sum a carry and thus the line m H potential. This is done by the correction circuit C27-26-25) at the same time the correction number LHHL (6) is subtracted and thus the circumstance takes into account that the result status increased by the number 16 instead of only due to the tetrad carryover around the number 10. The BCD-coded potential series of the subtraction result number is at the outputs K plus the number 10. If this also occurs at the carry input χ a carry is pending, this is subtracted as number 1 at the same time.
^- ' * " <,. 1328389 ^ - '* "<,. 1328389
Die Wirkungsweise ergibt sich ia Fall, daß die Korrekzur durciL Subtraktion der Korrektur zahl LHEL (6) erfolgt wie folgt:The mode of operation results in the case that the correction durciL subtraction of the correction number LHEL (6) is done as follows:
+ 5+ 5
5+9=4 und Plus-Übertrag5 + 9 = 4 and plus carry
LHLL + HLLHLHLL + HLLH
LHHHLHHH
++
HHLHHHLH
-LHHL --LHHL -
8-38-3
2-4=8 und Minus-Übertrag2-4 = 8 and minus carry-over
- 2- 2
• 14 - 6• 14 - 6
Im Fall, daß die Korrektur durch Addition der Zahl HLHL (10) nr/ erfolgt, ergibt sich die Wirtaingsweise wie folgt: /Λ\)In the case that the correction is made by adding the number HLHL (10) nr / , the Wirtaingsweise results as follows: / Λ \)
9=4· und Plus-Übertrag9 = 4 and plus carry
8-3 = 5 2 - 4· ■ 8 und Minus-Übertrag8-3 = 5 2 - 4 · ■ 8 and minus carry
Hierbei anfallende Korrektur-Tetradenüberträge sind also ungültig und werden somit nicht verarbeitet.Correction tetrad carryovers that arise here are therefore invalid and are therefore not processed.
-1--1-
- Leerseite- Blank page
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833328389 DE3328389A1 (en) | 1983-08-05 | 1983-08-05 | Separately constructed serial tetrad adder/subtracter in BCD 8421 code |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833328389 DE3328389A1 (en) | 1983-08-05 | 1983-08-05 | Separately constructed serial tetrad adder/subtracter in BCD 8421 code |
DE19833328381 DE3328381A1 (en) | 1983-08-05 | 1983-08-05 | Serial tetrad adder/subtracter in BCD 8421 code |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3328389A1 true DE3328389A1 (en) | 1985-02-21 |
Family
ID=25812952
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833328389 Withdrawn DE3328389A1 (en) | 1983-08-05 | 1983-08-05 | Separately constructed serial tetrad adder/subtracter in BCD 8421 code |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3328389A1 (en) |
-
1983
- 1983-08-05 DE DE19833328389 patent/DE3328389A1/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3328389A1 (en) | Separately constructed serial tetrad adder/subtracter in BCD 8421 code | |
DE3328388A1 (en) | Special tetrad adder in BCD 8421 code | |
DE3328381A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3330049A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3328404A1 (en) | Special tetrad adder/subtracter in the BCD 8421 code | |
DE3224885A1 (en) | SERIAL TETRAD ADDING SUBTRACTING MACHINE IN BCD-8421 CODE | |
DE3429554A1 (en) | 4-Bit multiplier circuit | |
DE3328419A1 (en) | Split-design serial tetrad adder/subtracter in BCD 8421 code | |
DE3443611A1 (en) | Serial tetrad adder/subtracter in BCD 8421 code | |
DE3424990A1 (en) | Serial tetrad addition and subtraction device in BCD 8421 code with negating-complementing circuit | |
DE3436134A1 (en) | Serial tetrad adder/subtractor in BCD-8421 code | |
DE3536481A1 (en) | Tetrad adder in 5211 code | |
DE3425024A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3240182A1 (en) | Serial tetrade adding/subtracting unit in BCD 8421 code | |
DE3331785A1 (en) | Special tetrad adder in BCD-8421 code for electronic adders | |
DE3424996A1 (en) | Serial tetrad-adder/subtracter in BCD8421 code with negating complement circuit | |
DE3424972A1 (en) | Serial tetrad adder/subtractor in excess-3 code with decimal inputs and decimal outputs | |
DE3704676A1 (en) | Adder circuit in 51111 code | |
DE3440353A1 (en) | Serial tetrad adding-subtracting device using BCD-8421 code | |
DE3443569A1 (en) | Serial tetrad adder/subtractor network using BCD 8421 code | |
DE3520707A1 (en) | Serial electronic adder/subtracter in decimal code | |
DE3611994A1 (en) | Tetrad adder in 5311 code | |
DE3539122A1 (en) | Serial electronic adder-subtractor in 5211 code | |
DE3337528A1 (en) | Electronic parallel adder/subtractor in BCD 8421 code | |
DE3909044A1 (en) | Multiplication circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AF | Is addition to no. |
Ref country code: DE Ref document number: 3328381 Format of ref document f/p: P |
|
8141 | Disposal/no request for examination |