DE3326912A1

DE3326912A1 - Einrichtung zur codeumsetzung

Info

Publication number: DE3326912A1
Application number: DE19833326912
Authority: DE
Inventors: Manfred Baur; Hans-Jürgen Böhm; Peter 8000 München Krause
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1983-07-26
Filing date: 1983-07-26
Publication date: 1985-02-07

Description

Einrichtung zur Codeumsetzung
Die Erfindung betrifft eine Einrichtung zur Codeumsetzung, bei der den Adressen-Eingängen eines Lesespeichers jeweils ein umzuwandelndes Codewort zugeführt und an dessen Datenausgängen jeweils ein umgewandeltes Codewort ausgelesen wird.
Bei der Zusammenschaltung zweier Datenverarbeitungsgeräte tritt oft das Problem auf, daß beide Datenverarbeitungsgeräte dasselbe Zeichen verschieden codieren. Dieser Fall tritt beispielsweise bei der Anschaltung eines Druckers an einen Tischrechner auf. Es muß somit eine Codeumsetzung stattfinden, die beispielsweise mit Hilfe eines Festwertspeichers durchgeführt wird, wie dies im TTL-Kochbuch 1975, Texas Instruments, beschrieben ist.
Um eine solche Codeumsetzung vornehmen zu können, sind im allgemeinen Eingriffe in die Schaltung bei mindestens einem der Geräte erforderlich.
Daher ist es die Aufgabe der Erfindung, eine Einrichtung zur Codeumsetzung anzugeben, bei der keine Eingriffe bei den Datenverarbeitungsgeräten notwendig sind.
Ausgehend vom eingangs beschriebenen Stand der Technik, wird die Aufgabe dadurch gelöst, daß ein Seriell/Parallel-Umsetzer vorgesehen ist, der die empfangenen seriellen Codewörter in parallele Codewörter umsetzt, daß ein Parallel/Seriell-Umsetzer vorgesehen ist, der die aus dem Lesespeicher ausgelesenen umgewandelten parallelen Codewörter in serielle Codewörter umsetzt, daß eine Speichersteuerung vorgesehen ist und daß ein Oszillator zur Erzeugung der für die Einrichtung notwendigen Arbeitskontakte vorgesehen ist.
Die erfindungsgemäße Einrichtung zur Codeumsetzung hat den Vorteil, daß sie unabhängig von den angeschlossenen Datenverarbeitungseinrichtungen ist. Durch den eigenen Oszillator und einen Seriell/Parallel- bzw. Parallel/ Seriell-Umsetzer werden außer jeweils einer Leitung für die Dateneingabe und die Datenausgabe keinerlei weitere elektrische Anschlußleitungen benötigt.
Es ist vorteilhaft, daß als Seriell/Parallel-Umsetzer und als Parallel/Seriell-Umsetzer ein einziger Universal-Asynchron-Empfänger-Sender vorgesehen ist.
Durch einen kombinierten Seriell/Parallel- und Parallel/ Seriell-Umsetzer wird der Bausteinaufwand reduziert.
Es ist vorteilhaft, daß ein Universal-Asynchron-Empfänger-Sender mit einstellbarer Wortlänge vorgesehen ist.
Durch die einstellbare Wortlänge ist die Einrichtung zur Codeumsetzung für unterschiedliche Codes geeignet.
Es ist zweckmäßig, daß die Frequenz des Oszillators steuerbar ist. Hierdurch die die Anpassung an verschiedene Übertragungsgeschwindigkeiten möglich.
Es ist zweckmäßig, daß eine Auswahlschaltung vorgesehen ist, mit der die Wortlänge des Universal-Asynchron-Empfänger-Senders und die Schrittgeschwindigkeit der seriellen Codewörter einstellbar ist. Hierdurch können verschiedene Codeumsetzungen durch einen einzigen Lesespeicher vorgenommen werden.
Hierzu ist es zweckmäßig, daß der Lesespeicher unter- schiedliche einstellbare Adressenbereiche aufweist, in denen jeweils eine andere Codeumsetzung erfolgt.
Durch Aus a lschaltung kann die Einrichtung zur Codeumsetzung universell eingesetzt werden. Nur in Sonderfällen ist es notwendig, den Lesespeicher auszuwechseln.
Weitere vorteilhafte Ausbildungen der Erfindung sind in den übrigen Unteransprüchen angegeben.
Ein Ausführungsbeispiel der Erfindung wird anhand eines Prinzipschaltbildes näher erläutert. Das in der Figur dargestellte Prinzipschaltbild enthält eine erste Pegelanpassungsschaltung 1, über deren Eingang 11 die umzucodierenden seriellen Codewörter CW1 einem universal einsetzbaren asynchronen Empfänger/Sender (UART) 2 mit Seriell/Parallel-Umsetzer 21 und Parallel/Seriell-Umsetzer 22 über dessen Dateneingang 21 zugeführt werden. Der Empfänger-Datenbus-Ausgang 27 ist mit den Adresseneingängen 31 eines Lesespeichers 3 verbunden, dessen Datenausgänge 33 mit dem Sender-Datenbus-Eingang 28 des UART verbunden sind. Von dem Datenausgang 29 des U ART- werden die umcodierten Codewörter CW2 über einen Eingang 7 einer zweiten Pegelanpassungsschaltung 7 zugeführt und an deren Ausgang 72 an ein Datenverarbeitungsgerät, zum Beispiel einen Drucker, abgegeben. Der UART 2 erhält seine Arbeitstakte für den Empfänger- und den Sendeteil über zwei Takteingänge 24 und 25 von einem steuerbaren Oszillator 6. Die Steuerausgänge 4 42 und 43 einer Auswahleinrichtung 4 sind jeweils mit den Steuereingängen 61 des steuerbaren Oszillators 6, den Steuereingängen 26 des UART 2 und Adresseingängen 34 des Lesespeichers 3 verbunden.
Dem Eingang 51 einer Speichersteuerung 5 wird von einem weiteren Ausgang 23 des UART 2 ein sogenanntes Data-Ready-Signal zugeführt. Ein Taktausgang 52 der Speichersteuerung ist mit dem Takteingang 32 des Lesespeichers verbunden; ein zweiter Taktausgang 53 der Speichersteuerung ist mit dem Parallel-Übernahme-Takteingang 22 des UART 2 verbunden. Ein weiterer Ausgang 54 der Speichersteuerung 5 ist mit einem Rücksetzeingang 2R des UART verbunden.
Wie bereits erwähnt, werden die Codewörter CW1 in serieller Form über die erste Pegelanpassungsschaltung dem Dateneingang 21 des ART 2 zugeführt. Hier werden sie, ausgelöst durch den Startschritt, in parallele Codewörter CP1 umgesetzt, die am Empfänger-Datenbus-Ausgang 27 anliegen. Nach der Umsetzung erscheint am Ausgang 23 ein sogenanntes Data-Ready-Signal DR, welches das Vorliegen eines parallelen Codewortes anzeigt. Von diesem Signal wird ein Speicherimpuls SI abgeleitet, durch den eine Adressenänderung des Lesespeichers 3 durchgeführt wird. Hierdurch wird ein dem als Adresse anliegenden parallelen Codewort CP1 entsprechendes umgesetztes Codewort CP2 aus dem Lesespeicher 3 ausgelesen, das mit einem Sendeimpuls TI, der am zweiten Taktausgang 53 der Speichersteuerung abgegeben wird, in den Sendeteil des UART 2 parallel eingespeichert wird. Der Sendetaktimpuls TI kann in Abhängigkeit vom verwendeten Lesespeicher und UART mit dem Speichertaktimpuls SI identisch sein; andernfalls ist er gegenüber dem Speichertaktimpuls SI verzögert. Durch den«Sendeteil, einem Parallel/Seriell-Umsetzer 22,des UART wird das parallel eingespeicherte Codewort CP2 mit einem Startschritt und mindestens einem Stopschritt versehen und in serieller Form am Datenausgang 29 über die zweite Pegelanpassungsschaltung abgegeben. Über den Rücksetzeingang 2R wird das Data-Ready-Signal zurückgesetzt. Ebenso kann es notwendig sein, bei Betriebsaufnahme den gesamten UART in eine definierte Ausgangsstellung zu setzen.
Über die Auswahleinrichtung 4 kann nicht nur die Übertragungsgeschwindigkeit der Codewörter gewählt werden, ebenso ist es möglich, die Wortbreite und die Länge des Stopschrittes zu wählen.
Über die Dateneingänge 34 des Lesespeichers 3 können verschiedene Speicherbereiche gewählt werden und damit Umsetzungen zwischen unterschiedlichen Codes bei nur einem Lesespeicher erfolgen. Statt eines reinen Lesespeichers (ROM) kann selbstverständlich auch ein programmierbarer Festwertspeicher EPROM usw. verwendet werden.
Als UART kann beispielsweise der Baustein EM 6402 der Firma Intersil Verwendung finden; als programmierbarer Quarzoszillator bietet sich der Baustein SPG 8640 der Firma SUWA-SEIKO an (beziehbar durch die Firma SE-Spezial-Elektronik KG, 8000 München 2). Als Lesespeicher kann der Baustein SAB 2716 der Firma Siemens, München, eingesetzt werden. Als Pegelumsetzer für eine Schnittstelle nach den Bestimmungen V24 können Bausteine SM 75 189 bzw. SM 75 188 der Firma Texas Instruments Verwendung finden. Die Speichersteuerung besteht aus wenigen Gatterschaltungen.
1 Figur 10 Ansprüche

Claims

Patentansprüche Einrichtung zur Codeumsetzung, bei der den Adressen-Eingängen (31) eines Lesespeichers (3) jeweils ein umzuwandelndes Codewort (CP1) zugeführt und an dessen Datenausgängen (33) jeweils ein umgewandeltes Codewort (CP2) ausgelesen wird, d a d u r c h g e k e n n z e i c h n e t, daß ein Seriell/Parallel-Umsetzer (21) vorgesehen ist, der die empfangenen seriellen Codewörter (CW1) in parallele Codewörter (CP1) umsetzt, daß ein Parallel/Seriell-Umsetzer (22) vorgesehen ist, der die aus dem Lesespeicher (3) ausgelesenen umgewandelten parallelen Codewörter (CP2) in serielle Codewörter (CW2) umsetzt, daß eine Speichersteuerung (5) vorgesehen ist und daß ein Oszillator (6) zur Erzeugung der für die Einrichtung notwendigen Arbeitstakte vorgesehen ist.
2. Einrichtung nach Patentanspruch 1, dadurch gekennzeichnet, daß als Seriell/Parallel-Umsetzer und als Parallel/Seriell-Umsetzer ein einziger Universal-Asynchron-Empfänger-Sender (UART) (2) vorgesehen ist;
3. Einrichtung nach Patentanspruch 2, dadurch gekennzeichnet, daß ein Universal-Asynchron-Empfänger-Sender (2) mit einstellbarer Wortlänge vorgesehen Äst.
4. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Frequenz des Oszillators (6) steuerbar ist.
5. Einrichtung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß eine Auswahlschaltung (4) vorgesehen ist, mit der die Wortlänge des Universal-Asynchron-Empfänger-Senders (2) und die Schrittgeschwindigkeit der seriellen Codewörter einstellbar sind.
6. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Lesespeicher (3) unterschiedliche einstellbare Adressenbereiche aufweist, in denen jeweils eine andere Code-Umsetzung erfolgt.
7. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß von dem Seriell-Parallel-Umsetzer (21) nach der Umsetzung eines Codewortes ein Data-Ready-Signal (DR) abgegeben wird, von dem durch die Speichersteuerung (5) ein Speicherimpuls (SI) zur Adressenänderung des Lesespeichers (3) und ein Sendetaktimpuls (TI) zur übernahme des vom Lesespeicher ausgegebenen umgewandelten Codewortes (CP2) in den Parallel/Seriell-Umsetzer (22) abgeleitet wird.
8. Einrichtung nach einem der vorhergehenden Patentansprüche, dadurch gekennzeichnet, daß als Lesespeicher ein programmierbarer oder wiederholt programmierbarer Speicher (EPROM) vorgesehen ist.
9. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jeweils eine Pegelanpassungsschaltung (1;7) am Eingang (11) und am Ausgang (72) der Einrichtung vorgesehen ist.
10. Einrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Pegelanpassungsschaltungen (1 ;7) für den Übergang auf die elektrischen Werte von Datenschnittstellen nach V24 geeignet sind.