DE3312871C2 - Programmierbarer Lesespeicher und Verfahren zum Herstellen desselben - Google Patents

Programmierbarer Lesespeicher und Verfahren zum Herstellen desselben

Info

Publication number
DE3312871C2
DE3312871C2 DE3312871A DE3312871A DE3312871C2 DE 3312871 C2 DE3312871 C2 DE 3312871C2 DE 3312871 A DE3312871 A DE 3312871A DE 3312871 A DE3312871 A DE 3312871A DE 3312871 C2 DE3312871 C2 DE 3312871C2
Authority
DE
Germany
Prior art keywords
regions
buried
semiconductor
region
programmable read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3312871A
Other languages
English (en)
Other versions
DE3312871A1 (de
Inventor
George William Conner
Ronald Lee Cline
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3312871A1 publication Critical patent/DE3312871A1/de
Application granted granted Critical
Publication of DE3312871C2 publication Critical patent/DE3312871C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1021Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B20/00Read-only memory [ROM] devices
    • H10B20/20Programmable ROM [PROM] devices comprising field-effect components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

Die Erfindung betrifft einen programmierbaren Lesespeicher nach dem Oberbegriff des Patentanspruchs 1 sowie ein Verfahren zum Herstellen desselben.
Ein derartiger gattungsgemäßer programmierbarer Lese­ speicher ist aus der Zeitschrift "Electronics", 24. Februar 1982, Seite 184, bekannt. Derartige programmierbare Lesespeicher enthalten allgemein eine Matrix von Reihen und Spalten von Speicherzellen, die aus je zwei gegensinnig zueinander geschalteten pn-Übergangs­ dioden bestehen. Eine erste dieser Dioden in jeder Zelle dient als Matrixdiode zum elektrischen Isolieren der Zelle, während die zweite Diode zum Programmieren einer logischen "0" oder einer logischen "1" in-der Zelle selek­ tiv vernichtet werden kann. Die programmierbare Diode wird in einem konkreten Fall dadurch vernichtet, daß ein aus­ reichend hoher Sperrstrom durch den pn-Übergang geschickt wird, um diesen ständig kurzzuschließen.
Der bekannte Lesespeicher benötigt durch die Verwendung von zwei vertikalen Dioden wenig Raum, wobei die Matrix­ diode durch den Basis-Kollektor-Übergang und die programmierbare Diode durch den Basis-Emitter-Übergang eines bipolaren Transistors mit schwebender Basis gebildet werden. Die zwei Übergänge sind in einem monokristallinen Silizium-Körper erzeugt und grenzen an ein im Körper versenktes Oxydmuster an. Die Zelle wird programmiert mit einem Strom von etwa 200 mA.
Eine ähnliche Anordnung, wobei die zwei Übergänge in mono­ kristallinem Silizium hergestellt sind, jedoch die programmierbare Diode nicht an das Oxydmuster angrenzt, ist bekannt aus der Anmeldung EP-A 0 041 770.
Die GB-PS 2 005 079 beschreibt einen programmierbaren Lesespeicher, wobei jede Matrixdiode eine vertikale Diode ist, deren pn-Übergang horizontal in einem einkristallinen Siliziumgebiet eines Halbleiterkörpers liegt und lateral völlig durch ein in dem Körper versenktes Gebiet aus Siliziumdioxyd begrenzt wird. Jede programmierbare Diode ist eine horizontale Diode deren pn-Übergang sich in einem Gebiet aus polykristallinem Silizium befindet, das an die Oberfläche des einkristallinen Gebietes grenzt. Der pn-Übergang jeder programmierbaren Diode erstreckt sich im wesentlichen senkrecht zu der unteren Fläche des Körpers. Dieser progammierbare Speicher wird dadurch hergestellt, daß eine n-leitende Epitaxialschicht auf der oberen Fläche eines p-leitenden Substrates gebildet wird und daß darauf­ hin eine p-leitende Epitaxialschicht auf der n-leitenden Epitaxialschicht gebildet wird. Ein tiefes n-leitendes Gebiet berührt die untere Fläche des tiefen Oxydgebietes, das um Teile der Epitaxialschichten gebildet wird, um die Matrixdiode zu bilden. An der Stelle jeder Zelle ist eine Öffnung in der isolierenden Schicht vorhanden, die die n-leitende Epitaxialschicht bedeckt. Die pn-Übergänge für die programmierbaren Dioden werden in einer Schicht aus polykristallinem Silizium gebildet, die auf der isolieren­ den Schicht und auf den Teilen der p-leitenden Epitaxial­ schicht, die durch die Öffnungen freigelegt wurden, niedergeschlagen wird. Obschon relativ kleine Ströme von etwa 20 mA notwendig sind zum Programmieren dieses programmierbaren Lesespeichers, wird durch die horizon­ talen Dioden der von der Zelle beanspruchte Raum vergrößert.
Aufgabe der Erfindung ist es, einen programmierbaren Lese­ speicher der eingangs genannten Art anzugeben, der wenig Platz benötigt und zumindest teilweise in polykristallinem Silizium herstellbar ist.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeich­ nenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst.
Ausgestaltungen des erfindungsgemäßen Lesespeichers sowie Verfahren zur Herstellung des erfindungsgemäßen Lese­ speichers sind in den Unteransprüchen gekennzeichnet.
Durch die im Hauptanspruch angegebenen Maßnahmen sind die beiden Dioden in jeder PROM-Zelle vertikale Dioden. Die untere Diode, die durch den ersten pn-Übergang definiert ist, ist normalerweise das Matrixelement, während die obere Diode, die durch den zweiten pn-Übergang definiert ist, normalerweise das programmierbare Element ist. Wenn dafür gesorgt wird, daß die pn-Übergänge in jeder Zelle völlig an das isolierende Gebiet grenzen, beansprucht der betreffende programmierbare Lesespeicher sehr wenig Raum. Das Speicherelement in jeder Zelle beansprucht in einem konkreten Fall etwa 2,25 µm2, was viel weniger ist als in vergleichbaren bekannten Anordnungen.
Die unteren Zellengebiete unmittelbar unter den ersten pn- Übergängen sind von einem ersten Leitungstyp, während die zwischenliegenden Zellengebiete von einem entgegenge­ setzten zweiten Leitungstyp sind. Die Zellen werden normalerweise durch ein Substratgebiet vom zweiten Leitungstyp gebildet. Dadurch tritt das Problem auf, daß das Substratgebiet möglicherweise als Kollektor für einen parasitären Transistor wirksam ist, worin das untere Gebiet jeder Zelle als Basis arbeitet und das angrenzende zwischenliegende Zellengebiet der Emitter ist. Wenn der zweite pn-Übergang dieser Zelle vernichtet wird, wird der erste pn-Übergang in der Durchlaßrichtung vorgespannt, wodurch bewirkt wird, daß der zugeordnete parasitäre Transistor leitend wird. Der von dem parasitären Tran­ sistor in das Substratgebiet injizierte Strom könnte die Spannung darin in ausreichendem Maße zunehmen lassen, um zu bewirken, daß die pn-Übergänge zwischen dem Substrat und den unteren Zellengebieten anderer Zellen längs der­ selben Spalte in Durchlaßrichtung vorgespannt werden.
Dadurch können dann wieder die zweiten pn-Übergänge dieser anderen Zellen beeinträchtigt werden.
Um dieses Problem auszuschalten und zugleich elek­ trische Verbindungen mit den unteren Zellengebieten anzu­ bringen, wird auf vorteilhafte Weise eine zusammengestellte vergrabene Schicht benutzt. Diese vergrabene Schicht ent­ hält eine Anzahl hoch dotierter vergrabener Gebiete vom ersten Leitungstyp unmittelbar unter den unteren Zellen­ gebieten. Jedes vergrabene Gebiet grenzt an das isolierende Gebiet längs des ganzen unteren Umfangs jedes oder mehrerer zugeordneter unterer Zellengebiete. Wenn dafür gesorgt wird, daß die vergrabenen Gebiete mit dem isolie­ renden Gebiet zusammentreffen, wird die Verstärkung jedes parasitären Transistors wesentlich verringert, in einem konkreten Fall um einen Faktor 100. Dadurch wird die beim Programmieren nur einer Zelle in dem Substratgebiet er­ haltene Spannung wesentlich verringert, so daß die pro­ grammierbaren Dioden in anderen Zellen längs derselben Spalte geschützt werden.
Der Halbleiterkörper enthält weiterhin vorzugs­ weise ein hochdotiertes vergrabenes Netzwerk vom zweiten Leitungstyp, das lateral jedes vergrabene Gebiet umgibt. Das vergrabene Netzwerk bildet einen Weg niedrigen Wider­ standes zum Abführen von Ladungsträgern, die von den parasitären Transistoren während der Programmierung in das Substratgebiet injiziert sind, um eine weitere Zunahme des Substratpotentials zu vermeiden.
Das vergrabene Netzwerk wird lateral von den ver­ grabenen Gebieten durch ein niedrig dotiertes Gebiet getrennt, das das Substratgebiet umfaßt und sich bis an das isolierende Gebiet erstreckt. Das niedrig do­ tierte Gebiet dient dazu, die Durchbruchspannung der Substrat-pn-Übergänge auf einen akzeptierbaren Wert zu erhöhen.
Ein großer Vorteil des vorliegenden Speichers ist, daß er für viele durch Materialien und Verfahren ver­ ursachte Defekte unempfindlich ist. Nur das wirkliche Speicherelement jeder Zelle ist derartigen Defekten stark ausgesetzt und dieses Gebiet ist sehr klein. Verbindungen, die sich durch das isolierende Gebiet hindurch zu der zusammengesetzten vergrabenen Schicht erstrecken, sind für viele dieser Defekte weitgehend unempfindlich, während viele der pn-Übergänge völlig oder teilweise durch das isolierende Gebiet geschützt sind. Deswegen ist dieser programmierbare Lesespeicher zur Herstellung sehr großer Speichermatrizen gut geeignet.
Bei der Herstellung des programmierbaren Lese­ speichers wird zunächst das isolierende Gebiet derart ge­ bildet, daß es völlig an den ganzen Umfang jedes einer Gruppe einkristalliner Teile eines dotierten Gebietes vom ersten Leitungstyp grenzt, die in einem Abstand vonein­ ander an der Oberfläche des dotierten Ge­ bietes liegen, während sich dieses Gebiet mindestens teilweise über der oberen Fläche erstreckt. Ein Dotierungsmittel vom zweiten Leitungstyp wird über die obere Fläche in die einkristallinen Teile angebracht, um die ersten pn-Übergänge zu erzeugen. Das isolierende Gebiet wird vorzugsweise als Maske zur Regelung der lateralen Streuung des Dotierungs­ mittels vom zweiten Leitungstype in jedem einkristallinen Teil benutzt. Die zweiten pn-Übergänge werden danach erzeugt, indem die weiteren Gebiete auf den einkristallinen Teilen derart gebildet werden, daß jedes weitere Gebiet einen oberen Teil vom ersten Leitungs­ typ und einen angrenzenden unteren Teil vom zweiten Leitungs­ typ aufweist.
Die zusammengestellte vergrabene Schicht und das isolierende Gebiet werden normalerweise zu einem früheren Zeitpunkt der Herstellung des programmierbaren Lesespeichers gebildet. Eine Verunreinigung, die den ersten Leitungstyp verursacht, wird in einem einkristallinen Halbleitersubstrat vom zweiten Leitungstyp an einer Anzahl erster Stellen an­ gebracht, die in einem Abstand voneinander längs einer Oberfläche des Substrates liegen um die vergrabenen Gebiete zu bilden. Vorzugsweise wird das vergrabene Netzwerk eben­ falls dadurch gebildet, daß selektiv eine Verunreinigung, die den zweiten Leitungstyp verursacht, in dem Substrat an einer zweiten Stelle angeordnet wird, die jede der ersten Stellen lateral umgibt und davon getrennt ist. Eine epitaxiale Halbleiterschicht wird danach aus der Oberfläche des Substrats aufgewachsen. Ein netzwerkförmiger Teil der Epitaxialschicht wird längs der oberen Fläche entfernt um eine Vertiefung zu bilden. Das Substrat und der restliche Teil der Epitaxialschicht werden daraufhin bei hoher Temperatur selektiv freigelegt, und zwar bei einer oxydierenden Atmosphäre, um einen Teil der Epitaxial­ schicht längs der Vertiefung zu oxydieren, während das isolierende Gebiet gebildet wird, und um zu bewirken, daß ein Teil der in dem Substrat angebrachten Verunreinigungen nach oben in die Epitaxialschicht zur Bildung der zusammengestellten vergrabenen Schicht diffundiert.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrie­ ben. Es zeigen
Fig. 1 einen schematischen Schnitt durch eine Aus­ führungsform eines programmierbaren Lesespeichers nach der Erfindung,
Fig. 2a und 2b einen Schnitt einer Seitenansicht der Ausführungsform nach Fig. 1 entsprechend den Linien 2a-2a und 2b-2b in Fig. 1,
Fig. 3a bis 3m im Schnitt während unterschiedlichen Phasen der Herstellung die Ausführungsform nach Fig. 2a.
Dieselben Bezugszeichen werden in den Zeichnungen und in der Beschreibung der bevorzugten Ausführungsform benutzt zum Bezeichnen derselben oder ähnlicher Elemente (desselben oder eines ähnlichen Elementes). Deutlichkeits­ halber sind die Abmessungen darin im allgemeinen nicht maßgerecht.
Fig. 1 zeigt im Schnitt eine bevorzugte Ausführungs­ form eines programmierbaren Lesespeichers mit einer Gruppe identischer PROM-Zellen, die aus je einem Paar einander entgegengesetzt geschalteter, durch Oxyd getrennter verti­ kaler Dioden bestehen. Die Fig. 2a und 2b zeigen im Schnitt senkrecht aufeinander stehende Seitenansichten der Aus­ führungsform nach Fig. 1 zur Erläuterung der Struktur des programmierbaren Lesespeichers in einem Halbleiterkörper mit einer ebenen unteren Fläche 10. Wie in den Fig. 2a und 2b dargestellt, ist der Schnitt nach Fig. 1 entsprechend der Ebene 1-1 parallel zu der unteren Fläche 10 dargestellt. Die in Fig. 1 durch gestrichelte Linien bezeichneten Elemente liegen unterhalb der Ebene 1-1. Die Ausdrücke "untere", "unten", "obere", "über", "unten", "oben", "vertikal", "hori­ zontal" und "lateral" werden deutlichkeitshalber in bezug auf die Orientierung des Halbleiterkörpers wenn sich die Oberfläche 10 parallel zur Erde erstreckt, definiert.
Die PROM-Zellen sind in einer Matrix von Reihen und Spalten gegliedert. Die Reihen liegen etwa 20 µm voneinander.
Sechs PROM-Zellen 12 B, 12 D, 12 F, 12 B, 12 D′ und 12 F, sind in Fig. 1 dargestellt. Die Zellen 12 B, 12 D und 12 F liegen in der einen Reihe, während die Zellen 12 B′, 12 D′ und 12 F′ unmittelbar gegenüber in einer benachbarten Reihe liegen. Auf diese Weise bezeichnet jeder Index "B", "D" oder "F" eine spezielle Spalte; die nicht mit Apostroph versehenen Symbole bezeichnen die in Fig. 2a dargestellte Reihe, während die mit Apostroph versehenen Symbole die benachbarte Reihe bezeichnen. Einige der zwischen den Spal­ ten liegenden Gebiete werden mit Bezugszeichen mit den entsprechenden abwechselnden Indizes "A", "C", "E" und "G" bezeichnet. Unter Hinweis auf eine beliebige Zelle der Zellen 12 B, 12 D, 12 F, 12 B′, 12 D′ und 12 F′, der Elemente derselben oder einzelner Spaltenelemente, die durch die Indizes "B", "D" oder "F" unterschieden werden, oder auf ein beliebiges Gebiet der Gebiete, deren Bezugszeichen die Indizes "A", "C", "E" und "G" aufweisen, werden die Indizes "A" bis "G" sowie die mit Apostroph versehenen Symbole im allgemeinen in der vorliegenden Beschreibung fortgelassen werden, obschon sie in den Zeichnungen als Teil des voll­ ständigen Bezugszeichens dargestellt sind. Außerdem sind die Elemente einiger der Zellen 12 in den Zeichnungen nicht oder nur teilweise durch Bezugszeichen angegeben um eine übergroße Menge von Bezeichnungen zu vermeiden. So sind beispielsweise nur die Elemente der Zelle 12 D vollständig in den Fig. 2a und 2b mit Bezugszeichen angegeben.
Die unteren Teile der Zellen 12 werden in einem dotierten einkristallinen Siliziumgebiet des Körpers längs einer oberen Fläche 14 des einkristallinen Gebietes gebildet und sind lateral voneinander getrennt durch angrenzende Teile eines versenkten netzförmigen elektrisch isolierenden Gebietes 16 aus Siliziumdioxyd, das in dem Körper längs der Oberfläche 14 selektiv angebracht ist. Das einkristal­ line Gebiet in Fig. 2a ist derjenige Teil, der zwischen den Oberflächen 10 und 14 liegt mit Ausnahme des isolierenden Gebietes 16. Der Mittenabstand der Teile des isolierenden Oxydgebietes 16 an einander gegenüberliegenden Seiten jeder Zelle 12 längs einer Reihe beträgt etwa 11 µm. Das Oxydgebiet 16 weist Vogelschnäbel 18 auf, die in das ein­ kristalline Gebiet eindringen, wodurch jede Zelle 12 längs der Oberfläche 14 verengt wird zu einem Querschnitt von etwa 2,25 µm2. Die Spitzen des Oxydgebietes 16 erstrecken sich etwa 0,4 µm über der Oberfläche 14. Von der Ober­ fläche 14 gemessen befindet sich die untere Fläche des Oxydgebietes 16 auf einer Tiefe von 1,1 µm.
Jede Zelle 12 besteht aus einer unteren Matrixdiode und einer oberen programmierbaren Diode. Die Matrixdiode ist ein vertikales pn-Übergangselement und wird durch ein unteres n-Gebiet 20 und ein zusammengestelltes zwischen­ liegendes p-leitendes Gebiet gebildet, bestehend aus einem p-Gebiet in dem einkristallinen Gebiet und einem p-Gebiet 24 das aus polykristallinem Silizium besteht und längs der Oberfläche 14 an das p-Gebiet 22 grenzt. Die gemeinsame Grenzfläche des n-Gebietes 20 und des p-Gebietes 22 defi­ niert einen ersten pn-Übergang 26 mit einer lateralen Oberfläche von etwa 4 µm2 und einer Durchbruchspannung von etwa 20 V. Jedes p-Gebiet 24 bildet einen Teil eines zuge­ ordneten polykristallinen Siliziumgebietes, von dem der restliche Teil ein oberes n+-polykristallines Gebiet 28 ist. Die programmierbare Diode ist ein vertikales pn-Übergangs­ element, das aus dem zusammengestellten p-Gebiet 22, 24 und dem n+-Gebiet 28 besteht, deren gemeinsame Grenzfläche ein zweiter pn-Übergang 30 mit einer lateralen Oberfläche von etwa 3 µm2 und einer Durchbruchspannung von 8 V. ist.
Die größere Ausdehnung des pn-Überganges 26 soll vermeiden, daß dieser beeinträchtigt wird, wenn die programmierbare Diode programmiert wird.
Das p-Gebiet 22 wird durch das isolierende Gebiet 16 völlig begrenzt ebenso wie der pn-Übergang 26. Auf ähnliche Weise wird das p-Gebiet 24 durch den Vogelschnabel 18 völlig begrenzt, so daß auch der pn-Übergang 30 durch das Oxyd­ gebiet völlig begrenzt wird. Jeder pn-Übergang 26 oder 30 ist über den größten Teil der Oberfläche horizontal, erstreckt sich jedoch einigermaßen nach oben oder nach unten in der Nähe des Punktes, wo diese an das Oxydgebiet 16 grenzt. Da die Mitte jedes Überganges 26 oder 30 sich parallel zu der unteren Fläche 10 und zu der Oberfläche 14 erstreckt, und der Teil des Überganges 26 oder 30 der nach oben oder nach unten geht sehr gering ist, werden die Übergänge 26 und 30 als "praktisch parallel zu der Ober­ fläche" bezeichnet.
Die Zellen 12 werden als oberer Teil einer Struktur gebildet, worin elektrische Verbindungen zwischen den unteren n-Gebieten 20 und den Reihenleitern des program­ mierbaren Lesespeichers angebracht werden. Der untere Teil der Struktur besteht im Grunde aus einer Schicht dotierten p-leitenden Halbleitersubstrats. Beim Fehlen einer ver­ grabenen Schicht hoch dotierter n- und p-leitender Gebiete arbeitet jedes p-Gebiet 22 (und 24) als Emitter für einen vertikalen parasitären pnp-Transistor, dessen Basis das angrenzende n-Gebiet 20 ist und dessen Kollektor der rest­ liche niedrig dotierte p-leitende Teil des Substrates ist.
Während der Zellenprogrammierung wird das Potential aller n+-Gebiete 28 längs einer bestimmten Spalte dadurch erhöht, daß das Potential des mit diesen n+-Gebieten 28 verbundenen Spaltenleiters erhöht wird. Wenn eine bestimmte Zelle 12, wie die Zelle 12 D, programmiert wird, erfolgt Lawinendurchbruch des pn-Überganges 30 D, wodurch bewirkt wird, daß Strom durch das p-Gebiet 22 D (und 24 D) und durch den in der Durchlaßrichtung vorgespannten pn-Übergang 26 D geschickt wird. Dadurch kann der parasitäre pnp-Transistor, der dieser Zelle 12 D zugeordnet ist, leitend werden. Der Basis-Kollektor-Übergang dieses vertikalen parasitären Transistors ist der Basis-Emitter-Übergang für einen late­ ralen parasitären npn-Transistor, dessen Basis-Kollektor- Übergang durch den restlichen niedrig dotierten p-leitenden Substratteil und das n-Gebiet 20 jeder anderen Zelle 12, wie die Zelle 12D längs derselben Spalte gebildet wird.
Wenn der parasitäre pnp-Transistor gesättigt wird, wird der Basis-Kollektor-Übergang in Durchlaßrichtung vorgespannt, so daß die Substratspannung derart erhöht wird, daß der laterale npn-Transistor leitend wird. Dadurch wird die Spannung des n-Gebietes 20D auf fast die des n-Gebietes 20 D herabgesetzt und der pn-Übergang 30D kann beeinträchtigt werden, weil das n+-Gebiet 28D an demselben Potential liegt wie das n+-Gebiet 28 D. Mit anderen Worten, die Wirkung des parasitären pnp-Transistors, der jeder Zelle 12 zugeordnet ist, die programmiert wird, kann die programmierbaren Dioden anderer Zellen 12 längs derselben Spalte beschädigen. Um dieses Problem auszuschalten, wird eine zusammengestellte vergrabene Schicht bei den Zellen 12 benutzt, um elektrische Zwischenverbindungen mit den Wort­ leitern herzustellen und eine weitere elektrische Isolierung zwischen den Reihen vorzusehen.
Ein Teil dieser zusammengestellten vergrabenen Schicht besteht aus einem Satz vergrabener n+-Gebiete 32, die unmittelbar unter den unteren n-Gebieten 20 liegen und an die untere Fläche der Oxydschicht 16 grenzen. Vor­ zugsweise bildet jedes vergrabene Gebiet 32 ein ununter­ brochenes Ganzes mit vier der unteren Gebiete 20. Deutlich­ keitshalber ist jedoch jedes Gebiet 32 in den Fig. 1, 2a und 2b derart angegeben, als würde dieses Gebiet mit nur zwei der unteren Gebiete 20 ein ununterbrochenes Ganzes bilden. Beispielsweise ist das vergrabene Gebiet 32 C derart dargestellt, als würde es ein ununterbrochenes Ganzes mit den unteren Gebieten 20 B und 20 D bilden. Dadurch grenzt jedes einzelne Gebiet 32 an das isolierende Gebiet 16 längs des ganzen unteren Umfanges jedes unteren Gebietes 20, das mit dem betreffenden Gebiet 32 ein ununterbrochenes Ganzes bildet.
Die mittlere Reindotierungskonzentration in den vergrabenen Gebieten 32 beträgt etwa 1,6·1018 Atome/cm3. Die unteren Gebiete 20 haben eine relativ gleichmäßige Reindotierungskonzentration von etwa 8·1015 Atome/cm3 auf welchen Wert die Konzentration der Gebiete 32 zurück­ fällt längs des Oxydgebietes 16, wo diese mit den Gebieten 20 zusammenkommen (etwa 0,1 µm unterhalb der Oberfläche 14). Die vergrabenen Gebiete 32 erstrecken sich von der Ober­ fläche 14 bis etwa 4 µm in dem Körper.
Jedes der Gebiete 32 erstreckt sich bis in ein niedrig dotiertes p-Gebiet 34, wobei die untere Grenze durch die Oberfläche 10 gebildet wird und bildet damit einen isolierenden pn-Übergang 36, der normalerweise in der Sperr­ richtung vorgespannt ist. Das p-Gebiet 34 hat eine relativ gleichmäßige Reindotierungskonzentration von etwa 1·1015 Atome/cm3. Dies ist zugleich die n-leitende Dotierungs­ konzentration der vergrabenen Gebiete 32 längs der isolie­ renden Übergänge 36.
Die isolierenden Übergänge 36 sind die Basis-Kollek­ tor-Übergänge der parasitären pnp-Transistoren, die während der Programmierung leitend werden können. Da jedes ver­ grabene Gebiet 32 um jede zugeordnete Zelle 12 völlig grenzt an das Oxydgebiet 16, bilden die n+-Gebiete 32 einen Teil der Basen der parasitären pnp-Transistoren. Dadurch wird die Stromverstärkung derselben von etwa 10 beim Fehlen der Gebiete 32 auf etwa 0,1 herabgesetzt. Wenn eine der Zellen 12 programmiert wird, wird durch die verringerte Verstärkung die Spannung herabgesetzt, die in dem Substrat­ gebiet 34 aufgebaut werden kann. Dies vermeidet, daß die programmierbaren Dioden anderer Zellen 12 in derselben Spalte beeinträchtigt werden.
Jedes vergrabene Gebiet 32 ist mit der Oberfläche 14 über ein zugeordnetes zusammengestelltes n+-Gebiet 38 ver­ bunden, das aus einem unteren n+-Gebiet 40 und einem oberen n+-Gebiet 42 besteht. Die Kombination der n+-Gebiete 32 und 38 sorgt für die notwendigen Zwischenverbindungen zwi­ schen den unteren Zellegebieten 20 und den Reihenleitern. Die hohe Dotierung in jedem vergrabenen Gebiet 32 dient dazu, den Reihenwiderstand zwischen dem Anschlußgebiet 38 und den unteren Zellengebieten 20 zu verringern. Die An­ schlußgebiete 38 bilden zugleich Wege geringen Widerstandes zu der Oberfläche 14 um die parasitären Spannungsabfälle zu verringern, die während der Zellenprogrammierung auf­ treten.
Der andere Teil der zusammengestellten vergrabenen Schicht ist ein vergrabenes p+-Netzwerk 44, das lateral jedes der vergrabenen n+-Gebiete 32 umgibt. Das vergrabene Netzwerk 44 berührt die Unterseite des isolierenden Ge­ bietes 16 und erstreckt sich teilweise längs der Seiten­ wände nach oben. Die mittlere Reindotierungskonzentration in dem p+-Netzwerk 44 ist etwa 7· 1017 Atome/cm3. Das vergrabene Netzwerk 44 hat eine Reindotierungskonzentration von etwa 1·1017 Atome/cm3, wo es die Unterseite des Oxyd­ gebietes 16 berührt, während die p-leitende Dotierungs­ konzentration auf die des Substratgebietes 34 auf etwa 3,5 µm unter der Oberfläche 14 zurückfällt.
Das p+-Netzwerk 44 ist mit der Oberfläche 14 über eine Anzahl p+-Gebiete 46 mit niedrigem spezifischem Wider­ stand verbunden, die sich längs der Spalten in dem program­ mierbaren Lesespeicher erstrecken. Das isolierende Gebiet 16 und das vergrabene Netzwerk 44 in Kombination mit den An­ schlußgebieten 46 isolieren lateral die Zellen 12 jedes einzelnen Gebietes 32 gegenüber den Zellen 12 aller anderen Gebiete 32 elektrisch. Dadurch isoliert diese Kombination die Reihen lateral gegenübereinander. Das Netzwerk 44 in Kombination mit den Anschlußgebieten 46 bildet zugleich einen Weg mit niedrigem Widerstand zum Abführen von Löchern, die während der Zellenprogrammierung durch das Kollektor­ gebiet 34 des parasitären pnp-Transistors aufgefangen worden sind. Dies dient dazu, weiterhin zu vermeiden, daß die Programmierung einer der Zellen 12 die programmier­ baren Dioden in anderen Zellen 12 längs derselben Spalte beeinträchtigt.
Jedes vergrabene Gebiet 32 ist lateral vom ver­ grabenen Netzwerk 44 durch ein zugeordnetes niedrig dotier­ tes Gebiet getrennt, das aus dem p-leitenden Substrat­ gebiet 34 und einem entsprechenden epitaxialen n-leitenden Gebiet 48 besteht, das zwischen dem Gebiet 34 und der unteren Fläche des Oxydgebietes 16 liegt. Die n-leitenden Gebiete 48 haben je eine relativ gleichmäßige Reindotie­ rungskonzentration von etwa 8·1015Atome/cm3. Die niedrig dotierte Kombination des p-leitenden Gebietes 34 und der n-leitenden Gebiete 48 sorgt dafür, daß die isolierenden Substratübergänge 36 eine ausreichend hohe Durchbruch­ spannung (typisch etwa 30 V) aufweisen.
Eine Konfiguration von Leitern vervollständigt den programmierbaren Lesespeicher. Auf jedem n+-Gebiet 42 liegt eine n+-Schicht 50 aus polykristallinem Silizium. Auf den n+-Gebieten 28 und 50 und auf dem p+-Gebiet 46 liegt ein Muster von Leitern 54, die aus Aluminium mit etwa 1% Sili­ zium bestehen. Die Leiter 54 B, 54 D und 54 F sind Spalten­ leiter. Mit Ausnahme des Leiters 54 C und der Antipoden der­ selben, die Verbindungen mit den Reihenleitern bilden, erstrecken sich alle anderen Leiter 54, wie durch die Leiter 54 D in Fig. 2b dargestellt, längs der Spalten.
Ein zweites kreuzendes Muster von Leitern eines üblichen Entwurfes wird benutzt zum Bilden der Reihenleiter und zum Vervollständigen der Konfiguration von Leitern. Diese zweiten kreuzenden Muster von Leitern sind deutlich­ keitshalber in der Zeichnung nicht dargestellt. Wenn das zweite Muster von Leitern benutzt wird, liegt eine Schicht phosphordotierten Siliziumdioxyds (Vapox) auf den Leitern 54 und auf dem Teil des Oxydgebietes 16 zwischen den Leitern 54 Das kreuzende Muster von Leitern besteht aus reinem Alumi­ nium, das auf der Vapox-Schicht liegt und mit dem Leiter 54 C und den Antipoden derselben mittels mit Aluminium gefüllter Vias, die sich durch die Vapox-Schicht hindurch erstrecken, verbunden ist.
Um den programmierbaren Lesespeicher zu programmieren wird ein Sperrstrom von etwa 40 mA durch jeden pn-Übergang 30 geschickt, der vernichtet werden muß. Wenn beispielsweise der Übergang 30 D vernichtet werden muß, wird eine geeignete Sperrspannung zwischen die Leiter 54 C und 54D angelegt und zwar während einer geeigneten Zeit, die meistens kürzer als 1 µs ist um Lawinendurchbruch in der programmierbaren Diode zu verursachen und den spezifizierten Sperrstrom zu er­ zeugen. Die programmierbare Diode wird erhitzt, bis die eutektische Temperatur von Aluminium-Silizium von etwa 577°C erreicht wird. Zu diesem Zeitpunkt wird die program­ mierbare Diode ständig kurzgeschlossen, wenn Aluminium von dem Leiter 54 D durch das n+-Gebiet 28 D migriert um einen ohmschen Kontakt mit dem p-Gebiet 24 D herzustellen. Dadurch wird eine logische "0" oder eine logische "1", abhängig von der üblichen Konvention, in der Zelle 12 D angebracht, während die Zellen 12, deren programmierbare Dioden bei­ behalten werden, sich in dem entgegengesetzten logischen Zustand befinden.
Die Fig. 3a bis 3m zeigen Schritte in der Herstellung des programmierbaren Lesespeichers nach den Fig. 1, 2a und 2b. In dem Herstellungsverfahren wird Bor als p-leitende Verunreinigung zum Bilden der jeweiligen p-leitenden Gebiete benutzt. Wenn nicht anders erwähnt, wird Bor durch Ionen­ implantation angebracht. Phosphor, Arsen und Antimon werden selektiv als komplementäre n-leitende Verunreinigungen benutzt. Wenn nicht anders erwähnt, werden diese ebenfalls durch Ionenimplantation angebracht. Andere geeignete Ver­ unreinigungen können statt dieser Dotierungsmittel ver­ wendet werden. Viele der Ionenimplantationsschritte können durch Diffusionsschritte ersetzt werden.
Übliche Reinigungs-und Photoresistmaskierungstechni­ ken werden zum Bilden der jeweiligen isolierenden p-leiten­ den und n-leitenden Gebiete angewandt. Um die Beschreibung zu vereinfachen werden Hinweise auf die Reinigungsschritte, die Schritte zum Herstellen einer Photoresistmaske und andere bekannte Schritte in der Halbleitertechnologie aus der nachfolgenden Beschreibung fortgelassen. Wenn nicht anders erwähnt, wird jede Ätzung von Siliziumdioxyd durchge­ führt mit einem gepufferten Ätzmittel, das aus etwa 7 Teilen 40% Ammoniumfluorid und 1 Teil 49% Fluorwasserstoff besteht.
Die einleitenden Schritte des Verfahrens bestehen aus dem Definieren der Stelle für die zusammengestellte vergrabene Schicht, die durch die n+-Gebiete 32 und das p+-Netzwerk 44 gebildet wird. In Fig. 3a wird von einem Halbleiterkörper mit einem p-leitenden einkristallinen Siliziumsubstrat 60 mit einem spezifischen Widerstand von 7-21 Ohm-cm und mit einer Dicke von etwa 500 µm ausgegangen. Die Platte wird einer oxydierenden Atmosphäre von Sauerstoff und Wasserstoff bei 1000°C während 360 Minuten ausgesetzt um eine Schicht 62 aus Siliziumdioxyd mit einer Dicke von etwa 1,2 µm auf der Oberfläche des Substrates 60 anwachsen zu lassen. Eine Photoresistmaske 64 mit Öffnungen über den für die Gebiete 32 und das Netzwerk 44 bestimmten Stellen wird auf der Oxydschicht 62 gebildet. Die freigelegten Teile der Oxydschicht 62 werden während 18 Minuten geätzt, so daß eine Schicht Siliziumdioxyd mit einer Dicke von 80-140 nm auf den offenen Stellen in der Maske 64 zurück­ bleibt.
Nachdem die Maske 64 entfernt ist, wird eine nicht kritische Photoresistmaske 66 mit einer Nenndicke von 700 nm mit Öffnungen über den für die n+-Gebiete 32 bestimmten Stellen auf der Oberfläche des Körpers gebildet, wie in Fig. 3b dargestellt. Die freigelegten Teile des restlichen Teils der Oxydschicht 62 werden während 3 Minuten geätzt bis das Silizium in dem Substrat 60 freiliegt. Wenn die Maske 66 sich an ihrem Platz befindet, wird Antimon implan­ tiert mit einer Dosis von 2·1015 Ionen/cm2 und mit einer Energie von 50 KEV über die offenen Räume in dem restlichen Teil der Oxydschicht 62, um n+-Gebiete 68 zu bilden.
Nachdem die Maske 66 entfernt ist, wird der Halb­ leiterkörper während 20 Minuten bei 1000°C Stickstoff ausgesetzt, dann während 13 Minuten bei 1000°C Sauerstoff und Wasserstoff und während 73 Minuten bei 1200°C Stickstoff ausgesetzt um Registrationsvertiefungen 70 an der Stelle der freigelegten Gebiete des Substrates 60 zu erhalten, und zwar dadurch, daß man Schichten 72 aus Siliziumdioxyd mit einer Dicke von ca. 240 nm anwachsen läßt. Die hohe Temperatur dieses Schrittes treibt zugleich das Antimon in den Gebieten 68 weiter nach unten (und zur Seite) in das Substrat 60. Eine nicht kritische Photoresistmaske 74 mit einer Nenndicke von 1,2 µm und eine netzwerkförmige über der für das vergrabene Netzwerk bestimmten Stelle liegende Öffnung wird auf der Oberfläche gebildet. Die freigelegten Teile des restlichen Teils der Oxydschicht 62 werden 3,5 Minuten lang bis auf das Silizium in dem Substrat 60 geätzt. Wenn die Maske 74 sich an ihrem Platz befindet, wird Bor mit einer Dosis von 2·1014 Ionen/cm2 und mit einer Energie von 180 KEV in dem Substrat implantiert, um p+-Gebiete 76 zu bilden.
Nachdem die Maske 74 entfernt ist, wird der Halb­ leiterkörper während 20 Minuten geätzt um die Oxydschicht 72 und die restlichen Teile der Oxydschicht 62 zu entfernen, wie in Fig. 3d dargestellt. Eine arsendotierte Epitaxial­ schicht 78 mit einem spezifischen Widerstand von etwa 0,7 Ohm-cm wird bis zu einer Dicke von 1,75 µm auf der freige­ legten Siliziumoberfläche angewachsen. Die Gebiete 68 und 76 werden auf diese Wiese in der Struktur vergraben.
Daraufhin wird das Oxydgebiet 16 gebildet. Eine Schicht 80 aus Siliziumdioxyd mit einer Dicke von etwa 30 nm wird zunächst auf der Oberfläche der Epitaxialschicht 78 angewachsen. Dies erfolgt dadurch, daß der Körper trocknem Sauerstoff bei 1000°C während 11 Minuten ausgesetzt wird. Eine Schicht 82 aus Silizimnitrid mit einer Dicke von etwa 120 nm wird auf der Oxydschicht 80 entsprechend einem üblichen chemischen Aufdampfverfahren bei niedrigem Druck abgelagert. Daraufhin wird der Körper Sauerstoff und Wasserstoff bei 1000°C während 120 Minuten ausgesetzt um eine dünne Schicht 84 aus Siliziumdioxyd auf der Nitrid­ schicht 82 zu bilden. Wie in Fig. 3d angegeben, kehrt die Registrationsvertiefung 70 in den Schichten 78, 80, 82 und 84 zurück. Eine Photoresistmaske 76 mit einer netzwerkför­ migen Öffnung, entsprechend der für das isolierende Ge­ biet 16 bestimmten Stelle wird auf der Oxydschicht 84 gebildet. Der freigelegte Teil der Oxydschicht 84 wird durch Ätzen während 1,5 Minuten entfernt.
Nachdem die Maske 86 entfernt worden ist, wird der freigelegte Teil der Nitridschicht 82 bis auf die Oxydschicht 80 entfernt, wie in Fig. 3e dargestellt und zwar durch Ätzen mit heißer Phosphorsäure bei 165°C während 35 Minuten. Der freigelegte Teil der Oxydschicht 80 wird danach bis auf die Epitaxialschicht 78 entfernt und zwar durch Ätzen während 1 Minute. In dem freigelegten Teil der Epitaxialschicht 78 wird bis auf etwa 650 nm eine Vertie­ fung 87 gebildet. Dies erfolgt während 5 Minuten bei 23°C unter Verwendung eines Ätzmittels, das aus 250 Teilen 70% Salpetersäure, 40 Teilen 29% Fluorwasserstoffsäure und 1000 Teilen jodgesättigter Essigsäure besteht.
Das isolierende Gebiet 16 mit einer Dicke von etwa 1,25 µm wird nun in der Vertiefung 87 gebildet, wie in Fig. 3f dargestellt, indem der Halbleiterkörper Sauerstoff und Wasserstoff bei 1000°C während 360 Minuten ausgesetzt wird. Das Oxydgebiet 16 erstreckt sich nicht bis in das Substrat 60, so daß Teile 48 der n-leitenden Epitaxial­ schicht 78 unmittelbar unter der unteren Fläche des Oxyd­ gebiets 16 liegen. Während dieses bei hoher Temperatur durchgeführten Schrittes diffundiert das Bor in das Gebiet 76 nach unten in das Substrat 60 sowie nach oben in die Epi­ taxialschicht 78, um auf diese Weise das p+-Netzwerk 44 zu bilden, das sich nach oben längs der Seitenwände des Gebietes 16 erstrecken. Das Antimon in den Gebieten 68 diffundiert ebenfalls einigermaßen nach unten in das Sub­ strat 60 und einigermaßen nach oben in die Epitaxialschicht 78, um auf diese Weise die n+-leitenden vergrabene Schicht 32 zu bilden. Insbesondere liegen die Teile der unteren Fläche des Oxydgebietes 16 über den n+-Gebieten 32 etwa 100 nm niedriger als der restliche Teil der unteren Fläche des Gebietes 16 gegenüber der Registrationsvertiefungen 70. Die vergrabenen Gebiete 32 erstrecken sich mindestens weit genug nach oben um die niedrigsten Oberflächenteile des Gebietes 16 zu berühren.
Die restlichen n-leitenden Teile der Epitaxial­ schicht 78, die lateral an das Oxydgebiet 16 grenzen, werden für die Zellen 12 benutzt und für die Anschlußgebiete 38 und 46. Jeder dieser n-leitenden einkristallinen Teile, bestimmt für die Zellen 12, hat die Abmessungen von etwa 2 µm × 2 µm unter dem Vogelschnabel 18.
Die restlichen Teile der Oxydschicht 84 (die einiger­ maßen anwachsen während des vorhergehenden Schrittes bei hoher Temperatur) werden, wie in Fig. 3g angegeben, dadurch entfernt, daß während 1,5 Minuten geätzt wird. Die rest­ lichen Teile der Nitridschicht 82 werden ebenfalls durch Ätzen mit heißer Phosphorsäure bei 165°C während 35 Minuten entfernt. Die restlichen Teile der Oxydschicht 80 werden auch durch Ätzen während 1 Minute entfernt. Eine elektrisch isolierende Schicht 88 aus Siliziumdioxyd mit einer Dicke von etwa 1000 Å wird längs der freigelegten Teile der Epitaxialschicht 78 dadurch angewachsen, daß die Platte Sauerstoff und Wasserstoff bei 900°C während 26 Minuten ausgesetzt wird. Da diese Oxydation bei einer relativ nied­ rigen Temperatur erfolgt, tritt keine nennenswerte Neu­ einteilung der Verunreinigungen in den Gebieten 32 und in dem Netzwerk 44 auf. Die Bildung der vergrabenen Gebiete 32 und des vergrabenen Netzwerkes 44 ist damit praktisch fertig.
Die Anschlußgebiete 38 und 46 sowie die etwaigen Transistoren in der peripheren Schaltungsanordnung werden nun angebracht. Eine nicht-kritische Photoresistmaske 90 mit einer Nenndicke von etwa 800 nm und mit Öffnungen über den für die Anschlußgebiete 38 bestimmten Stellen wird auf der Oberfläche des Halbleiterkörpers angebracht. Die freigelegten Teile der Oxydschicht 88 werden durch Ätzen während 2 Minuten entfernt. Wenn die Maske 90 sich an ihrem Platz befindet, wird Phosphor mit einer Dosis von 3·1015 Ionen/cm2 und mit einer Energie von 180 KEV in den freigelegten Teilen der Epitaxialschicht 78 implantiert um die n+-Gebiete 92 zu bilden.
Nachdem die Maske 90 entfernt worden ist, wird der Halbleiterkörper während 120 Minuten bei 1000°C ausgebrannt zum Wiederherstellen von Implantationsgitterbeschädigungen. Daraufhin wird der Körper Sauerstoff und Wasserstoff bei 900°C während 31 Minuten ausgesetzt um die Schichten 94 aus Siliziumdioxyd mit einer Dicke von etwa 140 nm an der Stelle der freigelegten Teile der Epitaxialschicht 78 anzu­ wachsen, wie in Fig. 3h dargestellt. Während dieses Oxyda­ tionsschrittes nimmt die Dicke der Oxydschichten 88 um etwa 100 nm zu. Der Phosphor in den Gebieten 92 diffundiert dabei einigermaßen nach unten, während das Bor in dem Netzwerk 44 einigermaßen nach oben diffundiert. Es tritt keine nennenswerte Neueinteilung des Antimons in den Ge­ bieten 32 auf während dieser Behandlungen.
Eine Photoresistmaske 96 mit einer Nenndicke von 1,2 µm und mit Fenstern über den für die p-Anschlußgebiete 46 bestimmten Stellen wird nun auf der Oberfläche gebildet. Die Maske 96 ist gegenüber den Gebieten 46 nicht kritisch. Wenn die Maske 96 sich an ihrem Platz befindet, wird Bor doppelt durch die freigelegten Teile der Oxydschicht 88 hindurch in die darunterliegenden Teile der Epitaxial­ schicht 78 implantiert, damit p+-Gebiete 98 gebildet werden. Die erste Implantation erfolgt mit einer Dosierung von 1·1013 Ionen/cm2 und mit einer Energie von 180 KEV, während die zweite Implantation mit einer Dosis von 1,5·1014 Ionen/cm2 und mit einer Energie von 75 KEV erfolgt.
Nachdem die Maske 96 entfernt worden ist, wird eine Photoresistmaske 100 mit einer Nenndicke von 800 nm und mit Öffnungen über den für die Anschlußgebiete 38 bestimm­ ten Stellen auf der Oberfläche des Körpers gebildet, wie in Fig. 3i dargestellt. Die Maske 100 ist in bezug auf die Gebiete 38 nicht kritisch. Die Oxydschichten 94 werden durch Ätzen während 4 Minuten entfernt. Die n+-Gebiete 42 werden in den oberen Teilen der Gebiete 92 gebildet und zwar dadurch, daß zunächst tief Arsen implantiert wird mit einer Dosierung von 1·1015 Ionen/cm2 und mit einer Energie von 180 KEV, daß die Maske 100 entfernt wird und daß danach untief Arsen implantiert wird mit einer Dosie­ rung von 2·1015 Ionen/cm2 und mit einer Energie von 50 KEV.
Das Ganze wird bei 1000°C während 60 Minuten in Stickstoffausgebrannt zum Wiederherstellen von Implantations­ gitterbeschädigungen und um zu bewirken, daß das Arsen und das Bor in den Gebieten 42 und 48 neu verteilt wird. Wie in Fig. 3j dargestellt, breiten sich die Gebiete 42 nach unten aus. Das Bor in dem vergrabenen Netzwerk 44 breitet sich einigermaßen nach außen aus und die Gebiete 98 breiten sich nach unten aus und zwar derart, daß sie mit dem Netzwerk 44 zusammentreffen und p+-Anschlußgebiete 46 bilden. Die Gebiete 32 und 92 wachsen auch einigermaßen an.
Daraufhin werden die Dioden in den Zellen 12 ge­ bildet. Eine nicht kritische Photoresistmaske 102 mit einer Nenndicke von 1,2 µm und mit Fenstern über den für die unteren Teile der Zellen 12 bestimmten Stellen wird auf der Oberfläche des Halbleiterkörpers gebildet. Die frei­ gelegten Teile der Oxydschicht 88 werden bis auf die Epi­ taxialschicht 78 entfernt und zwar derart, daß die Ober­ fläche 14 teilweise freigelegt wird. Wenn die Maske 102 sich an ihrem Platz befindet, wird Bor in die Epitaxialschicht 78 mit einer geeigneten Dosis und mit einer geeigneten Energie implantiert zum Bilden der p-Gebiete 22, wodurch die pn- Übergänge 26 definiert werden. Bei dieser Implantation dient das Oxydgebiet 16 als Maske zur Regelung der lateralen Streuung der Borverunreinigungen und dadurch der lateralen Ausgedehntheit der pn-Übergänge 26.
Nachdem die Maske 102 entfernt ist, wird eine Schicht intrinsiken (nicht dotierten) polykristallinen Siliziums bis auf eine geeignete Dicke (beispielsweise 200 nm) auf der Oberfläche des Halbleiterkörpers einschließlich der Gebiete 22 und 42 gebildet. Eine n-leitende Verunreini­ gung (beispielsweise Arsen) wird mit einer derartigen Dosis und Energie implantiert, daß die pn-Übergänge 30 letzten Endes etwa 50 nm über der Oberfläche 14 liegen werden. Eine Photoresistmaske 104, deren polymerisierter Photoresist normalerweise auf den Gebieten 22 und 42 liegt, wird auf der polykristallinen Schicht gebildet. Die frei­ gelegten Teile der polykristallinen Schicht werden durch Ätzen mit einem üblichen Ätzmittel (beispielsweise Kalium­ hydroxyd) derart entfernt, daß ein zusammengestelltes polykristallines Gebiet längs der Oberfläche 14 auf jedem der Gebiete 22 und 42 zurückbleibt, wie in Fig. 3k darge­ stellt. Jedes zusammengestellte polykristalline Gebiet be­ steht aus einem unteren intrinsiken (nicht dotierten) poly­ kristallinen Teil 106 und einem oberen n-leitenden poly­ kristallinen Teil 108.
Nachdem die Maske 104 entfernt ist, wird das Ganze bei einer relativ niedrigen Temperatur (beispielsweise 950°C) in einer inerten Atmosphäre, wie Argon, ausgebrannt um die Gitterbeschädigungen durch die Implantation zur Bildung der Gebiete 22 (und 108) wiederherzustellen. Infolge dieser Behandlung diffundiert ein Teil des Bors in die Gebiete 22 in ausreichendem Masse nach oben um einen Teil des darauf­ liegenden polykristallinen Siliziums p-leitend dotiert wird, welcher Teil mit den durch Arsen n-leitend dotierten über­ liegenden Gebieten der Gebiete 108 die pn-Übergänge 30 bildet, wie in Fig. 31 dargestellt. Die unteren Teile des polykristallinen Siliziums sind nun p-Gebiete 24, während die oberen Teile n+-Teile 28 sind. Ein Teil des Phosphors in den Gebieten 42 wird ebenfalls nach oben in das darüber­ liegende polykristalline Silizium bewegt und bestimmt mit dem Arsen in den darüberliegenden Gebieten der Gebiete 108, die zusammengestellten n+-Gebiete 50. Das Arsen in den ursprünglichen Gebieten 108 wird nicht nennenswert nach unten bewegt. Diese Temperaturbehandlung bewirkt, daß die p-Gebiete 22 sich nach unten zu den schlußendlichen Lagen ausbreiten, wobei die Gebiete 20 als restliche Teile der n-leitenden Epitaxialschicht 78 innerhalb der Zellen 12 zurückbleiben. Die Gebiete 42 und 92 breiten sich eben­ falls einigermaßen nach unten zu den schlußendlichen Lagen aus, wo die Gebiete 92 n+-Gebiete 40 werden, die mit den zugeordneten vergrabenen Gebieten 28 zusammentreffen. Die Gebiete 46 verschieben ebenfalls einigermaßen nach unten zu den schlußendlichen Lagen. Diese Behandlung ver­ vollständigt die Herstellung der Dioden in den PROM-Zellen 12 sowie den Anschlußgebieten 38 und 46.
Die Platte ist nun zur Herstellung der leitenden Verbindungen, die die Gebiete 28, 50 und 46 längs der oberen Seite der Platte kontaktieren, fertig. Eine nicht kritische Photoresistmaske 110 mit über den p+-Gebieten 46 liegenden Öffnungen wird auf der Oberfläche des Halbleiter­ körpers gebildet. Die Oxydgebiete 88 werden bis auf die Gebiete 46 durch Ätzen während 4 Minuten mit einem geeigne­ ten Ätzmittel entfernt.
Nach dem Entfernen der Maske 110 wird eine Aluminium­ schicht bis eine geeignete Dicke (700 nm) auf der Oberseite des Körpers niedergeschlagen. Die Aluminiumschicht wird danach in Muster gebracht zum Bilden der Leiter 54, wie in Fig. 3m dargestellt und zwar dadurch, daß eine Photoresist­ maske 112 auf der Aluminiumschicht gebildet wird mit einem auf der Aluminiumschicht auf den Gebieten 28, 50 und 46 liegenden polymerisierten Photoresist und daraufhin das freigelegte Aluminium durch Ätzen mit einem geeigneten üblichen Ätzmittel entfernt wird.
Die Maske 112 wird danach entfernt, wonach die in Fig. 2a (und 2b) dargestellte Struktur erhalten worden ist.
Wie obenstehend erläutert, wird eine zweite Schicht von Aluminiumleitern auf übliche Weise angebracht. Dies geschieht dadurch, daß eine Vapox-Schicht auf der Ober­ seite des Körpers niedergeschlagen wird mit einer Dicke von etwa 900 nm, daß Vias bis auf selektierte Leiter der Leiter 54 unter Verwendung einer geeigneten Photoresistmaske geätzt werden, daß eine Schicht aus reinem Aluminium auf der Vapox-Schicht niedergeschlagen wird sowie auf den selek­ tierten Leitern 54 und daß daraufhin diese Aluminium­ schicht unter Verwendung einer anderen Photoresistmaske zum Vervollständigen des programmierbaren Lesespeichers in Muster gebracht wird.
Obschon die Erfindung an Hand einer besonderen Aus­ führungsform beschrieben wurde, ist diese Beschreibung nur als Beispiel gegeben und beschränkt sich die Erfindung keineswegs darauf. So könnten beispielsweise diese Anschlußgebiete für die zusammengestellte vergrabene Schicht ange­ bracht werden. Auch könnten die Anschlußgebiete für die zusammengestellte vergrabene Schicht und die Dioden für die PROM-Zellen unter Anwendung zum großen Teil derselben Implantations-Diffusionsschritte angebracht werden. Materialien und Dotierungsmittel entgegengesetzten Leit­ fähigkeitstyps können angewandt werden statt der obenstehend beschriebenen Materialien und Dotierungsmittel. So sind für den Fachmann im Rahmen der Erfindung viele Abwandlungen möglich.

Claims (20)

1. Programmierbarer Lesespeicher in einem Halbleiter­ körper mit versenkten elektrisch isolierenden Gebieten (16) und daran angrenzenden monokristallinen Halbleitergebieten (20, 22), wobei in vorbestimmten mono­ kristallinen Halbleitergebieten (20, 22) jeweils eine Speicherzelle ausgebildet ist, die einen ersten in dem Halbleitergebiet (20, 22) liegenden pn-Übergang (26) und einen zugeordneten zweiten pn-Übergang (30) aufweist, wobei die pn-Übergänge (26, 30) sich im wesentlichen parallel zu der Oberfläche (14) des Halbleiter­ gebietes (20, 22) erstrecken und zusammen ein Paar von pn- Übergangsdioden bilden, die gegensinnig zueinander verbunden sind, dadurch gekennzeichnet, daß der zweite pn-Übergang (30) in einem Gebiet (24) liegt, das im wesentlichen aus poly­ kristallinem Silizium besteht und sich oberhalb des mono­ kristallinen Halbleitergebietes (20, 22), das den ersten pn-Übergang (26) enthält, befindet, wobei das Gebiet (24) an das monokristalline Halbleitergebiet (20, 22) angrenzt, und daß die beiden pn-Übergänge (26, 30) mit ihren gesamten Rändern an das isolierende Gebiet (16) angrenzen.
2. Programmierbarer Lesespeicher nach Anspruch 1, dadurch gekennzeichnet, daß jeder erste pn-Übergang zur Trennung der Speicherzellen voneinander und jeder zweite pn-Übergang zur Programmierung der Speicherzelle dient.
3. Programmierbarer Lesespeicher nach Anspruch 2, dadurch gekennzeichnet, daß die isolierenden Gebiete (16) aus einem Oxyd eines Halbleitermaterials bestehen.
4. Programmierbarer Lesespeicher nach Anspruch 1, dadurch gekennzeichnet, daß in jeder Speicherzelle der erste pn-Übergang (26) die obere Grenze eines vergrabenen Gebietes (32) eines ersten Leitungstyps bildet.
5. Programmierbarer Lesespeicher nach Anspruch 4, dadurch gekennzeichnet, daß die mittlere Netto-Dotierungs­ konzentration in den vergrabenen Gebieten (32) um mindestens zwei Größenordnungen höher ist als die mittlere Netto-Dotierungskonzentration in den Halbleiter­ gebieten (20) vom ersten Leitungstyp.
6. Programmierbarer Lesespeicher nach Anspruch 5, dadurch gekennzeichnet, daß sich von jedem der vergrabenen Gebiete (32) ein Anschlußgebiet (40, 42, 50) vom ersten Leitungstyp zu der Oberfläche (14) erstreckt.
7. Programmierbarer Lesespeicher nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß der Halbleiterkörper ein ver­ grabenes Netzwerk (44) vom zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyp enthält, das lateral jedes vergrabene Gebiet (32) umgibt.
8. Programmierbarer Lesespeicher nach Anspruch 7, dadurch gekennzeichnet, daß der Halbleiterkörper ein niedrig dotiertes Gebiet (48) enthält, das jeweils ein vergrabenes Gebiet (32) umschließt, sich längs des ganzen lateralen Umfanges nach oben bis an das isolierende Gebiet (16) erstreckt und das vergrabene Netzwerk (44) von den vergrabenen Gebieten (32) elektrisch isoliert.
9. Programmierbarer Lesespeicher nach Anspruch 8, dadurch gekennzeichnet, daß die mittlere Netto-Dotierungs­ konzentration im vergrabenen Netzwerk (44) und in den vergrabenen Gebieten (32) mindestens um eine Größenordnung höher ist als die mittlere Netto-Dotierungskonzentration in dem niedrig dotierten Gebiet (48).
10. Programmierbarer Lesespeicher nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß mindestens ein Anschluß­ gebiet (46) vom zweiten Leitungstyp sich von dem vergrabe­ nen Netzwerk (44) zu der Oberfläche (14) erstreckt.
11. Verfahren zum Herstellen eines programmierbaren Lese­ speichers nach Anspruch 1, gekennzeichnet durch den Schritt des Dotierens der Halb­ leitergebiete (22) vom zweiten Leitungstyp, um die ersten pn-Übergänge zu erzeugen unter Verwendung der isolierenden Gebiete (16) als Maske zur Regelung der lateralen Aus­ dehnung der ersten pn-Übergänge (26).
12. Verfahren zum Herstellen eines programmierbaren Lese­ speichers in einem Halbleiterkörper nach Anspruch 1, dadurch gekennzeichnet, daß in dem Halbleiterkörper ver­ senkte elektrisch isolierende Gebiete (16) erzeugt werden, daß ein Dotierstoff von einem zweiten, dem ersten Leitungstyp entgegengesetzten Leitungstyp in den Ober­ flächenbereichen der vorbestimmten monokristallinen Halb­ leitergebiete (20, 22) eingebracht wird, um darin sich nahezu parallel zu der Oberfläche erstreckende erste pn- Übergänge (26) zu bilden, die von den isolierenden Gebieten (16) umschlossen sind, und daß auf den Ober­ flächenbereichen der vorbestimmten monokristallinen Halb­ leitergebiete (20, 22) dotierte Gebiete (24) gebildet werden, die einen oberen Teil vom ersten Leitungstyp und einen unteren, daran grenzenden Teil vom zweiten Leitungs­ typ enthalten, an deren Grenzfläche sich nahezu parallel zu der Oberfläche (14) erstreckende zweite pn-Über­ gänge (30) bilden, die von den isolierenden Gebieten (16) umschlossen werden.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die dotierten Gebiete (24) im wesentlichen aus polykristallinem Halbleitermaterial bestehen.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß zum Dotieren der Halbleiter­ gebiete (22) vom zweiten Leitungstyp die isolierenden Gebiete (16) als Maske wirksam sind.
15. Verfahren nach Anspruch 13 oder 14, dadurch gekennzeichnet, daß eine Anzahl vergrabener Gebiete (32) vom ersten Leitungstyp gebildet werden, die lateral voneinander getrennt sind in dem Halbleiterkörper und eine mittlere Netto-Dotierungskonzentration aufweisen, die höher ist als die der Halbleitergebiete (20) vom ersten Leitungstyp.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die Schritte zum Bilden der vergrabenen Gebiete (32) und zum Ausbilden der isolieren­ den Gebiete folgende Schritte umfassen:
  • - das selektive Dotieren mit einem Dotierstoff vom ersten Leitungstyp in einem einkristallinen Halbleiter­ substrat (34) vom zweiten Leitungstyp auf einer Anzahl erster Stellen, die längs einer Oberfläche des Halb­ leitersubstrates (34) voneinander getrennt sind;
  • - das Anwachsen einer epitaxialen Halbleiterschicht (78) auf der Oberfläche des Halbleitersubstrates (34);
  • - das Entfernen eines netzförmigen Teils der epitaxialen Halbleiterschicht (78) längs der Oberfläche derselben zum Bilden einer Vertiefung (87) in der Oberfläche und
  • - das bei hoher Temperatur Aussetzen des Halbleiter­ substrates (34) mit der epitaxialen Halbleiter­ schicht (78) einer oxydierenden Atmosphäre, um einen Teil der epitaxialen Halbleiterschicht (78) in der Vertiefung (87) zu oxydieren, wodurch isolierende Gebiete (16) gebildet werden und ein Teil des Dotier­ stoffes vom ersten Leitungstyp nach oben in die epi­ taxiale Halbleiterschicht (78) diffundiert, so daß vergrabene Gebiete (32) gebildet werden.
17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß ein vergrabenes Netzwerk (44) vom zweiten Leitungstyp gebildet wird, das lateral jedes vergrabene Gebiet (32) umgibt und eine mittlere Netto- Dotierungskonzentration aufweist, die höher ist als die in dem restlichen den zweiten Leitungstyp aufweisenden Teil des Halbleitersubstrates (34).
18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß zum Bilden des vergrabenen Netzwerkes (44) vor dem Anwachsen der epitaxialen Halb­ leiterschicht (78) das Halbleitersubstrat (34) mit einem Dotierstoff vom zweiten Leitungstyp selektiv dotiert wird, und zwar an zweiten Stellen (76), die lateral jede der ersten Stellen (68) umgeben und davon getrennt sind.
19. Verfahren nach Anspruch 18, dadurch gekennzeichnet, daß ein Teil des Dotierstoffes vom zweiten Leitungstyp während des Oxydationsschrittes nach oben in die epitaxiale Halbleiterschicht (78) diffundiert und auf diese Weise das vergrabene Netzwerk (44) bildet.
20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß die auf den ersten und zweiten Stellen in dem Halbleitersubstrat (34) eingebrachten Dotierstoffe so weit voneinander entfernt sind, daß nach dem Oxydationsschritt die vergrabenen Gebiete (32) von dem vergrabenen Netzwerk (44) getrennt sind.
DE3312871A 1982-04-12 1983-04-09 Programmierbarer Lesespeicher und Verfahren zum Herstellen desselben Expired - Fee Related DE3312871C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US36750082A 1982-04-12 1982-04-12

Publications (2)

Publication Number Publication Date
DE3312871A1 DE3312871A1 (de) 1983-10-27
DE3312871C2 true DE3312871C2 (de) 1994-06-01

Family

ID=23447427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3312871A Expired - Fee Related DE3312871C2 (de) 1982-04-12 1983-04-09 Programmierbarer Lesespeicher und Verfahren zum Herstellen desselben

Country Status (5)

Country Link
JP (1) JPS58186962A (de)
DE (1) DE3312871C2 (de)
FR (1) FR2525012B1 (de)
GB (1) GB2118776B (de)
NL (1) NL8301235A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3643290A1 (de) * 1986-12-18 1988-06-30 Boge Ag Vorrichtung zur wegbestimmung eines kolbens

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646266A (en) * 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2005079A1 (de) 1970-02-04 1971-08-19 Rhein Westfael Elect Werk Ag Vorrichtung fur die Erwärmung bzw Kühlung von Luft
FR2369652A1 (fr) * 1976-10-29 1978-05-26 Radiotechnique Compelec Memoire morte programmable a transistors
FR2404895A1 (fr) * 1977-09-30 1979-04-27 Radiotechnique Compelec Cellule de memoire programmable a diodes semiconductrices
JPS55127061A (en) * 1979-03-26 1980-10-01 Hitachi Ltd Manufacture of semiconductor memory
EP0041770A3 (de) * 1980-05-23 1984-07-11 Texas Instruments Incorporated Programmierbare Nur-Lese-Speichervorrichtung und Herstellungsverfahren
JPS57194566A (en) * 1981-05-27 1982-11-30 Hitachi Ltd Semiconductor device and manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3643290A1 (de) * 1986-12-18 1988-06-30 Boge Ag Vorrichtung zur wegbestimmung eines kolbens

Also Published As

Publication number Publication date
FR2525012B1 (fr) 1985-10-31
GB2118776B (en) 1985-11-06
JPH0518262B2 (de) 1993-03-11
DE3312871A1 (de) 1983-10-27
GB2118776A (en) 1983-11-02
FR2525012A1 (fr) 1983-10-14
NL8301235A (nl) 1983-11-01
JPS58186962A (ja) 1983-11-01

Similar Documents

Publication Publication Date Title
DE2745857C2 (de)
EP0001550B1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
DE19632110C2 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE3110477C2 (de)
EP0001586B1 (de) Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE10309997A1 (de) Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür
DE3511229A1 (de) Verfahren zur herstellung isolierter bipolartransistoren in verbindung mit cmos-halbleiterstrukturen
DE2203183A1 (de) Integrierte Halbleiterschaltungsanordnung
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE3702810A1 (de) Monolithisch integrierte halbleitereinrichtung enthaltend bipolaruebergang-transistoren, cmos und dmos transistoren und niedrigleck-dioden und ein verfahren zu ihrer herstellung
DE2711562A1 (de) Halbleiteranordnung und deren herstellung
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE3738670A1 (de) Leitfaehigkeitsmodulierter mosfet
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE2500207A1 (de) Integrierte halbleiteranordnung und verfahren zu ihrer herstellung
DE2749607A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE19744860A1 (de) Komplementäre Bipolartransistoren und Verfahren zur Herstellung derselben
EP1129482B1 (de) Verfahren zur Herstellung von einer DRAM-Zellenanordnung
DE3340143A1 (de) Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben
EP0000114A1 (de) Verfahren zum Herstellen einer integrierten logischen Schaltung mit bipolaren Transistoren und integrierte Schaltung hergestellt nach diesem Verfahren.

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PODDIG, D., DIPL.-ING., PAT.-ASS., 2000 HAMBURG

D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL

8339 Ceased/non-payment of the annual fee