DE3300828C2 - Vorrichtung zur Übertragung einer Mehrzahl von zumindest teilweise korrelierten Digitalwörtern - Google Patents
Vorrichtung zur Übertragung einer Mehrzahl von zumindest teilweise korrelierten DigitalwörternInfo
- Publication number
- DE3300828C2 DE3300828C2 DE3300828A DE3300828A DE3300828C2 DE 3300828 C2 DE3300828 C2 DE 3300828C2 DE 3300828 A DE3300828 A DE 3300828A DE 3300828 A DE3300828 A DE 3300828A DE 3300828 C2 DE3300828 C2 DE 3300828C2
- Authority
- DE
- Germany
- Prior art keywords
- words
- digital
- signal
- code
- nrz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000002596 correlated effect Effects 0.000 title claims description 7
- 230000015654 memory Effects 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 6
- 238000012546 transfer Methods 0.000 claims description 4
- 230000005540 biological transmission Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 230000000875 corresponding effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/14—Digital recording or reproducing using self-clocking codes
- G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
- G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
- G11B20/1426—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code conversion to or from block codes or representations thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/80—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N9/804—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback involving pulse code modulation of the colour picture signal components
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Color Image Communication Systems (AREA)
Description
Die Erfindung bezieht sich auf eine Vorrichtung und ein Ver
fahren mit den im Oberbegriff des Anspruchs 1 bzw. des An
spruchs 11 angegebenen Merkmalen und ist z. B. anwendbar für
die Übertragung abgetasteter korrelierter Signale, wie etwa
digitaler Fernsehsignalkomponenten, beispielsweise zu einem
Recorder.
Ein Aufzeichnungsformat-Typ wird mit NRZ (keine Rückkehr auf
Null) bezeichnet, und hierbei wird ein hoher Logikpegel oder
eine digitale Eins aufgezeichnet durch einen einen magneti
schen Aufzeichnungskopf durchfließenden Strom einer ersten
Polarität, und ein niedriger Logikpegel oder eine digitale
Null wird aufgezeichnet, indem man durch den Kopf einen Strom
einer zweiten entgegengesetzten Polarität fließen läßt. Da
der Strom während der gesamten Dauer einer Eins oder einer
Null die jeweilige Polarität und eine konstante Amplitude hat,
also nicht im Sinne eines Taktbits auf den Stromwert Null
zurückkehrt, erhält man eine hohe Aufzeichnungsdichte. Dies
führt zu geringerem Bandverbrauch und geringeren Kosten, und
man kann für dieselbe Bandlänge oder Aufzeichnungszeit klei
nere Kassetten und kleinere Videobandgeräte (VTR) benutzen.
Tritt jedoch eine lange Folge von Einsen oder Nullen auf,
dann behält der Strom seine jeweilige Polarität und Amplitude
für die Dauer dieser Folge bei, und das Band wird über ein
langes Stück konstant magnetisiert. Dadurch wird eine Unter
scheidung zwischen aufeinanderfolgenden Nullen oder Einsen
bei der Wiedergabe schwierig. Eine Teillösung dieses Problems
besteht in einer Modifikation der NRZ-Aufzeichnung, genannt
NRZ-I (non-return-to-zero-interleaved). Bei dieser Aufzeich
nungsart erfolgt in der Mitte eines Eins-Signals ein Auf
zeichnungsflußübergang, und mit diesem lassen sich Einsen
leicht feststellen, und außerdem läßt sich die NRZ-I-Auf
zeichnung leichter durchführen als eine reine NRZ-Aufzeich
nung. Tritt bei der NRZ-I-Aufzeichnung jedoch eine lange
Folge von lauter Nullen auf, oder treten Nullen mit nur einer
kleinen Zahl von Einsen auf, dann ist die Feststellung ein
zelner Bits schwierig.
Weitere Probleme im Zusammenhang mit einer NRZ-Aufzeichnung
sind in der DE 27 57 164 A1 erörtert.
Der Erfindung liegt die Aufgabe zugrunde, auch bei hoher Auf
zeichnungsdichte aufeinanderfolgende Bits leicht feststellen
zu können. Diese Aufgabe wird durch die im Anspruch 1 und
den nebengeordneten Ansprüchen angegebenen Merkmale gelöst.
Weiterbildungen und spezielle Ausgestaltungen der Erfindung
sind in den Unteransprüchen angegeben.
Gemäß der Erfindung werden (beispielsweise für die Aufzeich
nung) für die Übertragung einer Mehrzahl von zumindest teil
weise korrelierten Digitalwörtern, bei denen einige Kombina
tionen der Mehrzahl von Wörtern physikalisch unrealisierbar
sind, Codewörter in der Weise Digitalwörtern zugeordnet, daß
Codewortkombinationen mit Digits hauptsächlich derselben
ausgewählten Polarität zu den physikalisch unrealisierbaren
Kombinationen von Digitalwörtern gehören. Die Codewörter
werden vorzugsweise, beispielsweise für die Aufzeichnung, im
NRZ-I-Format übertragen.
In den beiliegenden Zeichnungen zeigen:
Fig. 1 eine graphische Darstellung zur Erläuterung des Prin
zips der Erfindung im Zusammenhang mit der Aufzeich
nung digitaler Farbvideosignale;
Fig. 2 ein Blockschaltbild eines Aufzeichnungscodierers ge
mäß der Erfindung;
Fig. 3 ein Blockschaltbild eines Wiedergabedecodierers zur
Verwendung bei einem Magnetband, das mit der Vorrich
tung gemäß Fig. 2 bespielt worden ist und
Fig. 4 und 5 Blockdarstellungen von in Fig. 3 benutzten
Schaltungen.
Für die Aufzeichnung von Farbvideosignalen kann man zwei
hauptsächliche Verfahren benutzen, nämlich die Aufzeichnung
eines Farbsignalgemisches und die Aufzeichnung von Kompo
nentensignalen wie Y, R-Y und B-Y. Von diesen beiden Metho
den wird die Komponentensignalaufzeichnung bevorzugt, wenn
eine hohe Qualität beibehalten werden soll, da bestimmte
Verarbeitungsvorgänge, wie etwa Spezialeffekte, am besten
mit Komponentensignalen durchzuführen sind, und weiterhin
Signalgemische nicht perfekt in Komponentensignale getrennt
werden können. Daher bezieht sich die Erfindung auf die
Aufzeichnung von Komponentensignalen. Jedoch sind Komponen
tensignale, wie Y, R-Y und B-Y teilweise miteinander korre
liert, das heißt, sie hängen zum Teil voneinander ab.
Dies ist in Fig. 1 veranschaulicht, in welcher die Horizon
talachse das Y-Signal und die Vertikalachse das Farbdiffe
renzsignal R-Y darstellt. Für die Konstruktion der Kurve
wird die Gleichung Y = 0,1B + 0,3R + 0,6G benutzt, die eine
praktisch ausreichend genaue Approximation des exakten Wer
tes der Prozentsätze von B, R und G im Y-Signal sind, und
weiterhin wird angenommen, daß die Signale R, G und B je
weils einen normierten Dynamikbereich von 0 bis 1 haben.
Das Signal R-Y ist gleich R-(0,1B + 0,3R + 0,6G) = -0,1B
+ 0,7R - 0,6G. Wenn R = B = G = 0 ist, dann sind beide Signale
R-Y und Y 0, und dies wird durch den Ursprungspunkt 0 in
Fig. 1 dargestellt. Ist R = 1 und B = G = 0, dann ist R-Y =
-0,1(0) + 0,7(1) - 0,6(0) = 0,7 und Y = 0,1 (0) + 0,3 (1) +
0,6(0) = 0,3, und dies wird durch den Punkt A dargestellt.
Ist R = B = G = 1, dann ist Y = 0,1 (1) + 0,3(1) + 0,6(1) = 1 und
R-Y = -0,1(1) + 0,7(1) - 0,6(1) = 0, und dies wird durch
den Punkt B dargestellt. Ist schließlich R = 0 und B-G = 1,
dann ist R-Y = -0,1(1) + 0,7(0) - 0,6(1) = -0,7 und
Y = 0,1(1) + 0,3(0) + 0,6(1) = 0,7, was durch den Punkt C
veranschaulicht ist.
Die vom Parallelogramm 0ABC umgrenzte Innenfläche stellt
alle möglichen Kombinationen der Signale Y und R-Y dar, wäh
rend der schraffierte Bereich physikalisch nicht realisier
bare Kombinationen dieser Signale darstellt. Die Unreali
sierbarkeit dieser Kombinationen beruht darauf, daß die
Signale Y und R-Y teilweise miteinander korreliert sind.
Eine ähnliche rhombusförmige Figur erhält man, wenn man das
Signal B-Y über dem Signal Y aufträgt, wobei allerdings die
exakten Zahlen unterschiedlich sind. Beispielsweise ist
das Signal B-Y = 1B - (0,1B + 0,3R + 0,6G) = 0,9B - 0,3R -
0,6G. Wenn an einem Ende des Signals B-Y B = 1 und R = G = 0 ist,
dann ist das Signal B-Y gleich 0,9, während es dann, wenn
am anderen Ende B = 0 und R = G = 1 ist, das Signal B-Y = -0,3 -
0,6 = -0,9 ist. Wiederum läßt sich ein schraffierter Bereich
zeichnen, der physikalisch unrealisierbare Kombinationen
der Signale Y und B-Y darstellt.
Gemäß der Erfindung werden Farbfernsehkomponentensignale
unter Verwendung eines NRZ-I-Aufzeichnungsverfahrens aufge
zeichnet, indem Codewörter mit nur einer kleinen Anzahl von
Einsen oder überhaupt keinen Einsen physikalisch unrealisier
baren Kombinationen der Signale zugeordnet werden. Da solche
Kombinationen praktisch nicht auftreten, ergeben sich auch
keine Probleme bei der Feststellung von Bits.
Fig. 2 zeigt ein Blockschaltbild einer Ausführungsform eines
erfindungsgemäß ausgebildeten Codierers. Ein analoges (Leucht
dichte-) Signal Y, und Signale B-Y und R-Y werden Eingangsan
schlüssen 100, 102 bzw. 104 zugeführt. Diese Signale können
durch Matrizierung der Signale R (Rot), B (Blau) und G (Grün)
abgeleitet werden, welche von den Bildwandlern einer (nicht
dargestellten) Fernsehkamera, einem (ebenfalls nicht darge
stellten) Videorecorder oder einer anderen Signalquelle ge
liefert werden. Die Analogsignale Y, B-Y und R-Y werden
Analog/Digital-Konvertern (ADC) 106, 108 bzw. 110 zugeführt,
welche die Analogsignale abtasten und quantisieren. Für das
Signal Y erfolgt die Abtastung typischerweise mit der vier
fachen Farbträgerfrequenz (beim NTSC-System 14,32 MHz), je
doch kann man auch einen kürzlich akzeptierten Weltstandard
von 13,5 MHz benutzen. Die Signale B-Y und R-Y werden typi
scherweise mit der halben, für das Y-Signal verwendeten Ab
tastrate abgetastet, also beispielsweise mit 7,16 MHz, da
sie eine geringere Bandbreite als das Signal Y haben. Die
Erfindung erfordert, daß die Abtastwerte B-Y und R-Y sowie
die entsprechenden Abtastwerte Y zusammenliegen (von der
selben räumlichen Lage abgeleitet sind), wie es fast immer
der Fall ist. Die Quantisierung von Digitalsignalen erfolgt
für Videosignale fast immer mit einer Auflösung von 8 Bit
(256 Graupegel), und dies sei auch hier angenommen, obwohl
auch andere Pegelanzahlen benutzt werden können.
Das digitale Signal Y von 8 Bit wird einem 8-Bit-Schalter
112 (acht Pole, nämlich je einen für jedes Bit) zugeführt.
Das Eingangssignal des Schalters 112 wird abwechselnd 8-Bit-Ausgängen
114 und 116 (acht Ausgänge, einen für jedes Bit)
zugeführt, und der Schalter 112 schaltet mit der halben Ab
tastfrequenz des Y-Signals zwischen den Ausgängen 114 und
116 um und muß daher ein elektronischer Schalter sein, ob
wohl er in der Figur aus Gründen der Klarheit als mechani
scher Schalter gezeichnet ist. Daher wird den Ausgängen 114
und 116 jeder zweite Abtastwert zugeführt, und diese ab
wechselnden Abtastwerte werden Yungerade bzw. Ygerade ge
nannt.
Das Signal Yungerade wird den 8-Bit-Adresseneingängen von
ROM-Speichern 41-48 zugeführt, während das Signal Ygerade
den 8-Bit-Adresseneingängen von ROM-Speichern 51 bis 58 zu
geführt wird. In gleicher Weise wird das digitalisierte
Signal B-Y den 8-Bit-Adresseneingängen von ROM-Speichern 71
bis 78 zugeführt, während das digitalisierte Signal R-Y den
8-Bit-Adresseneingängen von ROM-Speichern 81 bis 88 zugeführt
wird. Die ROM-Speicher 41 bis 48, 51 bis 58, 71 bis 78 und 81 bis 88 haben
alle 1-Bit-Ausgänge, und da für jedes Signal acht ROM-Speicher
vorhanden sind, ergibt sich für jedes Signal noch 8 Bit.
ROM-Speicher mit einer Endziffer 1 liefern das höchststellige
Bit MSB eines neuen Binärcodes (der nachstehend erläutert
ist), während ROM-Speicher mit der Endziffer 3 das niedrigst
stellige Bit LSB des neuen Binärcodes liefern. Die ROM-Speicher
wandeln die jeweils ankommenden Signale um, so daß
physikalisch realisierbare Signalkombinationen eine optimale
Anzahl von Einsen haben, wie es nachstehend erläutert wird.
Generell werden Signalen niedriger Amplitude Codewörter mit
einer großen Anzahl von Nullen zugeordnet. Um zu vermeiden,
daß ein flaches Leuchtdichtefeld niedriger Amplitude durch
Codewörter mit vielen Nullen dargestellt wird, sind die Aus
gänge der ROM-Speicher 51 bis 58 mit entsprechenden Invertern
61 bis 68 gekoppelt, und damit wird sichergestellt, daß ent
weder Yungerade oder Ygerade durch mindestens eine gewisse
Anzahl von Einsen dargestellt wird.
Der Schalter 90 hat eine Gesamtzahl von 32 Kontakten, die
aufeinanderfolgend mit 1 bis 32 in derjenigen Reihenfolge
numeriert sind, in welcher sie vom Mittelarm 91 unter Steue
rung durch ein Signal vom Taktgeber 94 berührt werden. Die
Ausgänge der ROM-Speicher 41 bis 48 und 71 bis 78, sowie 81 bis 88 und der
Inverter 61 bis 68 sind zu den gemäß Fig. 2 entsprechend
numerierten Kontakten geführt. Benachbarte ROM-Speicher (oder
je nachdem auch Inverter) für die Verarbeitung eines einzel
nen der Signale sind zu jeweils um vier Kontakte weiter lie
genden Kontakten des Schalters geführt. So wird das Ausgangs
signal des Schalters 90, beginnend vom Kontakt 1, vom
ROM-Speicher 41 geliefert (ein Signal Yungerade), für den Kontakt
2 wird es vom ROM-Speicher 71 geliefert (ein Signal B-Y),
für den Kontakt 3 vom Inverter 61 (ein Signal Ygerade), für
den Kontakt 4 vom ROM-Speicher 81 (ein Signal R-Y, für den
Kontakt 5 vom ROM-Speicher 42 (ein Signal Yungerade), usw.
Man sieht, daß das Ausgangssignal des Schalters 90 in Form
der Reihenfolge vorliegt Yungerade, B-Y, Ygerade, R-Y,
Yungerade, B-Y, Ygerade, R-Y usw. Erfolgt die Abtastung des
Signals Y mit der vierfachen Farbträgerfrequenz (14,32 MHz),
dann müssen - weil die vier Eingangssignale zu den ROM-Spei
chern mit 7,16 MHz abgetastet werden (Aufteilung des Signals Y
zur Hälfte in Yungerade und Ygerade führt zur Halbierung der
Abtastfrequenz) - die 32 Serienausgangsbits des Schalters 90
mit 7,16 MHz (Abtastrate pro Signal) multipliziert mit vier
Signalen multipliziert mit acht Bit pro Signal, also mit
229,12 MHz auftreten. Wird das Signal Y mit 13,5 MHz abge
tastet, dann ergeben sich 216 MHz. In beiden Fällen liegt es
auf der Hand, daß der Schalter 90 praktisch ein elektronischer
Schalter sein muß und nicht ein mechanischer Schalter, wie er
der Einfachheit halber in der Zeichnung dargestellt ist.
Das Ausgangssignal des Schalters 90 kann direkt in NRZ-Form
aufgezeichnet werden. Um es in NRZ-I-Form umzuwandeln, wird
es einem Eingang eines UND-Tores 92 zugeführt, auf dessen
anderen Eingang ein Taktsignal vom Taktgeber 94 gegeben wird.
Das Taktsignal hat dieselbe Frequenz, wie sie zur Steuerung
der Weiterschaltung des Schalters 90 benutzt wird, jedoch
wird die Phasenlage mit Hilfe eines digitalen Phasenschiebers
96 um 90° verschoben. Das Ausgangssignal des Tores 92 hat in
der Mitte einen Pegelübergang, wenn das Ausgangssignal vom
Schalter 90 eine Eins ist, wie es für NRZ-I erforderlich ist.
Das NRZ-I-Signal wird über einen Verstärker 97 zum Aufzeich
nungskopf 98 für die Aufzeichnung auf Magnetband 99 übertra
gen. Wenn in Fig. 2 symbolisch auch nur eine lineare Aufzeich
nung veranschaulicht ist, so kommen doch auch andere Auf
zeichnungsformen in Frage, wie etwa Quadruplex- oder Spiral
aufzeichnung, wie es im Stande der Technik bekannt ist. Das
Signal vom Taktgeber 94 kann für die Ansteuerung des ADC 106
in seiner Frequenz durch 16 geteilt werden. Dieses geteilte
Signal kann weiterhin durch 2 frequenzgeteilt werden, um
die ADC′s 108 und 110 und den Schalter 112 anzusteuern.
Die von den ROM-Speichern ausgeführte Umwandlung sei nun
in Verbindung mit der nachstehenden Tabelle I erläutert. Aus
Gründen der Einfachheit benutzt diese Tabelle Eingangs- und
Ausgangssignale von je 4 Bit, jedoch ist das Prinzip für
Signale von 8 Bit dasselbe.
Spalte 1 gibt den Analogpegel und die Wortnummer an, die
von 1 bis 16 reicht, und stellt entsprechend normierte Be
reiche von beispielsweise 0 bis 1 für Y (sowohl ungerade
als auch gerade), -0,7 bis +0,7 für R-Y und -0,9 bis +0,9
für B-Y dar. Spalte 2 zeigt, wie eine übliche Binärdar
stellung die Wortzahlen ausdrücken würde. Spalte 3 zeigt,
wie die ROM-Speicher die Binärcodes, wenn überhaupt
(nicht alle Standardbinärzahlen werden verändert), in
neue Binärcodes ändern. Spalte 4 gibt die Anzahl von Ein
sen in jedem der neuen Binärcodewörter wieder. Wie man
sieht, treten nacheinander ein neues Binärwort mit vier
Einsen, vier Wörter mit drei Einsen, sechs Wörter mit zwei
Einsen, vier Wörter mit einer Eins und ein Wort mit null
Einsen auf. Allgemein ändert sich die Anzahl der Bits
eines gegebenen Wertes (Eins oder Null - in diesem Falle
Eins) monoton, wenn der Analogpegel seinen vollen Bereich
durchläuft, wobei die Analogpegel mittleren Wertes eine
Zwischenanzahl (in diesem Falle Zwei) solcher Bits haben:
Das genaue neue Binärwort, das einem Standardbinärwort zu
geordnet wird, ist nicht wichtig, solange die Anzahl von
Einsen im neuen Binärwort etwa wie in Spalte 4 gezeigt
vorliegt. Obgleich der neue Binärcode sich vom Standard
binärcode in nur vier der 16 oben gezeigten Analogpegel
unterscheidet, macht sich die Verbesserung bei der Be
nutzung eines 8-Bit-Codes mit 256 Analogpegeln stärker
bemerkbar.
Die nachstehende Tabelle II faßt den Fall für eine
8-Bit-Codeumwandlung für zunehmend wachsende Analogpegel
zusammen:
Die linke Spalte zeigt die Anzahl der Einsen in den neuen
Binärwörtern, während die rechte Spalte die Zahl der neuen
Binärwörter wiedergibt, welche die in derselben Zeile in
der linken Spalte angeführte Anzahl von Einsen haben. Der
Analogpegel entspricht in einem Bereich von 1 bis 256 dem
jenigen des Bereichs von 1 bis 16 im Falle von 4 Bit. Aus
gedrückt in aufeinanderfolgenden prozentbereichen des Ge
samtbereiches ergibt sich, daß 0%, also Wort Nummer 1, keine
Einsen, also nur Nullen, hat, die Standardbinärwörter von
etwas oberhalb 0% bis etwa 3,5% werden in neue Binärwörter
mit je einer 1 umgewandelt, die neuen Binärwörter von etwa
3,5% bis etwa 14% haben zwei Einsen, die neuen Binärwörter
von etwa 14% bis etwa 36% haben drei Einsen, die neuen
Binärwörter von etwa 36% bis etwa 64% haben vier Einsen, die
neuen Binärwörter von etwa 64% bis etwa 86% haben fünf Ein
sen, die neuen Binärwörter von etwa 86% bis etwa 96,5% haben
sechs Einsen, die neuen Binärwörter von etwa 96,5% bis ge
rade unter 100% haben sieben Einsen, und schließlich 100%
des vollen Bereichs, also das Wort Nummer 256, hat acht
Einsen und enthält somit nur Einsen.
Damit erhält man das Ergebnis, daß dann, wenn irgendeins
der Signale klein ist (also im Falle Y nahe bei 0 liegt,
bzw. R-Y nahe bei -0,7 oder B-Y nahe bei -0,9), dieses
Signal dann eine kleine Anzahl von Einsen und eine große
Anzahl von Nullen aufweist. Entsprechend der Rhombusdarstel
lung nach Fig. 1 und einer ähnlichen Darstellung, die für
B-Y über Y gezeichnet werden kann, liegt dann ein anderes
eingezeichnetes Signal in der Mitte dieses Bereiches, da die
einzigen physikalisch realisierbaren Werte innerhalb des
Parallelogramms 0ABC oder des entsprechenden Parallelogrammes
einer Darstellung B-Y über Y liegen. Das bedeutet, daß das
andere eingezeichnete Signal etwa vier Einsen hat. Außerdem
können die Signale B-Y und R-Y nicht gleichzeitig große
negative Werte haben, und damit ist sichergestellt, daß
das 32-Bit-Wort vom Schalter 90 mindestens acht Einsen hat.
In der Praxis treten normalerweise mehr als acht Einsen auf,
weil das nicht an derselben Stelle liegende Signal Y norma
lerweise einen Beitrag zu Einsen liefert.
Fig. 3 zeigt ein Blockschaltbild eines Wiedergabedecoders.
Das Band 99, auf dem nun ein Signal mit der Vorrichtung ge
mäß Fig. 2 aufgezeichnet ist, wird an einem Magnetwiedergabe
kopf 120 vorbeigeführt, welcher bei der Bewegung des Bandes
entstehende Flußänderungen in elektrische Signale umwandelt,
die dann von einem Verstärker 122 verstärkt und einem Decoder 124
zugeführt werden (der im Zusammenhang mit Fig. 4 im
einzelnen erläutert wird), welcher NRZ-I-Signale an einen
(im Zusammenhang mit Fig. 5 zu beschreibenden) Konverter
126 zur Umwandlung von NRZ-I-Signalen in NRZ-Signale liefert
und außerdem an seinem Ausgang 125 Synchronsignale liefert,
die in Wirklichkeit drei Ausgangssignale enthalten, wie
noch beschrieben wird.
Die NRZ-Signale mit 32 Bit in serieller Form enthaltenden
Wörtern werden einem 1 : 4-Demultiplexer 128 zugeführt, wel
cher nacheinander die resultierenden, 8 Bit seriell enthal
tenden Wörter Yungerade, Ygerade, B-Y und R-Y als Ausgangs
signale Serien-Parallel-Konvertern SPC 130, 132, 134 bzw.
136 zuführt. Die SPC′s können jeweils ein Schieberegister
enthalten und haben einen Ausgang für acht parallele Bits.
Das Signal Ygerade mit 8 Bit vom SPC 132 wird einem 8-Bit-Inverter
(8 Inverter, je einer für jedes Bit) zur Kompen
sierung der Wirkung der Inverter 61 bis 68 des Recorders
nach Fig. 2 zugeführt.
Das Signal Yungerade vom SPC 130 wird den ROM-Speichern 41′
bis 48′ zugeführt, das Signal Ygerade vom Inverter 138 den
ROM-Speichern 51′ bis 58′, das Signal B-Y vom SPC 134 den
ROM-Speichern 71′ bis 78′ und das Signal R-Y den ROM-Spei
chern 81′ bis 88′. Die ROM-Speicher 41′ bis 48′ bzw.
bis 88′ entsprechen den nicht mit Bruchstich versehenen
ROM-Speichern gleicher Nummer in Fig. 2 und haben eine diesen
ROM-Speichern gegenüber inverse Übertragungsfunktion: Das
heißt, die mit einem Strich versehenen ROM-Speicher wandeln
den neuen Binärcode wieder in den Standardbinärcode um. Außer
dem haben die mit einem Strich gekennzeichneten ROM-Speicher
jeweils einen 1-Bit-Ausgang. Somit liefern die ROM-Speicher
mit Endziffer 1 die höchststelligen Bits der Standardbinär
wörter, während die ROM-Speicher mit Endziffer 8 die niedrigst
stelligen Bits der Standardbitwörter liefern. Die ROM-Spei
cher mit anderen Endziffern liefern die entsprechenden da
zwischenliegenden Bits.
Die Signale Yungerade und Ygerade werden nun in Standard
binärform einem 2 : 1-Multiplexer 140 zugeführt, der an seinem
Ausgang ein Signal Y als Wort mit 16 parallelen Bits bildet,
das sowohl ungerade wie auch gerade Abtastwerte hat. Das
Signal Y wird dann dem Digital/Analog-Konverter 142 zugeführt.
Die Ausgänge der ROM-Speicher 71′ bis 78′ werden zur Bildung
eines Wortes B-Y mit acht parallelen Bits kombiniert, wel
ches dem Digital/Analog-Konverter 144 zugeführt wird, während
ähnlich die Ausgänge der ROM-Speicher 81′ bis 88′ zu einem
Wort R-Y mit acht parallelen Bits kombiniert werden, das dem
Digital/Analog-Konverter 146 zugeführt wird. Die Ausgangs
signale der Digital/Analog-Konverter 142, 144 und 146 sind
Analogsignale Y, B-Y und R-Y und stehen zur weiteren Verarbei
tung, beispielsweise Matrizierung, zur Verfügung, ehe sie
wiedergegeben werden, wenn dies erforderlich ist.
Fig. 4 zeigt Einzelheiten des Decoders 124 aus Fig. 3. Das
Signal vom Verstärker 122 aus Fig. 3 wird einem Wiedergabe-Entzerrer
400 zur Kompensation der Kopf- und Bandverluste
bei verschiedenen Aufzeichnungsfrequenzen zugeführt, wie es
im Stande der Technik bekannt ist. Das Ausgangssignal des
Entzerrers 400 gelangt zu einem Schmitt-Trigger 402, welcher
die Wiedergabeimpulse in Rechteckform bringt. Das Ausgangs
signal des Schmitt-Triggers 402 wird einem ersten Eingang
eines UND-Tores 404 und einer Abtast- und Halteschaltung 406
einer PLL-Schleife zugeführt. Das Ausgangssignal der Abtast- und
Halteschaltung 406 gelangt zu einem phasensynchronisier
ten Oszillator 408, welcher Taktsignale mit der Wiedergabe
bitfrequenz liefert. Die Schaltungen 406 und 408 bilden die
PLL-Schleife. Das Ausgangssignal des Oszillators 408 wird
der Schaltung 406 zur Rückkopplung des Oszillators 408 und
Regelung der Abtast- und Haltezeiten der Schaltung 406, sowie
dem zweiten Eingang des Tores 404 und dem durch 4 teilenden
Frequenzteiler 410 zugeführt. Das Ausgangssignal des Tores
404 gelangt zum NRZ-I/NRZ-Konverter 126. Das Ausgangssignal
des Frequenzteilers 410 wird dem durch 4 teilenden Frequenz
teiler 412 zugeführt und gelangt ferner über einen Ausgang
25a zum 1 : 4-Demultiplexer 128 zu dessen Ansteuerung. Das
Ausgangssignal vom Frequenzteiler 412 wird einem durch 2
teilenden Frequenzteiler 414 zugeführt und außerdem über
einen Ausgang 25b zum 2 : 1-Multiplexer 140 und zum
Digital/Analog-Konverter 142. Vom Ausgang 25c des Teilers 414 ge
langt ein Ausgangssignal zu den Serien/Parallel-Konvertern
130, 132, 134 und 136 und zu den Digital/Analog-Konvertern
144 und 146 zu deren Synchronisation.
Fig. 5 zeigt ein Blockschaltbild des NRZ-I/NRZ-Konverters
126 aus Fig. 3. Das Ausgangssignal vom Tor 404 gemäß Fig. 4
wird dem Eingang einer 1-Bit-Verzögerungsschaltung 500 so
wie dem nichtinvertierenden Eingang des UND-Tores 502 und
dem invertierenden Eingang des UND-Tores 504 zugeführt. Die
Verzögerungsschaltung 500, die ein getaktetes Flipflop oder
eine 1-Bit-Verzögerungsleitung aufweisen kann, ist mit
ihrem Ausgang an den invertierenden Eingang des Tores 502
und an den nichtinvertierenden Eingang des Tores 504 ange
schlossen. Die Ausgänge der Tore 502 und 504 sind mit den
Eingängen eines ODER-Tores 506 verbunden, dessen Ausgang
mit dem 1 : 4-Demultiplexer 128 aus Fig. 3 gekoppelt ist. Das
Tor 502 liefert ein Eins-Ausgangssignal, wenn das NRZ-I-Eingangs
signal von Null auf Eins übergeht. Umgekehrt liefert
das Tor 504 ein Ausgangssignal Eins, wenn das Eingangssignal
von Eins auf Null übergeht. Die Addition der beiden Ausgangs
signale im Tor 506 ergibt NRZ-Signale.
Claims (14)
1. Vorrichtung zur Übertragung einer Mehrzahl von zumin
dest teilweise korrelierten Digitalwörtern, von denen nur
einige Kombinationen physikalisch realisierbar und die ande
ren unrealisierbar sind, gekennzeichnet durch eine Einrich
tung (41-48, 51-58, 71-78, 81-88) zur derartigen Zuordnung von
Codewörtern zu Digitalwörtern, daß Codewortkombinationen,
welche Digits von hauptsächlich demselben ausgewählten Digit
wert haben, bei der Codewortzuordnung zu den physikalisch
realisierbaren Kombinationen von Digitalwörtern vermieden
werden,
und durch eine Einrichtung (90, 97) zur Überführung der zuge
ordneten Codewörter in ein NRZ-Format.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß die das Codewort zuordnende Einrichtung (41-48, 51-58,
71-78, 81-88) die Codewörter in der Weise zuordnet, daß bei
der Folge von Codeworten, die jeder Mehrzahl von einen Be
reich von Analogpegeln darstellenden Digitalworten entspre
chen, die Anzahl von Digits eines bestimmten Digitwertes sich
monoton ändert, wenn der Analogpegel seinen vollen Bereich
durchläuft, wobei die Analogpegel mittleren Wertes eine mitt
lere Anzahl von Digits des Wertes haben.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekenn
zeichnet, daß die Mehrzahl von Digitalwörtern ein Leucht
dichtesignal (Y) und ein Paar Farbdifferenzsignale (R-Y, B-Y)
aufweisen.
4. Vorrichtung nach Anspruch 3, gekennzeichnet durch
eine Einrichtung (112, 114, 116) zur Aufteilung des Leucht
dichtesignals (Y) in ein Paar Leuchtdichtesignale (Y UNGERADE,
Y GERADE), welche abwechselnd auftretende Digitalworte um
fassen.
5. Vorrichtung nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, daß die das Codewort zuordnende Ein
richtung eine Mehrzahl von ROM-Speichern aufweist.
6. Vorrichtung nach Anspruch 5, bei welcher die Digital
worte 8 Bits umfassen, dadurch gekennzeichnet, daß für jedes
Digitalwort acht der Speicher vorgesehen sind.
7. Vorrichtung nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, daß die Überführungseinrichtung
(90, 97) die Codewörter zu einer Aufzeichnungseinrichtung
(98, 99) überträgt.
8. Vorrichtung nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, daß sie einem Konverter (Fig. 3) zur
Umwandlung der Codeworte in Standard-Digitalworte zugeordnet
ist.
9. Vorrichtung nach Anspruch 8, dadurch gekennzeichnet,
daß der Konverter eine Mehrzahl von ROM-Speichern (41′-48′,
51′-58′, 71′-78′, 81′-88′) enthält.
10. Vorrichtung nach einem der vorstehenden Ansprüche,
dadurch gekennzeichnet, daß die Überführungseinrichtung eine
Einrichtung (92-96) zur Überführung der Codeworte in ein
NRZ-I-Format (non-return-to-zero-interleaved) enthält.
11. Verfahren zur Übertragung einer Mehrzahl von zumindest
teilweise korrelierten Digitalwörtern, von denen einige Kombi
nationen physikalisch unrealisierbar und andere realisierbar
sind, dadurch gekennzeichnet, daß den Digitalwörtern Code
wörter derart zugeordnet werden, daß Codewörter, deren Digits
hauptsächlich denselben ausgewählten Pegel haben, bei der
Zuordnung zu physikalisch realisierbaren Digitalwortkombina
tionen vermieden werden, und daß die zugeordneten Codewörter
in einem NRZ-Format übertragen werden.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet,
daß das Übertragungsformat ein NRZ-I-Format
(non-return-to-zero-interleaved) ist.
13. Verfahren zur Aufzeichnung einer Mehrzahl von zu
mindest teilweise korrelierten Digitalwörtern, von denen
einige Kombinationen physikalisch unrealisierbar und andere
realisierbar sind, dadurch gekennzeichnet, daß den Digital
wörtern Codewörter derart zugeordnet werden, daß Codewörter,
deren Digits hauptsächlich denselben ausgewählten Pegel
haben, bei der Zuordnung zu physikalisch realisierbaren
Digitalwortkombinationen vermieden werden, und daß die zu
geordneten Codewörter in einem NRZ-Format aufgezeichnet
werden.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet,
daß die Codewörter im NRZ-I-Format (non-return-to-zero-interleaved)
aufgezeichnet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/338,861 US4464683A (en) | 1982-01-12 | 1982-01-12 | Digital recording of television components with improved transition spacing |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3300828A1 DE3300828A1 (de) | 1983-07-21 |
DE3300828C2 true DE3300828C2 (de) | 1994-07-14 |
Family
ID=23326461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3300828A Expired - Lifetime DE3300828C2 (de) | 1982-01-12 | 1983-01-12 | Vorrichtung zur Übertragung einer Mehrzahl von zumindest teilweise korrelierten Digitalwörtern |
Country Status (3)
Country | Link |
---|---|
US (1) | US4464683A (de) |
JP (1) | JPS58130418A (de) |
DE (1) | DE3300828C2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2559354B2 (ja) * | 1984-02-24 | 1996-12-04 | 株式会社日立製作所 | ディジタル信号変調方法 |
JPH06105986B2 (ja) * | 1985-04-19 | 1994-12-21 | ソニー株式会社 | 画像デ−タの誤り修整方法 |
JPH02180490A (ja) * | 1988-12-29 | 1990-07-13 | Nec Corp | 画像信号のpcm記録装置 |
JP3248719B2 (ja) * | 1990-08-30 | 2002-01-21 | 新日本製鐵株式会社 | パルスコード変調回路 |
US20110166968A1 (en) * | 2010-01-06 | 2011-07-07 | Richard Yin-Ching Houng | System and method for activating display device feature |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1599155A (en) * | 1976-12-24 | 1981-09-30 | Indep Broadcasting Authority | Transmission and/or recording of digital signals |
GB1599156A (en) * | 1976-12-24 | 1981-09-30 | Indep Broadcasting Authority | Recording digital signals |
-
1982
- 1982-01-12 US US06/338,861 patent/US4464683A/en not_active Expired - Lifetime
-
1983
- 1983-01-11 JP JP58003284A patent/JPS58130418A/ja active Granted
- 1983-01-12 DE DE3300828A patent/DE3300828C2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4464683A (en) | 1984-08-07 |
DE3300828A1 (de) | 1983-07-21 |
JPH0548035B2 (de) | 1993-07-20 |
JPS58130418A (ja) | 1983-08-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3219439C2 (de) | ||
DE3216849C2 (de) | Verfahren und Vorrichtung zum Aufzeichnen von Information in benachbarten, parallel zueinander verlaufenden Spuren auf einem Aufzeichnungsmedium | |
DE69031638T2 (de) | System zum Übertragen von Bildinformation | |
DE3435169C2 (de) | ||
DE3814627A1 (de) | Kodieranordnung | |
DE3121847C2 (de) | Verfahren zur Übertragung und/oder Speicherung digital codierter Farbfernsehsignale | |
DE68925617T2 (de) | Signalverarbeitungsschaltung für eine Festkörperbildaufnahmevorrichtung | |
DE3334053C2 (de) | Wiedergabegerät für ein digitales Videosignal | |
DE3339030C2 (de) | ||
DE3882348T2 (de) | System zur Übertragung eines Digitalvideosignales. | |
DE3133714C2 (de) | ||
DE3527275C2 (de) | ||
DE3304592C2 (de) | ||
DE3786581T2 (de) | Kodierung und dekodierung von digitalen videokomponentensignalen. | |
DE3203852C2 (de) | Anordnung zur digitalen Filterung von digitalisierten Chrominanzsignalen in einem Digitalkomponenten-Fernsehsystem | |
DE3300828C2 (de) | Vorrichtung zur Übertragung einer Mehrzahl von zumindest teilweise korrelierten Digitalwörtern | |
DE3103216C2 (de) | Festkörper-Fernsehkamera | |
DE69113625T2 (de) | Kompression digitaler videosignale. | |
DE2759868C2 (de) | Anordnung zur Erzeugung eines rechteckförmigen Ausgangssignals zur Verwendung in einer Einrichtung zur Änderung der Phase eines Videosignals | |
DE2246507A1 (de) | Verfahren zum kodieren und dekodieren von signalen und vorrichtungen zum ausueben dieser verfahren | |
DE3232360A1 (de) | Digitalfilter zur videosignalverarbeitung mit verbessertem signal/rausch-verhalten | |
DE2628816C3 (de) | ||
WO1989003155A1 (en) | Circuitry for processing video components | |
DE3104439C2 (de) | ||
DE3686134T2 (de) | Verfahren und vorrichtung zur verwandlung und verarbeitung von fernsehsignalen. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |