DE3236131A1 - Verfahren zur herstellung von mis-feldeffektanordnungen - Google Patents

Verfahren zur herstellung von mis-feldeffektanordnungen

Info

Publication number
DE3236131A1
DE3236131A1 DE19823236131 DE3236131A DE3236131A1 DE 3236131 A1 DE3236131 A1 DE 3236131A1 DE 19823236131 DE19823236131 DE 19823236131 DE 3236131 A DE3236131 A DE 3236131A DE 3236131 A1 DE3236131 A1 DE 3236131A1
Authority
DE
Germany
Prior art keywords
layer
doping
type
areas
silicon dioxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19823236131
Other languages
English (en)
Inventor
Harald Dipl.-Ing. 8000 München Höltge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19823235389 external-priority patent/DE3235389A1/de
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19823236131 priority Critical patent/DE3236131A1/de
Publication of DE3236131A1 publication Critical patent/DE3236131A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Verfahren zur Herstellung von MIS-Feldeffektanordnungen
  • Die Erfindung betrifft ein Verfahren zur Herstellung von MIS-Feldeffektanordnungen für Hochfrequenzanwendungen, bei denen Gateisolatoren mit hoher Dielektrizitätskonstante und hoher Durchschlagfestigkeit verwendet werden (nach Patentanmeldung P 32 35 389.8).
  • Zur Herstellung von MIS-#eldeffektanorndungen wird im allgemeinen hochreines Siliciumdioxid als Gateisolator verwendet. Die Herstellung von MIS-Feldeffektanordnungen wie z.B. MIS-Feldeffekttransistoren oder -tetroden mittels Siliciumdioxid als Gateisolator weisen entweder bei entsprechend hoher Siliciumdioxidschichtdicke eine ausreichende Durchschlagsfestigkeit mit gleichzeitig geringem Gütefaktor oder umgekehrt auf. Der Gütefaktor ist dabei im wesentlichen gegeben durch den Quotienten aus Steilheit und dem Produkt aus Eingangskapazität x Gatebahnwiderstand. Es ze# sich, daß für diesen Zweck am besten Isolatoren mit möglichst großer Dielektrizitätskonstante und möglichst hoher Durchschlagsfeldstärke eignen. Außerdem werden minimale Kanalbreiten angestrebt.
  • Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung von MIS-#eldeffektanordnungen für Hochfrequenzanendungen anzugeben, das es erlaubt neben einer minimalen Kanalbreite Gateisolatoren mit hoher Dielektrizitätskonstante und hoher Durchschlagsfestigkeit herzustellen und bei dem zum Zwecke der Erlangung einer kontrollierbaren Einsatzspannung eine reproduzierbar kleine Konzentration von festen Grenzflächenladungen (Q55) zwischen Gateisolator und Siliciumsubstrat gewähr-leistet ist.
  • Diese Aufgabe wird mittels des eingangs genannten Verfah-Kus 1 The - 28.9.1932 rens dadurch gelöst, daß von einer Oberfläche 4 in ein Siliciumsubstrat 1 einer ersten Dotierungsart stark dotierte Bereiche 2,3 eimer zweiten Dotierungsart so eingebracht werden, daß der Leitungstyp der zweiten Dotierungsart dem Leitungstyp der ersten Dotierungsart entgegengerichtet ist, daß unterhalb der Oberfläche 4 dotierte Bereiche 5,6,7 einer dritten Dotierungsart selbstjustierend so eingebracht werden, daß deren Leitungstyp dem Leitungstyp der zweiten Dotierungsart entspricht und daß deren Dotierungskonzentration geringer ist als die Dotierung der Bereiche der zweiten Dotierungsart, daß auf der Oberfläche 4 in Bereichen, in denen Gatekanäle 8,9 angebracht werden, selbstjustierend eine Siliciumdioxidschicht 10 von 50 i bis 200 i Dicke und darüber selbstjustierend eine Siliciumnitridschicht 11 von 400 i bis 1200 i Dicke abgeschleden wird oder eine Aluminiumoxidschicht von 400 a bis 1200 i Dicke aufgebracht wird und daß danach und nach dem Öffnen von Kontaktfenstern oberhalb der stark dotierten Bereiche 2,3 eine strukturierte Metallisierung zur Erzeugung der Sourceanschlüsse 12, Drainanschlüsse 13 und.
  • der Gatemetallisierung 14, 15 erfolgt. Mittels der selbstjustierenden Maßnahmen bei der Herstellung der dotierten Bereiche 5, 6, 7 und bei der Abscheidung der Gateisolatorschichten lassen sich in vorteilhafterweise geringe Kanallängen realisieren. Durch das Aufbringen einer 50 i bis 200 a dicken Siliciumdioxidschicht 10 auf dem Siliciumsubstrat, die in der angegebenen SchichtdIcke reproduzIerbar hergestellt werden kann, ist in vorteilhafterweise eine reproduzierbare und kontrollierbare Einsatzspannung gewährleistet. Durch das Anbringen einer 400 i bis 1200 i dicken Siliciumnitridschicht 11 ist eine ausreichende Durchschlagsfestigkeit bei hohem Gütefaktor in vorteIlhafterweise gewährleistet.
  • Es ist vorteilhaft, daß die Dicke der Siliciumdioxidschicht 10, 50 R bis 100 R, insbesonderec#10O i, beträgt und daß die Dicke der Siliciumnitridschicht 11 ca. 550 a beträgt.
  • Weiterhin ist es vorteilhaft, daß die Bereiche 5, 6, 7 der dritten Dotierungsart selbstjustierend so in das Siliciumsubstrat 1 eingebracht werden, daß nach dem Einbringen der stark dotierten Bereiche 2, 3 in das Siliciumsubstrat 1 auf der Oberfläche 4 zunächst eine Schicht aus Phosphorsilikatglas 20 und darüber eine Schicht aus Siliciumdioxid 21 ganzflächig abgeschieden werden, und daß die so entstandene Doppelschicht mittels eines photolithographischen Verfahrens so geätzt wird, daß nur diejenigen Bereiche 17, 18,'der Doppelschicht erhalten bleiben, unter denen dotierte Bereiche 5, 6, 7 der zweiten Art angebracht werden, daß danach mittels eines Hochtemperaturprozesses Phosphor aus den verbliebenen Teilen der Phos--'norslli'xatglasschl-ht. ir. die; darunterliegenden Substratteile diffundiert wird und daß der Hochtemperaturprozeß nur kurzzeitig in einer Sauerstoff-Chlorwasserstoff Atmosphäre so durchgeführt wird, daß die dünne, reproduzierbare herstellbare, Siliciumdioxidschicht 10 aufwächst und daß anchließend die dickere Siliciumnitridschicht 11 bei einer Temperatur von 800 °C und einem Druck von 200 m Torr durch eine Reaktion von Dichlorsilan und Ammoniak erzeugt wird.
  • Nachfolgend wird die Erfindung an Hand der Zeichnung und an Ausführungsbeispielen näher erläutert. Es zeigen: Es zeigen: Fig. 1 bis 3 verschiedene Verfahrensschritte des erfindungsgemäßen Verfahrens bei der Herstellung einer MIS-Keldeffekttetrode, Fig. 4 einen analog gefertigten MIS-Feldeffekttransistor.
  • Fig. 1 zeigt ein p-dotiertes Siliciumsubstrat 1,in welche stark n-dotierte Bereiche 2, 3 eingebracht sind, die bei der fertigen Feldeffekttetrode als Source- bzw. Drainbereiche fungieren. Die Dotierung der Bereiche 2, 3 kann mittels Diffusion oder Implantation erfolgen.
  • Auf der Oberfläche 4 des Substrats 1 ist zunächst eine Phosphorglasschicht 20 ganzrlächig aufgebracht, die aus Siliciumdioxid mit z.B. 5% Phosphoranteil besteht. Darüber wird eine Siliciumdioxidschicht 21 ebenfalls ganzflächig aufgebracht.
  • In den nachfolgenden Figuren werden gleiche Ge#enstände mit gleichen Bezugszeichen belegt, wesha#lb bereits erläuterte Bezugszeichen nicht nochmals beschrieben werden.
  • Fig. 2 stellt ein, wie in Fig. 1 beschriebenes, Halbleiterplättchen dar, bei dem mittels photolithographischer Verfahren durch die Phosphorglasschicht 20 und die Slliciumdioxidschicht 21 das Sourcefenster 2?, die Gatefenster 2# und 25 und das Drainfenster 23 geätzt ist. Nach dem Ätzen der Fenster wird das Halbleiterpiättchen einem Temperaturprozeß von z.B. 1050°C kurzzeitigineiner Sauerstoff-Chlorwasserstoff-Atmosphäre ausgesetzt, so daß eine ca. 50 2 100 i dicke Si02-Schicht auf die Gesamtoberfläche aufwächst. Die Si02-Schicht 10 ist In den Fenstern 22, 23, 24, 25 dargestellt. Auf den verbliebenen Teilen der Sillciumdioxidschicht 21 wurde diese nicht eigens dargestellt.
  • Nach Erlangung der gewünschten Schichtdicke der Siliclumdioxidschicht 10 wird die sauerstoffhaltige Atmohphäre durch inerte Atmosphäre ersetzt, während der Temperaturprozeß bei gleicher Temperatur forF.gesetzt wird. Der Temperaturprozeß bewirkt eine Eindiffusior: von Phosphor aus den verbliebenen Teilen der Phosphorglasschicht .B. den Bereichen 17, 18, 19 in die darunterliegende Siliciumschicht. Dadurch entstehen, z.B. die Bereiche 5, 6, 7 der dritten Dotierungsart im Siliciumsubstrat 1 unterhalb der verbliebenen Bereiche der Phosphorglasschicht 21 selbstjustierend zu den Kanten der verbliebenen Bereiche 17,18, 19. Anschließend wird eine ca. 400 a bis 1200 i, insbesondere 550 a dicke Siliciumnitridschicht 11 (Si3N4) nach dem Lowpressure-Verfahren abgeschieden. Das Nitrid entsteht bei einer Temperatur von ca. 8000C und einem Druck von ca. 200 mTorr durch eine Reaktion von Dichlorsilan mit ammoniak. Die Siliclumdioxidschicht 10 und die Siliciumnitridschicht 11 wachsen innerhalb der Fenster 24,25 selbst-Justierend zu den verbliebenen Bereichen 17,18,19 auf und sind deshalb mIt einer hohen Lagegenauigkeit und einer hohen Genauigkeit ihrer Abmessungen abscheidbar. Da sowohl die Dotierung der Bereiche 5,6,7 wie auch die Abscberdug der Doppelschicht 10,11 in den Kanalbereichen 5,9 selbstjustierend zu ein und denselben Kanten erfolgt, können hiernach gefertigte Anordnungen in vorteilhafter Weise geometrisch klein dimensioniert werden.
  • In Fig. 3 ist ein Halbleiterplättchen wie in Fig. 2 dargestel lt,bei dem mittels photolithographischer Verfahren die Siliciumnitridschicht 11 und die Siliciumdioxidschicht 10 im BereIch des Sourcerensters 22 und des Drainfensters 23 entfernt sind. Mittels einer nachfolgenden strukturierten Metallisierung sind Sourceanschlüsse 12, Drair.anschlüsse 13 und Gateanschlüsse 14 und 15 angebracht, z.B. bestehend aus Aluminium oder Molybdän oder Wolfram oder einer Schichtenfolge von Titan, Platin, Gold. Abschließend erfolgt eine Passivierung einer nach Fig. 3 fertiggestellten MIS-Feldeffekt4etrode, was jedoch in der Fig. 3 nicht dargestellt ist.
  • Fig. 4 zeigt analog zu Fig. 3 einen MiS-Feldeffekttranslstor. Die Anordnung nach Fig. 4 weist im Gegensatz zu Fig. 3 nur einen Gatekanal 8 auf. Die Anordnung nach Fig. 4 kann analog zur Anordnung nachFig. 3 mittels des gleichen in Fig. 1, 2 und 3 erläuterten Verfahrens hergestellt werden.
  • Bei dem erfindungsgemäßen Verfahren können die einzelnen Dotierungsarten bezüglich der p- und n-Leitfähigkeit auch spiegelbildlich gewählt werden.
  • Anstelle der Siliciumnitridschicht 1G kann aucheine Aluminiumoxidschicht (Al203) abgeschieden werden. An und für sieh kann auch eine atldere Isolatorschicht auf der Siliciumdioxidschicht 10 abgeschieden werden, wenn slchergestellt ist, daß diese Isolatorschicht eine genügend hohe Dielektrizitätskonstante und eine genügend hohe Durchschlagsfeldstärke aufweist. Die Abscheidung der hochrelnen Si02-Schicht aus einer Sauerstoff-Chlorwasserstoff-Atmosphäre in einer reproduzierbaren Schichtdicke bewirkt eine reproduzierbar kleine KonzentratIon von Oberflächenladungen an der Grenzfläche Silicium-Siliciumdioxid und eine kleine Konzentration von Ionen in Siliciumdioxld.
  • Die Dotierung der Anschlußbereiche muß nicht wie in den Figuren 1 und 2 beschrieben durch die Abscheidung einer Phosphorglasschicht und nachfolgende Eindiffusion erfolgen. Die Dotierung dieser Bereiche kann vielmehr beliebIg mittels Diffusion oder Implantation erfolgen.
  • Mit dem erfindungsgemäßen Verfahren lassen sich MIS-Ueldeffektanordnungen für Hochfrequenzanwendungen insbesonåere Hochfrequenzverstärker- und mischer herstellen.
  • 5 Patentansprüche 4 Figuren Leerseite

Claims (5)

  1. Patentansprüche U Verfahren zur Herstellung von MIS-Feldeffektanordnungen für Hochfrequenzanwendungen, bei denen Gateisolatoren mit hoher Dielektrizitätskonstante und hoher Ddrchschlagsfestigkeit verwendet werden (nach Patentanmeldung P 32 35 389.8), dadurch g e k e n n z e i c h n e t daß von einer Oberfläche (4) in ein Siliciumsubstrat (1) einer ersten Dotierungsart stark dotierte Bereiche (2, 3) einer zweiten Dotierungsart so eingebracht werden, daß der Leitungstyp der zweiten Dotierungsart dem Leitungstyp der ersten Dotierungsart entgegengerichtet ist, daß unterhalb der Oberfläche (4) dotierte Bereiche (5, 6, 7) einer dritten Dotierungsart selbstjustierend so eingebracht werden, daß deren Leitungstyp dem Leitungstyp der zweiten Dotierungsart entspricht und daß deren Dotierungskonzentration geringer ist als die Dotierung der Bereiche der zweiten Dotierungsart, daß auf der Oberfläche (4) in Bereichen, in denen Gatekanäle (8, 9) angebracht werden, selbstjustierend eine Siliciumdioxidschicht (10) von 50 i bis 200 i Dicke und darüber selbstjustierend eine Siliciumnitridschicht (11) von #00 i bis 1200 a Dicke abgeschieden wird oder eine Aluminiumoxidschicht von 400 i bis 1200 i Dicke aufgebracht wird und daß danach und nach sem Öffnen von Kontaktfenstern oberhalb der stark dotierte sen Bereiche (2, 3) eine strukturierte Metallisierung zur Erzeugung der Sourceanschlüsse (12), Drainanschlüsse (13) und der Gatemetallisierung (14,15) erfolgt
  2. 2. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h n e t , daß die Dicke der Siliciumdioxidschicht (10) 50 i bis 100 i beträgt.
  3. 3. Verfahren nach Anspruch 1, dadurch g e k e n n -z e i c h ne t , daß die Dicke der Siliciumdioxid schicht (10) ca. 100 i beträgt.
  4. 4. Verfahren nach mindestens einem der Ansprüche 1 bis 3, dadurch g e k e n n z e i c h n e t , daß die Dicke der Siliciumnitridschicht (11) ca. 550 a beträgt.
  5. 5. Verfahren nach mindestens einem der Ansprüche 1 bis 4, dadurch g e k e n n z e i c h n e t , daß die Bereiche (5, 6, 7) der dritten Dotierungsart selbstjustierend so in das Siliciumsubstrat (1) eingebracht werden, daß nach dem Einbringen der stark dotierten Bereiche (2, 3) in das Siliciumsubstrat (1) auf der Oberfläche (4) zunächst eine Schicht aus Phosphorsilikatglas (20) und darüber eine Schicht aus Siliciumdioxid (21) ganzflächig abgeschieden werden, und daß die so entstandene Doppelschicht mittels eines photolithographischen Verfahrens so geätzt wird, daß nur diejenigen Bereiche (17, 18, 19) der Doppelschicht erhalten bleiben, unter denen dotierte Bereiche (5, 6, 7) der zweiten Art angebracht werden, daß danach mittels eines Hochtemperaturprozesses Phosphor aus den verbliebenen Teilen der Phosphorsilikatglasschlcht in die darunterliegenden Substratteile diffundiert wird und daß der Hochtemperaturprozeß nur kurzzeitig in einer Sauerstoff-Chlorwasserstoff-Atmosphäre so durchgeführt wird, daß die dünne, reproduzierbar herstellbare, Siliciumdioxidschicht (10) aufwächst und daß anschließend die dickere Siliciumnitridschicht (11) bei einer Temperatur von 8000C und einem Druck von 200 m Torr durch eine Reaktion von Dichlorsilan und Ammoniak erzeugt wird.
DE19823236131 1982-09-24 1982-09-29 Verfahren zur herstellung von mis-feldeffektanordnungen Ceased DE3236131A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19823236131 DE3236131A1 (de) 1982-09-24 1982-09-29 Verfahren zur herstellung von mis-feldeffektanordnungen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19823235389 DE3235389A1 (de) 1982-09-24 1982-09-24 Mis-feldeffektanordnungen
DE19823236131 DE3236131A1 (de) 1982-09-24 1982-09-29 Verfahren zur herstellung von mis-feldeffektanordnungen

Publications (1)

Publication Number Publication Date
DE3236131A1 true DE3236131A1 (de) 1984-03-29

Family

ID=25804689

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823236131 Ceased DE3236131A1 (de) 1982-09-24 1982-09-29 Verfahren zur herstellung von mis-feldeffektanordnungen

Country Status (1)

Country Link
DE (1) DE3236131A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235382A1 (de) * 1982-09-24 1984-03-29 Teppich-Werk Neumünster GmbH, 2350 Neumünster Bodenbelag aus teppichware

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3235382A1 (de) * 1982-09-24 1984-03-29 Teppich-Werk Neumünster GmbH, 2350 Neumünster Bodenbelag aus teppichware

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE Trans. o. El. Dev. Vol. ED-27, No. 8, Aug. 1980, pp 1359-1367 *
Solid State Dev. 1973, Conf. Ser. Nr. 19, p. 65 *

Similar Documents

Publication Publication Date Title
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE2314260A1 (de) Ladungsgekoppelte halbleiteranordnung und verfahren zu ihrer herstellung
DE3311635A1 (de) Halbleiterbauelement und verfahren zu dessen herstellung
DE2335799A1 (de) Sperrschicht-feldeffekttransistoren in dielektrisch isolierten mesas
DE3026682A1 (de) Verfahren zum herstellen eines mos-transistors
DE2539073A1 (de) Feldeffekt-transistor mit isolierter gate-elektrode
EP0005165A1 (de) Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
EP0020998A1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE2539943A1 (de) Verfahren zum stabilisieren von mos-bauelementen
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2207264A1 (de) Halbleiterschaltung mit drei Anschlußebenen und Verfahren zu ihrer Herstellung.
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE19518133A1 (de) Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE2927227C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE10207122A1 (de) Ein Verfahren zur Herstellung von Schichten aus Oxid auf einer Oberfläche eines Substrats
DE60120897T2 (de) Herstellung eines CMOS-Kondensators
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors

Legal Events

Date Code Title Description
AF Is addition to no.

Ref country code: DE

Ref document number: 3235389

Format of ref document f/p: P

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/78

8162 Independent application
8131 Rejection