-
-
Schaltungsanordnung zum Demodulieren binärer Daten-
-
signale Die Erfindung betrifft eine Schaltungsanordnung zum Demodulieren
binärer Datensignale mit konstanter Bitperiode, wobei erste und zweite Binärzeichen
durch Änderung bzw. eine fehlende Änderung an den Grenzen und/oder in der Mitte
der Bitperioden dargestellt werden und wobei ein Taktgeber vorgesehen ist,der mit
den Datensignalen frequenz- und phasensynchronisierte Taktimpulse erzeugt, durch
die die Mitten zwischen den Grenzen und der Mitte einer jeden Bitperiode, also der
Bitperiodenhälften, festgelegt sind.
-
Zur Darstellung von Binärzeichen bei der Übertragung von binären Datensignalen
bedient man sich der verschiedensten Formate, wie sie z.B. aus "Elektroniker" Nr.
5/1976, Seiten 14 und 15, insbesondere Bild 44, bekannt sind. Zur Demodulation von
binären Signalen der einzelnen Formate sind bereits verschiedene Anordnungen bekannt,
die auch digital arbeiten, z.B. durch die DE-OS 24 59 885 für DM-Signale oder durch
die DE-AS 26 13 805 für Dibitsignale in Wechseltaktschrift. Derartige Anordnungen
sind aber nicht universell einsetzbar. Aufgabe der Erfindung ist es daher, ausgehend
von Anordnungen der eingangs genannten Art, eine digital arbeitende Anordnung zu
schaffen, die unabhängig vom jeweiligen Format der Datensignale umfassend verwendbar
ist und nur einen geringen Aufwand erfordert.
-
Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale
des Patentanspruches 1 gelöst.
-
Die Erfindung geht dabei davon aus, daß die sich bei der laufenden
Überprüfung eines binären Signales zu vorgegebenen Zeitpunkten ergebenden aufeinanderfolgenden
Signalzustände in ihrer Kombination charakteristisch sind für das jeweils zugehörige
Binärzeichen entsprechend dem Wert "1" oder "0". Diese Signalzustandskombinationen
umfassen in der Regel nur eine geringe Anzahl von aufeinanderfolgenden Signalzuständen,
so daß der Speicheraufwand in einem Schieberegister für die Signalzustände einer
jeden für die Auswertung benötigten Kombination gering ist. Diese Kombinationen
steuern dann nach einem vorgegebenen Schema entsprechend dem auszuwertenden Format
die Auswahl zwischen den beiden möglichen Werten des Binärzeichens, so daß sich
als demoduliertes Empfangssignal eine Folge von aus diesen Werten zusammengesetzten
Binärzeichen ergibt. Als Auswahlschalter eignet sich besonders ein durch die jeweilige
Zustandskombination adressierbarer Speicher, der für jede Adresse den zugehörigen
Binärwert gespeichert enthält. Bedingt durch die jeweils eine Kombination bildende
Anzahl von Signalzuständen ist auch der Speicheraufwand hierfür verhältnismäßig
gering. Andererseits kann durch bloße Änderung der Binärwerte für die einzelnen
Adressen entsprechend dem jeweils auszuwertenden Format die Schaltungsanordnung
gemäß der Erfindung in einfacher Weise für verschiedene auszuwertende Formate eingestellt
und damit universeller eingesetzt werden.
-
Weiterbildungen der Erfindung ergeben sich aus den weiteren Patentansprüchen
und der nachfolgenden Beschreibung von in der Zeichnung dargestellten Ausführungsbeispielen
entsprechend der Erfindung. Im einzelnen zeigen FIG 1 ein BlockschaltbiE der Schaltungsanordnung
für den rmpfang binärer Signale,
FIG 2 ein erstes Ausführungsbeispiel
der Demodulatorschaltung nach FIG 1, FIG 3 ein zugehöriges Impulsdiagramm, FIG 4
ein weiteres Ausführungsbeispiel der Demodulatorschaltung in Anlehnung an die von
FIG 2 und FIG 5 ein zugehöriges Impulsdiagramm.
-
Die in FIG 1 gezeigte Schaltungsanordnung besteht aus einem Taktgeber
TG und der Demodulatorschaltung DC.
-
Der Taktgeber TG ermittelt aus dem eintreffenden binären Signal D
in an sich bekannter Weise Taktimpulse T, die nach Phase und Frequenz mit dem Datensignal
D synchronisiert sind, so daß die für die Auswertung bestimmenden Flanken einen
festen Bezug zum Datensignal D haben. Als Taktgenerator kann z.B. eine Anordnung
verwendet werden, wie sie aus der DE-PS 26 13 930 bekannt ist oder wie sie vorteilhafter
in der eigenen DE-Patentanmeldung P 32 34 576.3 (VPA 82P1786 DE) vom 17.09.82 beschrieben
ist Taktimpulse T und Datensignal D werden der Demodulatorschaltung DC zugeführt,
die das demodulierte Empfangssignal ES und zur Unterstützung der weiteren Auswertung
Bittaktimpulse BT liefert FIG 2 zeigt eine solche Demodulatorschaltung. Sie besteht
aus einem von den Taktimpulsen T getakteten Register REG mit mehreren Stufen, von
denen die Stufen Gab und C Dür die Zwischenspeicherung der eine Kombination bildenden
Signalzustände als Schieberegister geschaltet sind, wobei das Datensignal von der
Stufe A aufgenommen wird. Die weitere Registerstufe TE dient, wie noch erläutert
werden wird als Teilerstufe. Die Ausgänge der drei Schieberegisterstufen A,B und
C steuern
als Adressensignal einen Speicher SP an, der im vorliegenden
Falle aus acht Stufen besteht, von denen anhand des Adressensignals jeweils eine
angesteuert wird. Dabei wird das am Eingang der angesteuerten Speicherstufe jeweils
anliegende Signal zum gemeinsamen Ausgang A durchgeschaltet, der das demodulierte
Empfangssignal ES damit liefert. Welches Signal am Eingang der einzelnen Speicherstufen
0 bis 7 zur Verfügung steht, ist von dem auszuwertenden Format abhängig und entsprechend
programmierbar, was durch P angedeutet ist. Zur Ableitung der Bittaktimpulse BT
sind die Ausgänge der beiden Registerstufen A und B des Registers REG durch ein
ODER-Glied OR verknüpft, dessen Ausgang mit dem einen Eingang eines nachgeschalteten
UND-Gliedes mit invertiertem Ausgang NAND verbunden ist. Der andere Eingang dieses
UND-Gliedes ist mit dem Ausgang der Teilerstufe T verbunden, die zugleich die Bittaktimpulse
BT liefert.
-
Der Setzzustand der Teilerstufe T ist dabei vom Ausgangssignal des
UnD-Gliedes NAND abhängig.
-
FIG 3 zeigt das dazugehörige Impulsdiagramm mit dem Datensignal D
entsprechend dem Bi-Phase-Space-Format, d.h. eine Pegeländerung zu Beginn und in
der Mitte einer Bitperiode entspricht dem Binärwert "1" und eine Pegeländerung nur
zu Beginn einer Bitperiode dem Binärwert "O", wie gezeigt. Darunter folgen die synchronisierten
Empfangstaktimpulse T, deren Impulsperiode jeweils der Hälfte der Bitperiode ist
und deren bestimmenden Flanken, nämlich die steigenden Flanken, jeweils die Mitten
der Bitperiodenhälften bestimmen. Darunter folgen die in den Registerstufen A, B
und C jeweils gespeicherten binären Signalzustände, die mit jeder bestimmenden Flanke
der Taktimpulse T von Stufe zu Stufe entsprechend den einge-
zeichneten
Pfeilen.weiterwandern. Der jeder durch eine solche Signalzustandskombination festgelegten
Adresse zugeordnete Binärwert für das demodulierte Empfangssignal ES ergibt sich
für das gewählte Format nach folgender Tabelle
| Speicherstufe |
| O 1 2 3 4 5 6 7 |
| AO 1 O 1 O 1 O 1 |
| B O O O O 1 1 1 1 |
| ES X O 1 O O 1 O X |
wobei die Adressen 0 und 1 nicht auftreten dürfen.
-
In weiterer Folge sind die Ausgangssignale des ODER-Gliedes OR, der
Teilerstufe TE - als Bitik pulse BT und des UND-Gliedes NAND dargestellt.
-
Die Bittaktimpulse BT sind im Prinizip durch Teilung der Taktimpulse
T im Verkältnis 1 : 2 ableitbar.
-
Dabei sind aber zwei um 1800 gegeneinander verschobene Phasenlagen
möglich, von denen nur eine zur richtigen Auswertung, nämlich in der Mitte der einzelnen
Bitperioden des demodulierten Signales ES, führt.
-
Für das vorliegende Beispiel ist angenommen, daß die Phasenlage der
Bittaktimpulse BT entsprechend dem ausgezogenen Kurvenzug von Anfang an stimmt und
daß die mit einem Pfeil versehenen steigenden Flanken dieser Bittaktimpulse die
Auswertung bestimmen. Die beiden Verknüpfungsglieder OR und NAND überwachen diese
richtige Phasenlage, wobei als Prüfelement das längste zulässigeSignalelement, im
vorliegenden Falle das Binärzeichen " mit Pegel "O", verwendet wird, das die Grenzen
einer Bitperiode kennzeichnet und als einziges
die Zustandsfolge
"0-0" liefert, was durch das ODER-Glied OR überwachbar ist. Bedingt durch das UND-Glied
NAND bleiben bei einem Ausgangs signal mit dem Pegel 1 des ODER-Gliedes OR die Bittaktimpulse
BT in der Phase unverändert. Sind diese aber ursprünglich in der Phase um 180° verschobenj
wie gestrichelt angedeutet, dann führt das erste im Datensignal D auftretende Prüfelement
zu einer Korrektur K, da das UND-Glied NAND für eine volle Bittaktperiode eine "1"
liefert und dadurch eine Phasenschiebung um 1800 bewirkt, so daß mit dem schraffierten
Bittaktimpuls die richtige Phasenlage eingeleitet wird. Anstelle des Binärzeichens
0 mit Pegel ItO" könnte auch das mit dem Pegel "1"hèrangezogen werden, was durch
ein einfaches UND-Glied zu überwachen wäre.
-
Das in FIG 4 gezeigte Ausführungsbeispiel unterscheidet sich von dem
der FIG 2 durch ein anderes Format, nämlich dem Bi-Phase-Mark, der zu demodulierenden
Datensignale D, bei dem in Umkehrung des Modulationsverfahrens eine Pegeländerung
zu Beginn und in der Mitte einer Bitperiode dem Binärwert "0" und eine Pegeländerung
nur zu Beginn einer Bitperiode dem Binärwert "1" entspricht.
-
Außerdem wird das demodulierte Empfangssignal ES nicht unmittelbar
vom gemeinsamen Ausgang A des Speichers SP abgeleitet, sondern dieses Ausgangssignal
ES' wird einer in das Register REG einbezogenen Registerstufe ES zugeleitet und
am Ausgang dieser Stufe abgegriffen.
-
Das hat den Vorteil, daß das Ausgangs signal frei von Störungen ist,
die durch das laufende Wechseln der Ansteueradressen für den Speicher SP und damit
durch das laufende Umschalten zwischen den einzelnen Speicherstufen verursacht werden
könnte. Außerdem werden die Bittaktimpulse BT unmittelbar am Ausgang des TEXD-Glledes
NAND abgegriffen. Die Teilerstufe TE des Registers
REG hat daher
nur Steuerfunktion.
-
Prüfelement für die Einstellung der richtigen Phasenlage der Bittaktimpulse
BT ist in diesem Falle das sowonl mit dem Pegel "0" Binärzeichen mit dem Binärwert
"1"/als auch mit dem Pegel "1", was mit einem exklusiven ODER-Glied EXOR überwacht
wird, da nur bei diesen Prüfelementen die Zustandskombinationen "1-1" oder "0-0"
auftreten können.
-
FIG 5 zeigt wiederum das zugehörige Impulsdiagramm mit den gleichen
Impulszügen in gleicher Reihenfolge, allerdings mit dem Unterschied, daß die Bittaktimpulse
BT im vorliegenden Falle nicht von der Registerteilerstufe TE,sondern vom Ausgang
des UND-Gliedes NAND abgeleitet werden und daß das demodulierte Empfangssignal ES'
sich nach folgender Tabelle ergibt und um eine Taktimpulsperiode verzögert als Signal
ES zur Verfügung steht.
| Speicherstufe |
| 0 1 2 3 4 5 6 7 |
| A O 1 O 1 O 1 O 1 |
| B 0 0 1 1 0 0 1 1 |
| C 0 0 0 0 1 1 1 1 |
| ES' X 1 O 1 1 O 1 X |
Im vorliegenden Falle ist unterstellt, daß die Bittaktimpulse BT zunächst mit falscher,
d.h. mit um 180° verschobener,Phasenlage geliefert werden und die Teilerstufe TE
entsprechend gegensinnig gesetzt wird, was durch die ausgezogenen Kurvenzüge am
Anfang der zugehörigen Impulszüge angedeutet ist. Das führt dazu, daß bei Auftreten
der ersten Prüfkombination "1-1" eine Korrektur K durchgeführt wird, indem das
UND-Glied
NAND für eine volle Bittaktperiode am Ausgang eine "1" liefert und dadurch die notwendige
Phasenschiebung herbeiführt, damit mit dem schraffierten Bittaktimpuls die richtige
Phasenlage eingeleitet wird.
-
Die gestrichelten Kurvenzüge kennzeichnen im vorliegenden Fall die
von vornherein richtige Phasenlage der Bittaktimpulse BT.
-
Mit geringem Aufwand ist also neben der Demodulation auch eine Ableitung
der die Auswertung unterstützenden Bittakte BT möglich.
-
Das bei beiden Ausführungsbeispielen zugrundeliegende Lösungsprinzip
ist in analoger Weise auch auf binäre Datensignale mit anderem Format anwendbar.
-
5 Figuren 7 Patentansprüche