DE3220736C2 - - Google Patents
Info
- Publication number
- DE3220736C2 DE3220736C2 DE19823220736 DE3220736A DE3220736C2 DE 3220736 C2 DE3220736 C2 DE 3220736C2 DE 19823220736 DE19823220736 DE 19823220736 DE 3220736 A DE3220736 A DE 3220736A DE 3220736 C2 DE3220736 C2 DE 3220736C2
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- reverse current
- voltage control
- temperature
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45376—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using junction FET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die vorliegende Erfindung betrifft
eine Halbleiterschaltung gemäß dem Oberbegriff
des Patentanspruchs 1.
Halbleiterschaltungen
dieser Art sind aus der GB-PS 7 69 584 bekannt.
Seit der Verfügbarkeit von Halbleiterbauelementen ist man in der Lage,
komplizierte elektronische Funktionen bei äußerst niedrigen Kosten durchzuführen.
Einer der wesentlichen Faktoren der Kostensenkung ist die Möglichkeit,
derartige Bauelemente vor dem endgültigen Zusammenbau zu testen und/oder
abzugleichen. Mit dem Abgleich erhält man Leistungsverbesserungen; das
Testen vor dem endgültigen Zusammenbau eliminiert schadhafte oder nicht
leistungsgerechte Elemente, bevor zusätzliche Kosten anfallen.
Ein Hauptgrund für die Verwendung von Sperrschicht-Feldeffekttransistoren
(JFET′s) ist der sehr niedrige Eingangsstrom, der sich aus dem Sperrstrom
der in Sperrichtung vorgespannten Sperrschicht an der Gate-Elektrode ergibt,
die ihrerseits den Ausgangsstrom des Transistors steuert - im Gegensatz zu
einem bipolarem Transistor, dessen Basis in Flußrichtung vorgespannt ist
und einen Ruhestrom führt, der bei niedrigem Stromverstärkungsfaktor
erhebliche Werte annehmen kann. Dieses häufig auftretende Herstellungsproblem
verlangt einen Kompromiß zwischen Kostenaufwand und Resultat.
Demgegenüber läßt der Sperrstrom in der in Sperrichtung vorgespannten
Sperrschicht eines JFET sich äußerst geringhalten. Ein Eingangsstrom von
einem Picoampere bei Raumtemperatur wird routinemäßig erreicht; noch
niedrigere Werte sind ebenfalls möglich.
Bei jedem Halbleiterelement mit in Sperrichtung vorgespannter Sperrschicht
tritt jedoch das Problem auf, daß der Sperrstrom sich für jeweils etwa
10°C Temperaturzunahme verdoppelt; der bei 0° fließende Sperrstrom eines
solchen Halbleiterelements ist daher bei 125°C auf etwa das 5700-fache
angestiegen.
Während dieser extreme Anstieg des Sperrstroms für in Sperrichtung vorgespannte
Sperrschichthalbleiterelemente an sich bei Differenzverstärkern im
allgemeinen weniger stark ins Gewicht fällt, wird durch den Temperaturanstieg
die Ungleichheit der Sperrströme der Eingangstransistoren vergrößert, d. h.
eine 10%ige Differenz zwischen Eingangstransistoren mit einem Nenn-Sperrstrom
von einem Picoampere bei 0° wird bis 125°C zu einer Sperrstromdifferenz von
fast einem Nanoampere.
In der Vergangenheit hat man wie bei den bekannten Schaltungen gemäß
DE-OS 2 14 717 üblicherweise den Temperaturgang der Sperrstromdifferenz
zwischen den Eingangstransistoren vorweg kompensiert, indem man
ein einfach zweites Halbleiterelement mit in Sperrichtung vorgespannter Sperrschicht
vorsah, um den Sperrstrom des bzw. der Eingangstransistoren zu kompensieren.
Dieser Ansatz unterliegt jedoch den gleichen Schwierigkeiten,
die oben beschrieben sind, d. h., es ist schwierig, zwei in Sperrichtung
vorgespannten Sperrschichten mit genau dem gleichen Temperaturgang herzustellen.
Es besteht daher Bedarf für verbesserte Halbleiterschaltungen
der genannten Gattung bei denen nur
genauer Sperrstrommessung Halbleiterelemente mit
ähnlichen Temperaturgang ausreichen.
Weiterhin sind einige Nachkompensationsverfahren bekannt, bei
denen man aktive oder zugeordnete passive Transistoren (bspw. Lastelemente)
aufgrund gemessener Sperrstromwerte nach der Herstellung, aber vor dem endgültigen
Zusammenbau abgleicht. Mit am Chip angesetzten Sonden ist man
jedoch nicht in der Lage, Sperrströme oder Sperrstromdifferenzen in der
Größenordnung von 100 pA oder weniger genau genug zu messen und genau
genug abzugleichen; dieses Problem bei der Sperrstrommessung wird durch
elektrische Rausch- bzw. Störanteile und durch den Umlichteinfluß verschärft.
Es besteht daher auch Bedarf an verbesserten Sperrstrom-Kompensationsverfahren
für kleine Ströme in Halbleiteranordnungen mit in Sperrichtung
vorgespannter Sperrschicht wie bspw. Sperrschicht-Sperrströmen.
Es ist die Aufgabe der vorliegenden Erfindung, eine Schaltung
und ein Verfahren zum Verringern der Größe, Variationsbreite und
der Differenzen unerwünschter Gate-Sperrströme in Schaltungen mit in Sperrichtung vorgespannten
Sperrschicht-Feldeffekttransistoren anzugeben.
Diese Aufgabe wird hinsichtlich der Schaltung durch die kennzeichnenden
Merkmale des Patentanspruchs 1 und hinsichtlich des Verfahrens durch die
Merkmale des Patentanspruchs 4 gelöst.
Ein Verfahren, bei dem bei erhöhter Temperatur abgeglichen
wird, ist aus der US-PS 42 84 872 bekannt.
Die Unteransprüche 2 und 3 betreffen bevorzugte
Ausführungsformen der Schaltung gemäß Anspruch 1.
Die Halbleiterschaltung gemäß Anspruch 3 ist ein Differenzverstärker mit
niedrigem Eingangsruhestrom über einen breiten Temperaturbereich, bei dem
die Sperrströme der Halbleiteranordnungen sowie der
Halbleitervorrichtungen im wesentlichen
einander angeglichen werden, um den effektiven Eingangsruhestrom über einen
Bereich von Temperaturen zu verringern. Dieser Differenzverstärker weist zwei
integrierte spannungsempfindliche abgleichbare Stromquellen zur Kompensation
der temperaturabhängigen Sperrströme in den miteinander verbundenen Halbleiterelementen
auf. Die Ströme der Stromquellen und der Halbleiteranordnungen
werden dabei ebenfalls bei einer Temperatur gemessen, bei der die Kompensierströme
hoch sind, und die Spannungssteuereinrichtung wird durch Abgleich auf beste
Kompensation eingestellt.
Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand der Zeichnung erläutert; in dieser
zeigen
Fig. 1 eine Prinzipdarstellung einer Schaltung nach der vorliegenden Erfindung
zum Kompensieren eines Sperrschicht-Sperrstroms durch Abgleich;
Fig. 2 eine Prinzipdarstellung einer weiteren Schaltung nach der vorliegenden
Erfindung zum Kompensieren der Sperrschicht-Sperrströme in zwei Halbleiterelementen
für eine Differenz-Eingangsschaltung, und
Fig. 3 als Diagramm den Eingangsruhestrom (ordinate) als Funktion der
Temperatur (Abszisse) für die Schaltung der Fig. 1 vor und nach dem Abgleich.
Die Fig. 1 zeigt nun schematisiert eine beispielhafte Ausführungsform der
vorliegenden Erfindung. Die Schaltung der Fig. 1 enthält einen Sperrschicht-
Feldeffekttransistor (JFET) 1 beliebiger Polarität. Eine temperatur- und
spannungsempfindliche Kompensiereinrichtung 2 (bspw. ebenfalls ein Transistor)
ist mit dem JEFT 1 verbunden, wie dargestellt. Abgleichbare Spannungssteuereinrichtungen
4, 6 sind angeschlossen, wie dargestellt, um die Spannungen
über der Kompensiereinrichtung 2 und dem Transistor 1 einzustellen.
In der Ausführungsform nach Fig. 1 hat der Transistor 1 einen Gate-Strom,
der sowohl von der Temperatur als auch von der Sperrspannung zwischen
Drain und Gate abhängt. Die Stromkompensiereinrichtung 2 ist erwünschterweise
ein mit dem Transistor 1 ähnlicher bzw. identischer Transistor, um den
besten Temperaturgleichlauf des Kompensations- und des Gate-Stroms zu erreichen.
In diesem Fall handelt es sich bei der Kompensiereinrichtung 2
ebenfalls um einen Sperrschicht-Feldeffekttransistor, dessen Drain- und
Sourceanschlüsse miteinander und mit dem Gate des Transistors 1 verbunden
sind. Da die Sperrströme sowohl des Transistors 1 als auch der Einrichtung 2
mit der Spannung (und mit der Temperatur) zunehmen, können die
abgleichbaren Spannungssteuereinrichtungen 4, 6 auf besten Kompensation eingestellt
werden. Bei den abgleichbaren Spannungssteuereinrichtungen 4, 6 kann
es sich bspw. um abgleichbare Widerstandsnetzwerke handeln.
Das Verfahren des Kompensationsabgleichs sei anhand der Fig. 3 erläutert.
Obgleich man die Einrichtung 2 und den Transistor 1 vorzugsweise schon
auf möglichst gleichen Sperrstrom selektiert, beträgt der Eingangsruhestrom
vor dem Abgleich (vergl. die obere Gerade) bei 25°C fast 10 pA und steigt
bis 150°C auf über 10 nA an. Bei Raumtemperatur ist der zum Transistor 1
fließende Eingangsruhestrom so niedrig, daß er sich in der Fertigung
(bspw. mit Chipsonden) kaum noch genau genug messen läßt, um den erforderlichen
Abgleich zuzulassen. Indem man die Schaltungskombination bspw. auf eine
beheizte Einspannvorrichtung setzt und die Temperatur auf bspw- 150°C anhebt,
wird der gemessene Eingangsruhestrom weit weniger empfindlich gegenüber
Störsignalen und man kann einen präzisen Abgleich - mindestens bis zu
einem wiederum vom Rauschen bestimmten Wert - durchführen. Bspw. kann man
den Eingangsruhestrom durch Verstellen der Einrichtungen 4, 6 bei 150°C
von etwa 25 nA auf etwa 100 pA verringern.
Diese beispielhafte Differenz um den Faktor 250 bleibt über den in Fig. 3 gezeigten
Temperaturbereich erhalten, so daß sich der Eingangsruhestrom bei
25°C auf etwa 20 fA verringert. Die praktische Grenze dieser Verringerung
wird von der Auflösung und Genauigkeit der Strommessung bei erhöhten Temperaturen
bestimmt; die Kompensation wird also besser, wenn man bei der
mit anderen Einflußfaktoren kompatiblen höchstmöglichen Temperatur
mißt.
Die Fig. 2 zeigt eine analoge Schaltungsanordnung für den Fall von zwei
Sperrschicht-Feldeffekttransistoren 11, 33, die als Differenzelemente (bspw.
in einem Differenzverstärker) arbeiten sollen. Zwei Stromkompensiereinrichtungen
22, 42 bewirken eine individuelle Sperrstromkompensation der JFET′s
11 bis 33 durch Einstellen der beiden abgleichbaren Spannungssteuereinrichtungen
44, 66 (die den Einrichtungen 4, 6 der Fig. 1 entsprechen).
Die Einrichtung 66 kann bspw. Lastelemente für die Transistoren 11, 33
enthalten, die, um die Unterschiede der Arbeitseigenschaften der Transistoren
11, 33 auszugleichen, bei erhöhter Temperatur vor der abschließenden
Sperrstromkompensation durch Abgleich der beiden Spannungssteuereinrichtungen
44 (die entsprechend der Einrichtung 4 abgleichbar sind) eingestellt
werden.
Die oben beschriebenen Anordnungen und Verfahrensweisen lassen sich auch
auf andere Halbleiteranordnungen anwenden, deren Sperrströme die Leistungsfähigkeit
von Schaltungen beeinträchtigen. Bspw. wird bei einem bipolaren
Transistor der Kollektor-Basis-Sperrstrom mit dem Stromverstärkungsfaktor
multipliziert und erzeugt bei höheren Temperaturen unerwünschte Störanteile.
Eine geeignte Stromkompensiereinrichtung kann vorgesehen werden,
die man bei erhöhter Temperatur präzise abgleicht, um eine über einen
breiten Temperaturbereich wirkende Kompensation zu erreichen. Dieses Verfahren
ist allgemein immer dann anwendbar, wenn ein temperaturabhängiger
Strom bei hohen Temperaturen unerwünschte Störsignale bewirkt.
Das offenbarte Kompensationsverfahren ist insbesondere auch anwendbar,
wenn für zwei mit der Temperatur zunehmende Ströme über einen breiten
Temperaturbereich ein genauer Temperaturgleichlauf erforderlich ist; das
Verhältnis dieser Ströme kann sich auch von 1 : 1 unterscheiden, wie im Fall
der oben beschriebenen Sperrstromkompensation.
Claims (6)
1. Halbleiterschaltung zum Betrieb über einen breiten
Temperaturbereich, mit einer für den Betrieb vorgesehenen
Halbleiteranordnung (1), die bei Raumtemperatur
einen niedrigen und bei höherer Temperatur einen höheren
Sperrstrom aufweist, mit einer zur Kompensation
der Sperrstromes der Halbleiteranordnung (1) vorgesehenen
Halbleitervorrichtung (2), deren Sperrstrom einen
Temperaturgang aufweist, der dem Temperaturgang des
Sperrstromes der ersten Halbleiteranordnung (1) ähnlich
ist, und die so an die letztere angeschlossen ist,
daß sie dieser mindestens einen Teil von deren Sperrstrom
liefert, und mit einer trimmbaren
Spannungssteuereinrichtung (4, 6) zum Einstellen
der Größe der Sperrströme der Halbleiteranordnung und -Vorrichtung
im wesentlichen auf Gleichheit oder ein vorbestimmtes Verhältnis
dadurch gekennzeichnet, daß die Halbleiteranordnung (1) und
die Halbleitervorrichtung (2) Sperrschicht-Feldeffekttransistoren sind,
daß DRAIN und SOURCE des die Halbleitervorrichtung
(2) bildenden Sperrschicht-Feldeffekttransistors miteinander und mit
dem GATE des die Halbleiteranordnung (1) bildenden
Sperrschicht-Feldeffekttransistors verbunden sind und daß die Spannungssteuereinrichtung
(4, 6) die Spannung zwischen GATE und SOURCE bzw.
DRAIN der Halbleitervorrichtung (2) und die Spannung
zwischen DRAIN und SOURCE der Halbleiteranordnung
(1) einstellt.
2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet,
daß die Spannungssteuereinrichtung (4, 6)
zwei jeweils für sich trennbare Einheiten (4 bzw.
6) aufweist, von denen die eine (4) die für den Sperrstrom
der Halbleitervorrichtung (2) maßgebliche Spannung
und die andere (6) die für den Sperrstrom der
Halbleiteranordnung (1) maßgebliche Spannung einstellt.
3. Halbleiterschaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß die Halbleiterschaltung einen
Differenzverstärker bildet, bei dem beide Eingangsstufen als
Halbleiterschaltungen jeweils mit einer Halbleiteranordnung
(11 bzw. 33), einer Halbleitervorrichtung
(22 bzw. 42) und einer Spannungssteuereinrichtung
(44, 66) gemäß einem der vorhergehenden Ansprüche ausgeführt
sind.
4. Verfahren zum Abgleichen der Halbleiterschaltungen
nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet,
daß die jeweilige Schaltung in für sich
bekannter Weise auf eine gegenüber der normalen Betriebstemperatur
wesentlich höhere Temperatur erhitzt
wird und im erhitzten Zustand der Schaltung die Spannungssteuereinrichtung
(44, 66) getrimmt wird.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß die Spannungssteuereinrichtung (44, 66) derart
getrimmt wird, daß der effektive Sperrstrom der Halbleiteranordnung
auf eine Minimum herabgesetzt wird.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß die Spannungssteuereinrichtung derart getrimmt
wird, daß der Sperrstrom der Halbleitervorrichtung
(2) und der Sperrstrom der Halbleiteranordnung (1)
in einem vorbestimmten Größenverhältnis stehen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US29484481A | 1981-08-21 | 1981-08-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3220736A1 DE3220736A1 (de) | 1983-04-28 |
DE3220736C2 true DE3220736C2 (de) | 1993-03-25 |
Family
ID=23135190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823220736 Granted DE3220736A1 (de) | 1981-08-21 | 1982-06-02 | Schaltungsanordnung und verfahren zur sperrstromkompensation bei halbleitern |
Country Status (4)
Country | Link |
---|---|
JP (1) | JPS5834607A (de) |
DE (1) | DE3220736A1 (de) |
FR (1) | FR2511809B1 (de) |
GB (1) | GB2104331B (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3811950A1 (de) * | 1988-04-11 | 1989-10-19 | Telefunken Electronic Gmbh | Schaltungsanordnung zur arbeitspunkteinstellung eines transistors |
DE10212863B4 (de) | 2002-03-22 | 2006-06-08 | Siemens Ag | Ansteuerschaltung für einen Sperrschicht-Feldeffekttransistor |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB769584A (en) * | 1954-09-20 | 1957-03-13 | Mullard Radio Valve Co Ltd | Improvements in or relating to means for compensating transistor circuit arrangements in relation to external conditions |
US3622902A (en) * | 1969-11-26 | 1971-11-23 | Bendix Corp | Fet differential amplifier |
DE2147179C3 (de) * | 1971-09-22 | 1984-11-08 | Robert Bosch Gmbh, 7000 Stuttgart | Monolithisch integrierte Stromquelle |
US3921013A (en) * | 1973-05-30 | 1975-11-18 | Rca Corp | Biasing current attenuator |
US3863169A (en) * | 1974-01-18 | 1975-01-28 | Rca Corp | Composite transistor circuit |
US4068254A (en) * | 1976-12-13 | 1978-01-10 | Precision Monolithics, Inc. | Integrated FET circuit with input current cancellation |
US4284872A (en) * | 1978-01-13 | 1981-08-18 | Burr-Brown Research Corporation | Method for thermal testing and compensation of integrated circuits |
-
1982
- 1982-06-02 DE DE19823220736 patent/DE3220736A1/de active Granted
- 1982-06-16 FR FR8210490A patent/FR2511809B1/fr not_active Expired
- 1982-06-28 JP JP57111419A patent/JPS5834607A/ja active Pending
- 1982-07-19 GB GB08220863A patent/GB2104331B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB2104331A (en) | 1983-03-02 |
GB2104331B (en) | 1985-10-09 |
FR2511809B1 (fr) | 1987-01-09 |
DE3220736A1 (de) | 1983-04-28 |
JPS5834607A (ja) | 1983-03-01 |
FR2511809A1 (fr) | 1983-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3001552C2 (de) | ||
DE3836338A1 (de) | Temperaturkompensierte stromquellenschaltung mit zwei anschluessen | |
DE2846202C3 (de) | PNP-Stromspiegelschaltung | |
DE2917237C2 (de) | ||
DE3634051C2 (de) | ||
DE3420068C2 (de) | ||
DE2637808C2 (de) | Schaltungsanordnung zur Kompensation der herstellungsbedingten Sollwert-Abweichungen von integrierten Halbleiterschaltungen | |
DE2718491A1 (de) | Schaltungsanordnung zur verstaerkung der signale eines elektromagnetischen wandlers und zur vorspannungserzeugung fuer den wandler | |
EP0273103B1 (de) | Schaltungsanordnung für einen Sensor | |
DE3832448A1 (de) | Messverstaerker mit programmierbarer verstaerkung | |
EP1336136A1 (de) | Verfahren zum abgleichen eines bgr-schaltkreises und bgr-schaltkreis | |
DE2620282A1 (de) | Nichtlinearer gleichspannungsverstaerker fuer messzwecke | |
DE4022697A1 (de) | Sensor | |
DE2635218A1 (de) | Anordnung zum schutz eines transistors | |
DE4015459A1 (de) | Integrierter hochfrequenz-eingangsdaempfer | |
DE10156026B4 (de) | Komparatorschaltung sowie Verfahren zum Bestimmen eines Zeitintervalls | |
DE4119917A1 (de) | Ueberstromdetektoreinrichtung | |
DE3220736C2 (de) | ||
DE2660031C2 (de) | Digitale Anzeigeschaltung für einen fotografischen Belichtungsmesser | |
DE2938849C2 (de) | Anordnung zur Erzeugung einer temperaturkompensierten Gleichspannung | |
DE102019130240A1 (de) | Vorrichtungen und verfahren zum setzen und klemmen einer knotenspannung | |
DE3831086C1 (en) | Method for determining the alignment of two regions formed in an integrated monolithic (semiconductor) circuit | |
DE3408284C1 (de) | Unipolarer Stromverstärker für Fotodioden | |
DE2433368A1 (de) | Anordnung zum kompensieren des einflusses der temperaturabhaengigkeit der kenndaten von elektronischen bauelementen | |
DE1924783A1 (de) | Schaltungsanordnung zur Umwandlung einer Widerstandsaenderung in eine proportionale Leitwertaenderung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: HIEKE, K., DIPL.-ING., PAT.-ANW., 8013 HAAR |
|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8330 | Complete disclaimer |