DE3213408A1 - Ladungsgekoppelte anordnung - Google Patents

Ladungsgekoppelte anordnung

Info

Publication number
DE3213408A1
DE3213408A1 DE19823213408 DE3213408A DE3213408A1 DE 3213408 A1 DE3213408 A1 DE 3213408A1 DE 19823213408 DE19823213408 DE 19823213408 DE 3213408 A DE3213408 A DE 3213408A DE 3213408 A1 DE3213408 A1 DE 3213408A1
Authority
DE
Germany
Prior art keywords
charge
type
parallel
electrodes
ccd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823213408
Other languages
English (en)
Inventor
Leonard Jan Maria Esser
Ludovicus Gerardus Maria 5621 Eindhoven Heldens
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3213408A1 publication Critical patent/DE3213408A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833Buried channel CCD
    • H01L29/76858Four-Phase CCD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/1057Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components comprising charge coupled devices [CCD] or charge injection devices [CID]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833Buried channel CCD
    • H01L29/76841Two-Phase CCD
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/912Charge transfer device using both electron and hole signal carriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

O · ν · · 9
PHN 9999 "T 16.3.1982
"Ladungsgekoppelte Anordnung" .
Die Erfindung bezieht sich auf eine ladungsgekoppelte Anordnung vom Bulk-Kanaltyp mit einem Halbleiterkörper mit einer an eine Oberfläche grenzenden Oberflächenschicht vom ersten Leitungstyp, in der eine Anzahl ähnlicher Oberflächenzonen vom zweiten Leitungstyp angebracht sind, die sich parallel zueinander in der Oberflächenschicht erstrecken und zusammen mit den da- **-"' zwischenliegenden und an die Oberfläche grenzenden Teilen
der Oberflächenschicht eine Gruppe paralleler und nebeneinander liegender CCD—Zeilen von abwechselnd dem ersten und dem zweiten Leitungstyp definieren.
Eine derartige Anordnung mit komplementären vergrabenen Kanälen ist u.a. aus der US-PS 4.229.754 bekannt. In dieser Patentschrift sind keine Anweisungen gegeben, wie die Signale ausgelesen und abgeführt werden können. Eine auf der Hand liegende Lösung wäre, wie in Fig. 1 der vorliegenden Anmeldung dargestellt ist, jeden Kanal mit einem konventionellen Ausgang zu versehen. Dies hat den Nachteil, dass, falls die Anzahl von Kanälen gross ist, auch die Anzahl von Kontakten gross ist, was eine komplexe und viel Raum beanspruchende Verdrahtung mit sich bringen würde. Ausserdem würden infolge der Streuung in der Grosse der Ausgangskapazitäten bei gleichen Ladungspaketen die Kanäle doch verschiedene Ausgangs-2E> signale liefern ("fixed pattern noise").
Die Erfindung hat die Aufgabe, eine ladungsgekoppelte Anordnung eingangs beschriebener Art anzugeben, die eine einfache und gedrängte Ausgangskonfiguration aufweist. Die Erfindung hat ausserdem die Aufgabe, eine ^O ladungsgekoppelte Anordnung eingangs beschriebener Art anzugeben, die eino Ausgangskonfiguration aufweist, mit der ein gutes Signal/Rausch-Verhältnis erhalten werden kann.
PHN 9999 2" 16.3.1982
Eine derartige Anordnung ist nach der Erfindung dadurch gekennzeichnet, dass die Ausgänge der genannten CCD-Zeilen vom ersten bzw. vom zweiten Leitungstyp mit den Paralleleingängen eines Reihenregisters vom ersten Leitungstyp bzw. mit den Paralleleingängen eines Reihenregisters vom zweiten Leitungstyp verbunden sind, wobei diese Reihenregister ebenfalls durch CCD-Zeilen vom Bulk-Kanaltyp gebildet werden, wobei das Reihenregister vom zweiten Leitungstyp durch eine weitere in der Oberflächenschicht angebrachte Oberflächenzone vom zweiten Leitungstyp definiert ist, die zwischen der Gruppe paralleler CCD-Zeilen und dem Reihenregister vom ersten Leitungstyp liegt, das durch einen neben dem Reihenregister vom zweiten Typ liegenden Teil der Oberflächenschicht definiert ist, und wobei Mittel vorhanden sind, mit deren Hilfe unter dem Reihenregister vom zweiten Leitungstyp Unterführungen gebildet werden können, über die Ladungspakete von der Gruppe paralleler CCD-Zeilen vom ersten Leitungstyp auf das Reihenregister vom ersten Leitungstyp übertragen werden können.
Durch die Bildung der Unterführungen können sowohl die Löcherpakete als auch die Elektronenpakete über einen gemeinsamen p-leitenden Reihenkanal bzw. einen gemeinsamen η-leitenden Reihenkanal ausgelesen oder abgeführt werden. Ein besonderer Ausgang für jeden einzelnen Parallelkanal ist daher nicht mehr erforderlich, so dass eine erhebliche Raumeinsparung und in der Verdrahtung eine erhebliche Vereinfachung erhalten werden kann. Dadurch, dass ausserdem die Gruppe p-leitender Kanäle und die Gruppe η-leitender Kanäle je einen gemeinsamen Ausgang aufweisen, kann eine wesentliche Verbesserung im Signal/Rausc!^-Verhältnis erhalten werden.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestoJ.lt und worden im folgenden näher
" beschrieben. Es zeigen:
Fig. 1 eine schematische Draufsicht auf eine komplementäre Kanäle enthaltende ladungsgekoppelte An—
PHN 9999 ^r , 16.3.1982
- fr*
Ordnung mit konventionellen Ausgängen,
Fig. 2 einen Schnitt durch die Anordnung in Fig. 1 längs der Linie II-II,
Figuren 3 und k Schnitte längs der Linien III-III bzw. IV-IV,
Fig. 5 Potentialprofile, die beim Betrieb der Anordnung nach Fig. 1 auftreten,
Fig. 6 Taktspannungen als Funktion der Zeit t zum Betreiben der Anordnung nach Fig. 1, Fig. 7 Potentialprofile, die bei den angelegten Spannungen nach Fig. 6 im Halbleiterkörper erhalten werden,
'*"■""' Fig. 8 eine schematische Draufsicht auf einen
CTD-Sensor nach der Erfindung,
Fig. 9 in vergrössertem Massstab einen Teil dieses Sensors,
Figuren 10 und 11 Schnitte längs der Linien X-X bzw. XI-XI in Fig. 8,
Figuren 12 und 13 schematisch die an die An-Ordnung nach Fig. 8 angelegten Taktspannungen,
Fig. 14 eine schematische Draufsicht auf einen SPS-Speicher nach der Erfindung,
Fig. 15 in vergrössertem Massstab einen Teil des SP-Uebergangs dieses Speichers, Fig. 16 schematisch die an diesen Speicher anzubiegenden Taktspannungen,
Fig. 17 einen Schnitt durch eine Zweiphasen-CCD nach der Erfindung,
Fig. 18 schematisch die daran anzulegenden Taktspannungen,
Fig. 19 eine schematische Draufsicht auf eine weitere Ausführungsform eines CTD-Sensors nach der Erfindung,
Fig. 20 schematisch die an diese Anordnung angelegten Taktspannungen,
Fig. 21 einen Schnitt (quer zu der Ladungstransportrichtung) durch eine andere Ausführungsform einer CCD
PHN 9999 «V 16.3.1982
nach der Erfindung,
Fig. 22 einen Schnitt durch eine noch weitere Ausfülorungsform einer CCD nach dor Erfindung,
Fig. 23 schematiscbePotentialprofile, die in der Anordnung nach Fig. 22 entstehen, und
Fig. 24 noch eine Abwandlung einer CCD nach der Erfindung.
Die Anordnung nach den Figuren 1-4 enthält einen Halbleiterkörper 1 mit einer an die Oberfläche 2 grenzen-
JO den Oberflächenschicht 3 vom einen Leitungstyp, die auf dem Trägerkörper 4 vom anderen, entgegengesetzten Leitungstyp angebracht ist. Jn der hier beschriebenen Aus — führungsform besteht die Oberflächenschicht 3 aus pleitendem Silicium und der Trägerkörper aus n-leitendem Silicium, aber es dürfte einleuchten, dass die Leitungstypen auch umgekehrt werden können und dass statt des Siliciums auch andere Halbleitermaterialien verwendet werden können. Ausserdem kann der Trägerkörper 4 statt durch ein homogenes Substrat auch durch ein Substrat mit einer η-leitenden Teilschicht gebildet werden, die über einen pn-Uebergang in eine darunterliegende p-leitende Schicht übergeht.
Die p-leitende Oberflächenschicht 3, die auf übliche Weise durch Ionenimplantation oder durch epitaktische Ablagerung erhalten werden kann, weist z.B. eine Dicke von etwa 2,5/um und eine Dotierungskonzentration von etwa 4.10 /cm3 auf. Die Dotierungskonzentration des Substrats 4 beträgt etwa 5·10 /cm3 und seine Dicke ist etwa 300 /um.
In der p-leitenden Schicht 3 sind eine erste CCD-Zeile 5 vom p-Kanaltyp und eine angrenzende zweite CCD-Zeile 6 vom n-Kanaltyp definiert. Die Zeilen 5 und sind beide vom Bulk-Kanaltyp, d.h. vom Typ, bei dem der Ladungstransport wenigstens im Aires ent liehen im Inneren des Halbleiterkörpers 1 stattfindet.
Die CCD-Zeile 6 mit dem η-Kanal enthält dazu eine in der Schicht 3 erzeugte η-leitende Oberflächenzone
PHN 9999 -§■ 1.6.3.1982
7, die äich von der Oberfläche 2 her über nur einen Teil der Dicke der p-leitenden Schicht 3 darin erstreckt. Die Dicke und di@ Dotierungskonzentration sind derart niedrig gewählt, dass in der Zone 7 über ihre ganze Dicke eine Ver-
g armungszon© unter Vermeidung von Durchschlag erzeugt werden kann, wobei diese Dicke und Dotierungskonzentration 2.B, ©twa 0,6/um bzw. 2.10 Atome/cm3 betragen.
Nach dar Erfindung enthält die n-leit©nd© Qbefläehansieht 3 neben der η-leitenden Oberflächenzone
JO mindestens ©in© zweite n-ieitende Oberflächenzone 8, di© wenigstens praktisch mit der Zone 7 identisch ist und ©in© zweite n-Kanal-Bulk-CGD-Zeile 9 parallel mn der CCD-Zeil© 6 definiert. Die Zonen 7»8 schliessen ©inen gwisehenlieg©nd@n Teil 10 der p-leitenden Oberflächenschicht 3 ©in,
Ig der dem Kanal der genannten p-Kanal-CGD«Z©il© 5 entspricht. Dazu ist der gegenseitige Abstand der n-l©itend©n Oberfläeh@nzon©n 7 und 8 d©rart gross in bezug auf di© Dick© d©r Halbleit@rschieht 3 und di© Tief© der Zonen 7»8 gewählt, da@s durch das Anlegen von Spannungen für L8eh©r Potentialminima in dem Teil 10 der Schicht 3 und Fot©ntialsp©rr©n in d©n T©il©n 11 d©r Oberflächenschicht 3 unter dan nl©it©nd©n lönmn 7»8 ©r^eugt werden.
In dar hier beschriebenen Anordnung nach, der Erfindung liegen di© n^Kanal-GGD 6 und di© p-Kanai-GGD
2B 5 nieht übereinander, sondern nebeneinander, wodurch di© Ladunfsapeieherkapazitäten in b©iden Kanälen etwa gleich sind. Aus@©rdem beanspruchen di© Kanal© infolg© d©r
für di© p-Kanal-Ztilen und di© p»Xanai-Z©il©n ©in© laterale Begrenzung für di© n»Kanai»Z©il©n bild©n, v©r»
Big wenig Raum,wodurch auf ©infaeh© Weise ©in© ven Z©il@n in ©in©m g©msinsam©n Halbltit©rk8rp©r anfgbi'aeat werden kann. Um di©s au illustrieren, sind in den Pi§uj?©n neben den bgreltis g©nannt©n Kanälen 5 und 6 neeli ©in© weiter© p-Kanal-GGD»Zgll© 12 mit d©m Teil 13 p-leitenden Oberfläohenzon© 3 und ©in© n-Kanal-GGD«· mit der fi-l©it©nden Ob©rfläeh©ng©n© 15 darf©»
9999 *ö* 16.3.1982
stellt und es dürfte einleuchten, dass die Struktur einfach noch erweitert werden kann.
Zum Kanäle mit etwa gleichen LadungsSpeicherkapazitäten zu erhalten, sind die Kanäle etwa gleich breit ausgeführt, wobei diese Breite im vorliegenden Ausführungsbeispiel 15/um beträgt. Die p-leitenden Gebiete 10,13 dürfen erwünsentenfalls etwas breiter ausgeführt werden, um etwaige Unterschiede in den Ladungsspeicherkapazitäten, die u.a. durch einen Dotierungskon- zentrationsunterschied herbeigeführt werden, auszugleichen. Die Anordnung enthält weiter die üblichen Taktspannungselektroden 16, 17 und 18, die sich parallel zu der Oberfläche 2 quer zu der Ladungstransportrichtung erstrecken. Diese Elektroden sind in den Figuren der Einfachheit halber durch direkt nebeneinander liegende Leiterbahnen dargestellt, aber es leuchtet ein, dass auch Elektrodenkonfigurationen sich gegenseitig teilweise überlappender Bahnen aus z.B. polykristallinem Silicium verwendet werden können. Die Elektroden I6-I8 sind auf einer die Oberfläche 2 bedeckenden Isolierschicht 19» z.B. einer Oxidschicht mit einer Dicke von etwa 0,07 - 0,1 /tun angebracht.
Die Elektroden 16 - 18 erstrecken sich quer über die CCD-Zeilen 5, 6, 9, 12 und 14. Wie u.a. aus Fig.
2 ersichtlich ist, weist die Oxidschicht 19 wenigstens in einer Richtung quer zu der Ladungstransportrichtung eine praktisch gleichmässige Dicke auf, dies im Gegensatz zu der beschriebenen bekannten Anordnung mit komplementären Kanälen, in der Sprünge in der Oxiddicke als laterale Kanalbegrenzung verwendet werden.
Die CCD-Zeilen 6, 9 und 14 vom n-Kanaltyp enthalten auch weiter eine η -Eingangszone 20 mit einer Elektrode 21 und eine η -Ausgangszone 22 mit einer Elektrode 23. Die p-Kanal-CCD-Zeilen 5 und 12 enthalten je eine ρ -Eingangszone 2k, die mit der Elektrode 25 verbunden ist, sowie eine ρ -Ausgangszone 26, die mit der Ausgangselektrode 27 verbunden ist. Zwischen den Eingangs-
13408
PHN 9999 >" 16.3.1982
'JO -
zonen der CCD-Zeilen und den Taktelektroden 16 - 18 sind eine Eingangselektrode 28 und eine Abtastelektrode ("sample gate") 29 vorhanden.
Beim Betrieb werden an das η-leitende Substrat k eine Spannung von z.B. OV, an die p+-Aus gangs zonen 2.6 eine Spannung von z.B. -35 V und an die η-leitenden Ausgangszone 22 eine Spannung von etwa 0 V angelegt.
An die Taktelektroden 16 - 18 werden z.B. Taktspannungen angelegt, die zwischen -10 und -20 V varriieren.
1Q Ausgehend von der Poisson-Gleichung, kann das Potential im Halbleiterkörper berechnet werden. In Fig. 5 ist der Potentialverlauf1 in dem Halbleiterkörper als Funktion des ^»^ Abstandes d von der Oberfläche schematisch dargestellt.
In dieser graphischen Darstellung ist als Abszisse der Abstand in dem Halbleiterkörper von der Oberfläche 2 und als Ordinate das Potential aufgetragen. Die Linie 30 gibt die Oberfläche der Oxidschicht 19, die Linie 31 die Oberfläche 2, die Linie 32 die pn-Uebergänge zwischen den nleitenden Oberflächenzonen 7» 8» 15 einerseits und der pleitenden Oberflächenschicht 3 andererseits und die Linie 33 den pn-Uebergang zwischen der p-leitenden Oberflächenschicht 3 und dem η-leitenden Substrat k an. Die Kurven 3k und 35 stellen das Potentialprofil an den Stellen der n-Kanäle bei Elektrodenspannungen von -10 bzw. -20 V dar.
In den η-leitenden Oberflächenzonen 7> 8, 15 wird ein Potentialmaximum (= Potentialminimum für Signalpakete bildende Elektroden) in einiger Entfernung von der Oberfläche 2 erhalten. In den unterliegenden Teilen 11 der pleitenden Schicht 3 werden Potentialminima erhalten. Die
3Q Kurven 36 und 37 stellen das Potentialprofil an den Stellen der p-Kanäle 10, 13 bei Elektrodenspannungen von -10 bzw. -20 V dar. In der p-leitenden Schicht 3 werden in einiger Entfernung von der Oberfläche Potentialminima erhalten, in denen aus Löchern bestehende Ladungspakete gespeichert werden können. Dank der Wahl von Dotierungskonzentrationen und Abmessungen sind die Podrentdalminima in den p-leitonden Gebieten 10, 13 tiefer als die Potentialminima
13408
PHN 9999 s8r 16.3.1982
in der p-leitenden Schicht 3 unter den η-leitenden Zonen 7, 8, 15. Dadurch sind die Kanäle der p-Kanal-CCD-Zeilen 5, 12 auf zweckmässige Weise begrenzt, ohne dass besondere Kanalbegrenzende Mittel erforderlich sind. Die Kanäle der
κ n—Kanal—CCD-Zeilen 6, 9 und 14 sind lateral von den in der Sperrichtung vorgespannten pn-Uebergängen zwischen den nleitenden Zonen 7> 8« 15 einerseits und der p-leitenden Schicht 3 andererseits begrenzt.
Die Anordnung kann weiter auf die für CCD's übliche Weise z.B. als eine Drei- oder Vierphasenanordnung betrieben werden, aber es wird ohne weiteres klar sein, dass die hier beschriebenen Prinzipien auch in Zweiphasen— oder Vierphasenausführungen angewandt werden können. Fig. 6 zeigt die Taktspannungen 0-, 02 und 0„, die an die Elektroden 16, 17 bzw. 18 angelegt werden können, als Funktion der Zeit. An die Elektrode 29 wird die Abtastspannung 0_ angelegt. An die Taktelektrode 28 kann eine besondere Spannung angelegt werden. In diesem Falle wird aber die Elektrode 28 der Einfachheit halber als mit der Elektrode 17 verbunden gedacht, an die die Taktspannung 0„ angelegt wird. Die Spannungen 0.. , 0O, 0~ und 0_ ändern sich zwischen einem Maximum von z.B. -10 V und einem Minimum von z.B. -20 V. Der mittlere Pegel beträgt z.B. -15 V. Es wird klar sein, dass dieser mittlere Pegel auch durch eine sich allmählich ändernde Spannung ersetzt werden kann.
Die Eingangssignale, die in Ladungspakete umgewandelt werden müssen, werden z.B. den Eingangsdioden 20, 2h zugeführt.
In Fig. 7a ist zur Verdeutlichung das Potential diagramm im Eingangsteil einer n-Kanal-CCD-Zeile (positives Potential nach unten) zu einer Anzahl in Fig. 6 ange gebener Zeitpunkte dargestellt, während in Fig. Tb das Diagramm im Eingangsteil in einer p-Kanal-CCD zu denselben Zeitpunkten (Potential nach oben) dargestellt ist: Zu t sind die Elektroden 16 (0..) am positivsten und die Elektroden 18 (0„) am negativsten. Dies bedeutet, dass unter 0- für Elektronen eine Potentialmulde vorhanden ist, in
• *
! ί..:··\.:":·":.Λ::.32134Ο8
PHN 9999 "? 16.3.1982
der Ladung (Elektronen) in der n-Kanal-CCD gespeichert xverden kann, während unter j?L eine Potentialmulde für Löcherpakete in der p-Kanal-CCD vorhanden ist. Die nleitenden Eingangszonen der n-Kanal-CCD!s und die pc leitenden Eingangszonen der p-Kanal-CCD's sind, wie sich aus Fig. 7a bzw. Jh erkennen lässt, elektrisch von den (schraffiert dargestellten) Ladungspaketen durch zwischenliegende Potentialsperren getrennt.
Zu t1 geht JZL auf -15 V, während 02 auf -10 V ansteigt und 0„ und jZL konstant bleiben. In den n-Kanal registern x^erden die Elektronenpakete auf eine folgende Stufe übertragen (siehe Fig. 7a). In den p-Kanalregistern ^ findet jedoch zu diesem Zeitpunkt kein Transport statt,
d.h., dass die Löcher unter den Elektroden 18 (jüi_) (Fig. 7b) bleiben.
Zu t„ steigt 0_ auf -10 V an, wodurch die nleitenden Eingangszonen 20 elektrisch mit Potentialmulden verbunden werden können, die unter den Elektroden 28 (0o) in &en n-Kanalregistern (Fig. 7a) gebildet werden. In den p-Kanalregistern bleiben die p-leitenden Eirgangszonen 2k elektrisch isoliert.
Zu t„ steigt 0„ auf -15 V an und sinkt JZi1 auf -20 V herab. 0„ bleibt auf -10 V. In den p-Kanalregistern (siehe Fig. 7b) werden die Löcherpakete auf die folgende Stufe übertragen. In den n-Kanalregistern (Fig. 1V*- Ja. bleiben die Elektronenpakete unter den Elektroden (0?) ·
Zu tr sinkt jzS- auf -15 V herab, wodurch die nleitenden Eingangszonen 20 in den n-Kanalregistern wieder von der Potentialmulde unter den Eingangselektroden 28 getrennt werden, so dass unter den Elektroden 28 ein- neues Ladungspaket 35 erhalten ist, dessen Grosse ein Mass für das Eingangssignal ist, das der zugehörigen Eingangszone 20 zugeführt ist. Dieses Ladungspaket kann auf gleiche Weise wie oben beschrieben weiter transportiert werden. Zu t, sinkt 0r wieder von -15 V auf -20 V herab, wodurch die p-leitenden Eingangszonen 2k in den p-Kanalregistern mit Potentialmulden unter den Elektroden 28 (^2)
PHN 9999 J*T 16.3.1982
in den p-Kanalregistern verbunden werden können (siehe Fig. Tb). Zu ts- steigt 0. wieder auf -15 V an, wodurch in den p-Registern unter den Elektroden 28 Pakete 36 von Löchern gebildet sind, die ein Mass für die den pleitenden Zonen 2k zugeführten Eingangssignale sind. Diese Pakete von Löchern können dann auf die auch bereits beschriebene Weise weiter durch die p-Register hindurchtransportiert werden.
Obgleich die Ladungskapazität in den p-Kanal-
«Q registern bei gleichen lateralen Abmessungen der Kanäle etwas kleiner als in den n-Kanalregistern sein kann wegen der verschiedenen Abstände zwischen den Potentialminima und den Elektroden, ist dieser Unterschied für viele Anwendungen dennoch auf einen annehmbaren Wert herabgesetzt
^g im Vergleich zu dem Fall, dass die n- und die p-Kanalregister übereinander statt nebeneinander liegen. Ausserdem kann eine weitere Anpassung von Ladungsspeicherkapzitäten auf einfache Weise dadurch erhalten werden, dass z.B. die Breite der p-Kanalregister etwas grosser als die Breite
2Q der n-Kanalregister gewählt wird. Auch kann die Ladungsspeicherkapazität in den p-Kanalregistern dadurch erhöht werden, dass in den p-Kanälen die Oberflächendotierung erhöht wird, wie bereits in der
DE-OS 2k 12 699 der Anmelderin beschrieben ist, deren Inhalt als Referenz in der vorliegenden Anmeldung enthalten ist. Erwünschtenfalls können auch die n-Kanäle 7» 8 und 15 mit einem derartigen Dotierungsprofil versehen werden.
Die hier beschriebene Anordnung kann auf ein-
3Q fache Weise mit Hilfe von Standardtechniken hergestellt werden. Die vergrösscrung der Dichte in bezug auf Übliche ladungisgekoppelte Anordnungen wird dadurch erhalten, dass die p-Kanäle zugleich als laterale Begrenzung für die n-Kanale dienen, ixnd umgekehrt, so dass besondere Mittel, die in den üblichen ladungsgekoppelten Anordnungen für die laterale Begrenzung der Kanäle erforderlich sind, in einer Anoril11un.fi nach dor Erfindung ttberflüsKig sind.
13408
PHN 9999 y 16.3.1982
Das hier beschriebene Ausführungsbeispiel enthält eine p-leitonde Oberflächenschicht 3, in der durch Dotierung η-leitende Zonen 7» 8 und 15 angebracht sind. Diese Konfiguration ist in einer Anzahl von Fällen, insbesondere wenn hohe Anforderungen an die Geschwindigkeit gestellt werden, mit der die Anordnung betrieben werden kann, zu bevorzugen, weil eine mögliche Herabsetzung der Transportgeschwindigkeit in den p-Kanälen infolge der niedrigeren Beweglichkeit von Löchern (in bezug auf Elektronen) wenigstens teilweise durch Driftfelder ausgeglichen werden kann, die in den verhältnismässig tiefen p-Känälen grosser als in den verhältnismässig untiefen <w·' n-Kanalregistern sein können. In den Fällen, in denen an
die Betriebsgeschwindigkeit weniger hohe Anforderungen gestellt werden, können jedoch die Leitungstypen naturgemäss mit Vorteil umgekehrt werden.
Fig. 8 zeigt eine schematische Draufsicht auf ein Ausführungsbeispiel einer ladungsgekoppelten Anordnung nach der Erfindung, das sich auf einen Sensor für eine Kamera bezieht. Fig. 10 zeigt einen Querschnitt längs der Linie X-X in Fig. 8 und weiter einen Querschnitt längs der Linie X'-X1, wobei diese Querschnitte nur darin voneinander verschieden sind, dass die reflektierende Schicht 48, die durch gestrichelte Linien angedeutet ist, nur zu dem Querschnitt längs der Linie X'-X· gehört und nicht im oberen Teil der Fig. 8 vorkommt. Uebrigens werden im vorliegenden Ausführungsbeispiel für entsprechende Teile dieselben Bezügsziffern wie im vorhergehenden Ausführungsbeispiel verwendet.
Der Sensor enthält einen Halbleiterkörper 1, dessen Zusammensetzung mit der des Halbleiteskörpers 1 im vorhergehenden Ausführungsbeispiel mit einem n-leitenden Substrat 4 und einer darauf erzeugten p-leitenden Oberflächenschicht 3 identisch sein kann. In dieser Oberflächonschicht ist eine Anzahl η-leitender Oberflächenzonen 7 erzeugt, die voneinander durch streifenförmige zwischonliogondG Teile 8 der p-leitenden Oberflächen-
13408
PHN 9999 Λ^ 16.3.1982
schicht 3 getrennt sind. Die η-leitenden Zonen 7 bilden wieder die Kanäle der n-Kanal-COD'η und die Teile 8 die Kanäle der p-Kanal-CCDfs.
Die Zeilen 7, 8 sind in zwei Hälften unterteilt, wobei die obere Hälfte, die mit A bezeichnet ist, den Bildaufnahmeteil bildet, während die untere mit B bezeichnete Hälfte den Speicherteil bildet. Die Kanäle 7 und 8 münden in ein mit C bezeichnetes Reihenregister, das eine p-Kanal-CCD mit der p-rleitenden Zone 4i und eine
IQ n-Kanal-CCD mit der η-leitenden Zone 42 umfasst. Die Kanäle (Zonen) 41 , 42 stehen, wie aus Fig. 8 ersichtlich ist, quer auf den Kanälen 7» 8 und sind mit Anschlüssen 43» versehen, denen die Videoausgangssignale entnommen werden können und über die die p- und η-Kanäle mit Hilfe der in 3er Figur nicht dargestellten Spannungsquellen auf einer geeigneten Spannung vorgespannt werden können.'
Der Sensor ist daher vom sogenannten "frame transfer"-Typ, bei dem das aufzunehmende Bild in dem Teil A in eine Matrix von Ladungspaketen umgewandelt wird.
Diese Matrix wird dann in verhältnismässig kurzer Zeit auf das Register B übertragen, das mittels der reflektierenden Al-Schicht 4O gegen einfallende Strahlung abgeschirmt ist. Die in dem Teil B gespeicherten Pakete können dann zeilenweise in die Register C eingeschoben und nacheinander ausgelesen werden, während zu gleicher Zeit im Teil A wieder ein neues Ladungsmuster erzeugt wird.
Dei· Sensor ist über seinen Umfang von einem η-leitenden Ring 45 begrenzt, der oben in Fig. 8 mit den n-Kanälen 7 verbunden ist. Der Ring 45 begrenzt auf der Oberseite die p-Kanäle 8 und auf der Unterseite den p-Kanal 41 . Das p-leitende Gebiet 46, das zwischen d~-m Ring 45 und dem benachbarten n-Kanal 7 liegt, könnte als ein Teil des Aufnahmete11es A und des Speicherteiles B ausgebildet werden. Im dargestellten Ausführungsbeispiel wird jedoch das Gebiet 46 über eine Oeffnung im Ring 45 mittels einer Verbindung 47 mit dem ausserhalb des Ringes 45
Gebiet verbunden, um Ladung im Gebiet 46 abzu-
PHN 9999 yZ 16.3.1982
führen. Die Oeffnung im Ring 45 kann mittels eines leitenden Verbindung 48, die elektrisch gegen die Verbindung isoliert ist, überbrückt werden. Der Ring 45 kann erwünschtenfalls z.B. auf der Oberseite über einen oder mehrere weiter nicht dargestellte Kontakte an ein geeignetes Potential gelegt werden.
Es sei bemerkt 3 dass in der Zeichnung nur
einige CCD-Zeilen 7»8 dargestellt sind, dass jedoch diese Anzahl tatsächlich viel grosser sein wird und viele Hunderte betragen kann.
Die Teile A, B und C sind mit je einem besonderen Taktelektrodensystem 01..,f6^ versehen, d.h., dass im vorliegenden Ausführungsbeispiel die CCD-Zeilen mit Vierphasentaktelektroden betrieben werden. Die p™ und n-Kanäle in den Teilen A und B enthalten, wie im vorhergehenden Ausführungsbeispiel, gemeinsame Elektroden in Form von aus zwei Schichten bestehenden sich überlappenden polykristallinen Siliciumbahnen 49-52, wie in Fig. 11 gezeigt ist. Der Al-Ueberzug 4O kann sich erwünschtenfalls über der η-leitenden Zone 45 und dem p-leitenden Gebiet 46 im Teil A erstrecken. Zur Verdeutlichung des Parallel/Reihenübergangs ist in Fig. 9 ein Teil des Registers C (mit einer Grosse von etwa zwei Zellen) vergrössert dargestellt.
Die Elektroden 53 und 55 sind in einer ersten Schicht aus polykristallinem Silicium gebildet. Die Streifen 53 bilden einen Teil einer Kammstruktur, die mit einem Al-Streifen 53a kontaktiert werden kann. Die Elektroden 55 werden durch Finger gebildet, die in derselben Polyschicht wie die Elektroden 53 hergestellt sind, und können mittels einer Al-Bahn 57 miteinander und mit einer Spannungsquelle verbunden werden. Die Elektroden $k und 56 sind in einer zweiten polykristallinen Siliciumschicht oder Al-Schicht (die gegen die erste Polyschicht, die in Fig. 9 gestrichelt dargestellt ist, elektrisch isoliert ist) gebildet. Dio Elektroden 56 und 54 bilden zwei ineinander eingreifende Kammkonfigurationen, wobei die Finger
13408
PHN 9999 >^ 16.3.1982
54 miteinander durch den Streifen ^ha. und die Finger 56 miteinander durch den Streifen 56a verbunden sind. Die Basis 50 der Kammkonfiguration mit den Elektroden 56 kann über der letzten Taktelektrode des Speicherteiles B liegen, mit deren Hilfe die Signale des Teiles B in das Register C eingeschoben werden können. Diese Taktelektrode, die in der genannten ersten oder einer weiteren darunterliegenden Polysiliciumschicht gebildet werden kann, ist der Deutlichkeit halber in Fig. 9 nicht dargestellt.
Zur Erläuterung der Wirkungsweise der Anordnung sind in Fig. 12 und Fig. 13 die Taktspannungen, die beim Betrieb an die Elektroden angelegt werden, als Funktion der Zeit dargestellt. Fig. 13 zeigt die Taktspannungen, die an den Aufnahmeteil A angelegt werden, wobei t^ die
JtJ Periode angibt, in der ein erzeugtes Ladungsmuster von dem Teil A in den Teil B eingeschoben wird, während t. die Integrationsperiode angibt, in der ein aufgefangenes Bild in ein Ladungsmuster umgewandelt wird. Im Intervall -t können an den Speicherteil B dieselben Taktspannungen J^1J 0n> $r> und 0h wie an den Aufnahmeteil A angelegt werden; im Intervall t. werden an den Speicherteil die in Fig. 13 dargestellten Spannungen fil, 0' , 01 und 0f angelegt.
Der Aufnahmeteil A, der Speicherteil B sowie die Reihenregister C werden als Vierphasensysteme betrieben. Die Taktspannungen weisen, im Gegensatz zu dem vorhergehenden Ausführungsbeispiel, nur zwei Pegel von z.B. -10 und -20 V auf, mit Ausnahme der Spannung V_„, die drei Pegel aufweist; darauf wird nachstehend noch näher eingegangen. An die n- und p-leitenden Gebiete und an das Substrat können grundsätzlich dieselben Spannungen wie an entsprechende Gebiete im vorhergehenden Ausführungsbeispiel angelegt werden.
Zur Erläuterung der Wirkungswed se wird der Einfachheit halber davon ausgegangen, dass im Aufnahmeteil A ein Ladungsmuster gespeichert ist, das zu dem Speicherteil B transportiert wird. Dieser Transport findet auf folgende
.iü-ü:i-O..-::32i3408
PHN 9999 JS 16.3.1982
Weise statt:
Zu t_ (Fig. 12) liegen die Elektroden, an die die Spannungen JO^ und 0~ angelegt werden und die nachstehend als die 0«~ bzw. die ^„-Elektrode bezeichnet werden, auf -10 V und die 0„- und 0. -Elektroden auf -20 V. Unter den 0.. - und ^--Elektroden befinden sich dann Elektronen und unter den jZL- und ^-Elektroden sind Löcher vorhanden. Zu t. bleiben JZL und 0. auf -10 bzw. -20 V, während 0^ und 0 auf -20 bzw. -10 V gerückt sind. Die Elektronen verteilen sich dann unter den 0?- und 0„~Elektroden, xvährend sich die Löcher unter den 0u~ und 0..-Elektroden verteilen. Zwischen t.. und t~ bleiben die 0..- und Swj/ die JZL-Elektroden auf -20 bzw. -10 V, während nun die 02- und 0,-Elektroden auf -10 bzw. -20 V gerückt sind» Die Löcher verschieben sich dann unter die 0-,- und 0r,~ Elektroden, während die Elektronen unter den 0n~ und 0j,-Elektroden gespeichert sind.
Auf diese Weise kann das ganze Ladungsmuster von Löchern und Elektronen von dem Teil A in den Teil B eingeschoben werden. Wenn am Ende von ΐΏ der Transport beendet
XJ
und der ganze Teil A leer ist, fängt das Intervall t. an und kann aufs neue ein Bild in ein Ladungsmuster von Löchern und Elektronen umgewandelt werden. Dazu wird beispielsweise ' an die 0^- und ^,,-Elektroden eine Spannung von -20 V und an die 0o~ und 0^-Elektroden eine Spannung von -10 V angelegt. Dadurch werden in den n-Kanal-CCD1s erzeugte Elektronen unter den 0■,- und 0O -Elektroden gespeichort. In den p-Kanal-CCD's werden erzeugte Löcher unter den 0„- und 0,-Elektroden gespeichert.
Während der Aufnahme des Bildes kann die im Speicherteil gespeicherte Information über die Reihenregister C ausgelesen werden. Fig. 13 zeigt schematisch die Taktspannungen, die in t. an die Taktelektroden des Speicherteiles B {0«', 0X, 01, 0l) angelegt werden, und die Spannungen V, die an die Taktelektroden 53-56 des Reihenregisters C angelegt werden. Mit t wird das Zeitintervall angegeben, in dem eine Zeile, die in die Reihenregister
FHN 9999 Jr& 16.3.1982
eingeschoben ist, ausgelesen wird. Der Ladungstransport in den C-Registern erfolgt von rechts nach links mit Vierphasentaktspannungen auf gleiche Weise wie der Ladungstransport von dem Teil A zu dem Teil B. Wenn eine g Zeile ausgelesen ist, wird eine neue Zeile in die C-Register aus dem Speicherteil eingeschoben, wobei zu gleicher Zeit die anderen Zeilen im B-Register sich um eine Stelle verschieben. Dies geschieht in dem Zeitintervall, das in Fig. 13 mit t (Parallel/Reihe) bezeichnet
ps
ist.
Zu tr liegen die 0~'- und die 0r«-Elektroden an -10 V, während die 0..1- und 02' -Elektroden an -20 V liegen. Unter den 01 t— und 0·-Elektroden sind also Löcher gespeichert, während unter den 0q'~ und 0j*-Elek-
^g troden sich Elektronen befinden. Die Elektroden 53 und 56 im Reihenregister liegen zugleich an -20 V, während die Elektroden 54, 55 an -10 V liegen. Ein Transport von Elektronen von den 0,,'- und 0r'-Elektroden zu dem Reihenregister 42 wird durch die niedrigere Spannung an den 0-1'- und· 0o' -Elektrocien verhindert. Ein Transport von Löchern zu dem p-Register wird durch die Potentialsperre in der p-leitenden Schicht 3 unter dem n-Register 42 verhindert. Zur Uebertragung von Löchern wird zu t_ an die Elektroden ö3 eine zusätzliche negative Spannung, z.B.
von -35 V, angelegt. Dadurch wird die Potentialsperre in der p-leitenden Schicht 3 unter dem n-Register 42 herabgesetzt, so dass die Löcher, die unter den 0'-, 0p·- Elektroden gespeichert sind, über das Gebiet unter dem n-Register 42 in das p-Register 41 des Teiles C fliessen können und sich nach dem Transport hier unter den Elektroden 53 und 54 verteilen, die dann auch an -20 V liegen.
Zu t_ liegen die Elektroden 56 an -10 V und
bilden dadurch eine Sperre zur Begrenzung der Löcherpakete im Register 41 . Zu tg und t_ sind 0^ und 0 ' nacheinander auf -10 V gerückt. Die unter den letzten 01 f- und 0O·- Elektroden vorhandenen Löcher werden nun völlig zu dem Reiheriregister transportiert, während zu gleicher Zeit in
PHN 9999 "Ή1 ϊ6.3.1982
dorn Speicherte!! Π alle Löcherpakete in Richtung auf das Reihciiregister verschoben werden. Ausserdem gehen zwischen t( und t„ ;4 « bzw. 0, ! auf -20 V, wodurch die Elektronen zu den 0'- und 0O ' -Elektroden verschoben werden. Zu to
r und t_ gehen die 0*1- und 0„'-Elektroden wieder auf -20 V. Sy ι ti
Die unter den letzten 01 I- und 0 '-Elektroden vorhandenen Elektronen werden dann in das Register C unter den Elektroden 55» 56 geschoben, die an -10 V liegen. Zu gleicher Zeit liegen die Elektroden 33 wieder an -20 V. Eine ganze
}q Zeile von Löcher- und Elektronenpaketen ist nun in den Teil C eingeschoben und kann dann auf die bereits beschriebene Weise weiter in dem Teil C zu den Ausgangsklemmen 43, 44 transportiert werden, an denen die Ausgangssignale für die üblichen weiteren Bearbeitungen ausgelesen werden.
In dem hier beschriebenen Ausführungsbeispiel wird der Parallel/Reihentransport der Löcher dadurch bewirkt, dass an die Elektroden 53 eine zusätzliche negative Spannung von -15V angelegt wird. Diese zusätzliche
2Q Spannung kann erwünschtenfalls dadurch herabgesetzt werden, dass die Dotierungskonzentration in dem p-leitenden Gebiet unter der η-leitenden Zone 42 erhöht wird. Da eine derartige zusätzliche Dotierung auch die Potential-Verteilung im n-Kanal 42 in dem Sinne beeinflussen wird, dass die Potentialmulden für die zu transportierenden Elektronen weniger tief werden, kann mit Vorteil in einer untiefen Oberflächenzone des n-Kanals 42 die Dotierungskonzentration an Verunreinigungen vom η-Typ erhöht werden. Auf diese Weise kann verhindert werden, dass beim Transport von Elektronen durch den Kanal 42 ein Teil der Elek-Lronen zu dom rip«? ich or teil B zurückfliosst.
Weiten; Vorteile einer zusätzlichen Dotierung in einer verhältriismässig dünnen Oberflächenschicht der Transportkaniile, die auch in den Kanälen des Teiles A und dos Teiles B und ausser in den n—Kanälen auch in den p-Kaiirllen angebracht werden kann, sind in der I)E-OS 2k 12 699 der Anmelderin
PHN 9999 -+8 16.3.1982
bosi'liriobon, deren liihiil fc als Referenz in der vorliegenden Anmeldung enthalten ist.
Um das Ausschmieren von Ladungsträgern-infolge örtlicher Ueberbelichtung ("Blooming") zu vermeiden, können an sich bekannte Techniken in üblichen Anordnungen angewandt werden. So kann jeder p- und η-Kanal an einer seiner Längsseiten mit einer ρ - bzw. η -Drainzone versehen sein, die lateral von dem zugehörigen Kanal durch eine Ueberlaufsperre getrennt ist. Auch kann die Anordnung in bezug auf Abmessungen und Dotierungskonzentrationen derart hergestellt werden, dass bei bestimmten anzulegenden Spannungen bei Ueberbelichtung überschüssige Ladungsträger vom einen Typ in senkrechter Richtung, d.h. in der Kanalrichtung, und überschüssige Ladungsträger vom anderen Typ in einer Richtung quer zu der Kanalrichtung ausgeschmiert werden, so dass bei Wiedergabe des aufgenommenen Bildes ein überbelichteter Punkt sternförmig wiedergegeben wird. Dies ist viel weniger störend als ein senkrechter Strich über dem wiedergegebenen Bild, der infolge von Uebei-belichtung beim Fehlen sogenannter "Antiblooming"-Mittel entsteht.
Fig. 14 zeigt eine schematische Draufsicht auf eine CCD-Speicheranordnung vom SPS-Typ nach der Erfindung. Der wichtigste Teil der Anordnung wird durch den Speicherteil ÖO gebildet, in den die Ladungspakete parallel von oben nach unten längs einer Anzahl paralleler CCD-Zeilen geschoben werden. Diese Zeilen enthalten wieder eine Anzahl paralleler n-Kanal-CCD-Zeilen 9» die durch zwischenliegende p-Kanal-CCD-Zeilen 12 abgewechselt und begrenzt werden. Die n-Zeilen 9 bilden die Paralleleingänge eines n-Kanal-CCD-Ausgangsregisters 42 und die p-7oilen 12 bilden die Paralleleingänge des p-CCD-Ausgangsregisters 41. Die Register 9, 12 und 41 und 42 entsprechen den Parallelteilen A, B bzw. den Ausgangsregistern 41, 42 im vorhergehenden Ausführungsbeispiel und werden ebenfalls mit einem Vierphasentaktsystom betrieben.
Die Anordnung enth.'tlt xveitor ein p—Eil
PHN 9999 -+9 16.3.1982
-η-
register ']k2 mit Eingängen 143 bzw. 144 zum Zuführen der Speichorinformation.
Die Eingangselektrode 144 kann bei Anwendung einer unterliegenden Oxidschicht geeigneter Dicke gegebenen-
g falls als Gate-Elektrode einer Schaltung verwendet werden, wodurch vermieden werden kann, dass Ladung von dem Eingang des p-Eingangsregisters 141 zu dem p-Ring rings um den Parallolteil fliesst. Die Information wird in den Registern 141, 142 mit Hilfe eines Vierphasentaktsystems transporig tiert, das die Taktelektroden 153-156 enthält. Für den Reihen/Paralleltransport sind von diesen Elektroden wenigstens die Elektroden 153 in zwei Teile geteilt, und zwar den Teil 153a, der zu dem p-Register 141 gehört, und den Teil 153b, der einen Teil des η-Registers 142 bildet.
Fig. 15 zeigt in etwas grösserem Massstab eine schematische Draufsicht auf einen Teil der Reihenregister 141,142. Auf der Unterseite dieser Figur sind einige n- und p-Parallelregister 9» 12 angegeben. Die erste Taktelektrode 0UUt die in der vorliegenden Ausführungsform beispielsweise als besondere Elektrode 0uh über den Paralleleingängen zwischen den Registern 141, 142 einerseits und den Registern 9> 12 andererseits angegeben ist, ist der Deutlichkeit in Fig. 15 halber weggelassen. Die Elektroden 153a, die miteinander durch den Streifen 157 verbunden sind, sind z.B. in einer ersten polykristallinen Siliciumschicht gebildet. In einer zweiten PoIyschicht können dann die Elektroden 153b, die die Elektroden 153a überlappen und miteinander durch den Streifen 158 verbunden sind, zusammen mit den Elektroden 155 gebildet sein, die durch den Streifen 159 miteinander verbunden sind. In einer dritten gestrichelt dargestellten Polyschicht können die Elektroden 154, die durch den Streifen 16θ miteinander verbunden sind, und die Elektroden 156 gebildet werden. Die Elektroden I56 sind dabei in Form gesonderter Finger angebracht, die durch einen gemeinsamen Streifen I6I aus z.B. Al miteinander verbunden sind. Die Kontakte zwischen dem Al und dem Polymaterial wind iii Fig. 15 schraffiert dar-
FHN 9999 *θ- 16.3.1982
-23-
gestellt.
Zur Erläuterung der Wirkungsweise der Anordnung sei auf Fig. 16 verwiesen, in der sciiematisch die Taktspannungen dargestellt sind, die an die Elektroden
S 153-15ö und an die Taktelektroden ^L -0h und ^hh anSe~ legt werden. In den mit fcn angegebenen Intervallen werden Locher— und Elektronenpakete in das p— bzw. n—Register 141 bzw. 142 mit Hilfe von Vierphasentaktspannungen auf die bereits an Hand des vorhergehenden Ausführungsbeispiels beschriebene Weise eingeschoben. Der Reihen/Paralleltransport findet im Intervall t statt.
Zu t1 befinden sich die Löcher unter den Elektroden 153a-, 156 (beide -20 V) und die Elektronen sind unter den Elektroden 154, 155 (beide -10 V) vorhanden.
Es sei angenommen, dass unter der ersten Elektrode {0hh) des Parallelteiles keine Ladung vorhanden ist. Der Transport von Löchern von den Elektroden 153a zu dieser Elektrode 0^h ("20 V) wird durch die Sperre unter dem n-Reihenregister i42 verhindert.
Zwischen t. und to sinkt daher V «,, auf -35 V herab, wodurch diese Sperre verschwindet. Zu gleicher Zeit steigt V, r,- auf -10 V an und können Löcher unter das Reihenregister 142 hindurch zu $uu fHessen. Zwischen t? und t« steigt V1 auf -10 V an, während 0r^ auf -20 V und V auf -35 V bleiben, so dass Löcher zu 0λλ. befördert werden. Zwischen t„ und t^ steigt V r_, wieder auf -20 V an, während $u\, auf —10 V ansteigt. In dieser Situation befinden sich alle Löcherpakete unter den 0h- und 0„-Elektroden, die ebenfalls an -20 V liegen. Zwischen tr und t,-steigt ^1 auf -10 V an, während 0 auf -20 V herabsinkt, wodurch die Löcherpakete unter den 0p- und 0^- Elektroden befördert werden.
Bis zum Zeitpunkt t„ bleiben die Elektronen im
mir er don Elektroden 134, 155 und I5O· Die Pakete sind dabei voneinander durch die niedrige Spannung an den Elektroden 153b getrennt. Zwischen t„ und t. geht 0. . zu -10 V, während V , und V^ auf -20 V herabsinken.
PHN 99<?9 1^H 16.3.1982
Die ICloktroiion vorteilen sich nun unter den Elektroden 155 und S^i1I1' Zwischen t. und t sinkt "V auch auf -20 V herab, während 0 auf -10 V ansteigt, wodurch alle Elektronenpakete unter der Elektrode 0. . unti der nächst-
g liegenden Elektrode 0Λ gespeichert werden. Zwischen t und ts sinkt 0^u wieder auf -20 V herab, während 0_ auf -10 V ansteigt, wodurch, sich die Elektronenpakete über einen Abstand von einer Elektrode in dem Parallelteil verschieben.
Die Löcher- und Elektronenpakete können dann mit einer günstig gewählten Frequenz weiter in dem Parallelteil nach unten transportiert und dort zeilenweise auf gleiche Weise wie im vorhergehenden Ausführungsbeispiel in die Reihenausgangsregister 41 , k-2 eingeschoben und über diese Register zu den Ausgangsklemmen k-3> hh befördert werden.
Die Eingangsreihenregister 141, 1^2 können sofort nach demKeihen/Paralleltransport wieder mit einer neuen Zeile von Information gefüllt werden, die wieder auf die beschriebene Weise auf den Parallelteil übertragen worden kann.
Die bisher beschriebenen Ausführungsbeispiele bezogen sich im wesentlichen auf Drei- oder Vierphasen-CCD1 s, aber es dürfte einleuchten, dass alle an sich bekannte Techniken zum Erhalten von Zweiphasen- oder sogar Einphasenanordnungen auch in Vereinigung mit den Prinzipien der vorliegenden Erfindung angewandt werden können. So kann z.B. eine für Zweiphasenbetrieb erforderliche Asymmetrie in der Potontialverteilung mit Hilfe von Ionenimplantation von Verunreinigungen unter den Takt — elektroden -erhalten werden. Dabei soll berücksichtigt werden, dass eine Verunreinigung von einem bestimmten Typ, z.B. vom η-Typ, in den n-Kanalregistern eine Potentialmulde und in den p-Kanalregistern eine Potentialsperre herbeiführt. Dies hat zur Folge, dass, wenn angenommen wird, dass in bezug auf die Transportrichtung die Implantation in die n- und die p-Kanäle auf derselben Seite der
PIIN QQQQ TZ 16.3.1982
35"
Elektroden durchgeführt wird, der Ladungstransport in den p-Kanalregistern dem in den n-Kanalregistern entgegengesetzt sein wird.
Durch Anwendung verschiedener Implantationen für die n- und p-Kanäle und/oder durch Durchführung der Implantation auf verschiedenen Seiten der Elektroden können Zweiphasen-OOD-Anordnungon nach der Erfindung mit einem Ladungstransport in derselben Richtung erhalten werden.
Fig. 17 zeigt eine Ausführungsform einer Zweiphasen-CCD-Anordnung nach der Erfindung, bei der der Ladungstransport in den n- und den p-Kanälen in derselben Richtung stattfindet. Diese Figur zeigt einen Querschnitt durch einen Teil einer Anordnung in der Ladungstransportrichtung, wobei durch die gestrichelte Linie die Tiefe der η-Kanäle angegeben ist. Die Oberfläche des Körpers 1 ist mit einer streifenförmigen Oxidschicht 71 überzogen, die dünne Teile 72 und dickere Teile 73 enthält. Die Taktelektroden sind derart angebracht, dass jede Elektrode sowohl auf einem dünnen Teil als auch auf einem dicken Teil liegt. Dadurch entstehen sowohl für die Löcher "]h als auch für die Elektronen 75 Potentialminima unter der dicken Oxidteilen 73 und Potentialsperren unter den Oxidschicht te ilen 72 unter den linken Teilen der Elektroden.
Infolge dieser Asymmetrie bewegen sich die Löcher und die Elektronen beide beim Anlegen der Taktspannungen ^1 und ,$„ nach rechts.
Fig. 19 zeigt eine schematische Draufsicht auf einen Teil einer Ausführungsform einer Zweiphasenabwandlung des CCD-Sensors nach Fig. 8. Fig. I9 zeigt einen Teil des Speicherteiles B und den angrenzenden Teil der Ausleseregister k I , h2, wobei nur drei n-Kanalr e gist er 7 und drei p-Kanalregister 10 des Speicherteiles B dargestellt sind.
Im Gegensatz zu der Ausführungsform nach Fig. S werden dio Register 7» 1() durch Zweiphasen-CCD« s mit Takt elektroden </S und ji,, gebildet. Die dazu erforderliche; Asymmetrie ist: dadurch erhalten, dass unter den
PHN 9999 ABr 16.3.1982
Elektroden zusätzliche Implantationen durchgeführt werden, derart, dass beim Anlegen geeigneter Taktspannungen unter der unteren Hälfte jeder Elektrode eine Potentialmulde und unter der oberen Hälfte eine Potentialsperre für die betreffenden Ladungsträger entstehen. In der Zeichnung ist die Trennlinie zwischen den genannten Hälften durch gestrichelte Linien angegeben. Im vorliegenden Ausführungsbeispiel ist dazu unter der unteren Hälfte jeder Elektrode in den n-Kanalregistern 7 eine zusätzliche n-Implantation (mit η bezeichnet) und in den p-Kanalregistern eine zusätzliche p-Dotierung (schematisch mit ρ bezeichnet) durchgeführt. Diese Implantationen können naturgemäss auch im Aufnahmeteil A durchgeführt werden.
Die Reihenregister kl, k-2 können auf gleiche Weise als Zweiphasenregister ausgebildet sein. Dies ist aber nicht not\vendig. Diese Register können auch auf die im Ausführungsbeispiel nach Fig. 8 beschriebene ¥eise als Vierphasenregister ausgebildet werden. In dem hier beschriebenen Ausführiingsbeispiel werden jedoch die Aus — leseregister 4i, k2 durch Dreiphasen-CCD·s gebildet, in denen jede Zeile drei Elektroden 0~ , 0„ und jZ(„ enthält.
Die Uebertragung von dem Speicherteil auf die Reihenregister 41, 42 erfolgt mit Hilfe der Taktelektrode 0p', die gleichphasig zu den Elektroden 0„ getaktet wird, wobei jedoch die Amplitude der Taktspannung verschieden ist. In Fig. 20 sind die verschiedenen Taktspannungen als Funktion der Zeit t dargestellt. In der Zeilenperiode T1.
wird jeweils eine Zeile mit Hilfe der Taktelektroden 0„, 0. , 0r ausgelesen. Diese Spannungen bewirken den Transport von Löchern und Elektronen von links nach rechts. Im Zeitintervall ΤΏ werden 0~ und 0~ getaktet, wodurch das ganze Muster von Löchern und Elektronen sich in den Registern 7 und 10 um eine Stelle nach unten verschiebt. Die Löcher, die unter 0 ' gespeichert sind, können z.B. durch den zusätzlichen positiven Impuls an 0O X auf das Register 41 unter cias Registear k2 hindurch übertragen und in dem Register '41 unter den Elektroden 0~, 0^ gespeichert werden.
j.U'U'V ":-.:-::.32134O8
PHN 999Q -&T 16.3.1982
Während des positiven Spannungsimpulses 0„' werden Elektronen von unter der nächstliegenden ^L -Elektrode auf fOo ' übertragen, während diese, wenn 0O' wieder zu dem niedrigen Spannungspegel geht, auf das Register 42 unter den Elektroden 0- übertragen werden.
In den bisher beschriebenen Ausführungsformen ist die p-leitende Oberflächenschicht 3 auf einem nleitenden Gebiet 4 angebracht, das durch ein Substrat oder einen Ausgangskörper gebildet wird. Es ist aber auch
]q möglich, das η-leitende Gebiet 4 in Form einer dünnen Schicht anzubringen, die ihrerseits wieder zur Bildung von Transportkanälen benutzt werden kann. Eine derartige Ausführungsform ist im Querschnitt (quer zu der Ladungstransportrichtung) in Fig. 21 dargestellt. Diese Figur zeigt einige n-Register 7» 8, 15 und p-Register 10. Die Elektronen- und Löcherpakete sind mit - bzw. + bezeichnet. Die p-leitende Schicht 3 ist auf einer dünnen n-leitenden Schicht 4 angebracht, über deren ganze Dicke ein Erschöpfungsgebiet für Bulk-Ladungstransport gebildet werden kann. Das Potentialprofil, das durch das Anlegen von Spannungen in der p-leitenden Schicht 3 und den darin angebrachten η-leitenden Zonen gebildet wird, setzt sich grundsätzlich in der η-leitenden Schicht 4 fort. Dadurch werden in der η-leitenden Schicht 4 Potentialalminima (für Elektronen) unter den n-Kanälen 7, 8 und 15 und Potentialsperren unter den p-Kanälen 10 gebildet. In den Potentialmulden können Elektronen gespeichert und transportiert werden, die z.B. durch Absorption von Licht in oder nahe bei der Schicht 4 erzeugt werden. Erwünschtenfalls kann, wie in Fig. 21 angegeben ist, unter der nleitenden Schicht noch eine dünne p-leitende Schicht 83 angebracht werden, die auf der Unterseite von dem nleitenden Substrat 82 begrenzt wird. Durch passende ¥ahl der Dicke und der Dotierungskonzentration kann auch in der Schicht 83 über ihre ganze Dicke ein Verarmungsgebiet gebildet werden, wobei das genannte Potentialprofil der Schicht 3 sich in der Schicht 83 fortsetzt und - für
PHN 9ι)(>9 *δ 16.3. 1982
Löcher - Potentialminima unter den p-Kanälen 1ü und Potentialsperren unter den η-leitenden Gebieten 7» 8 und 15 bildet. Löcher, die in der Schicht 83 erzeugt werden, können dadurch in den genannten Potentialminima in Form
κ von Paketen gespeichert werden, die voneinander durch die genannten Sperren getrennt sind.
Fig. 22 zeigt einen Schnitt (quer zu der Ladungstransportrichtung) durch eine Ausführungsform einer ladungsgekoppelten Anordnung nach einem zweiten Aspekt
ig der Erfindung. Die Anordnung enthält einen Halbleiterkörper 85, in dem eine Anzahl von CCD-Kanälen definiert
sind,, von denen__Fig._22 nur v-ier^jie.jgt,^ uiid zwar^jaweju ^ .
Kanäle 86 und zwei Kanäle 87· Diese Kanäle liegen nebeneinander und erstrecken sich parallel (senkrecht zu der Zeichnungsebene) in dem Halbleiterkörper und enthalten ein gemeinsames System von Taktelektroden, von denen die Figur nur eine, und zwar die Elektrode 88, darstellt. Die Elektrode 88 ist durch eine Isolierschicht 89, z.B. aus Siliciumoxid, gegen den Körper 85 isoliert. Im vorliegenden Ausführungsbeispiel kann der Halbleiterkörper 85 wieder aus einem η-leitenden Siliciumsubstrat 90 mit einer p-leitenden Oberflächenschicht 91 aufgebaut sein, aber es ist einleuchtend, dass die Leitungstypen auch hier ohne weiteres umgekehrt werden können.
Die Kanäle 86, 87, die, wie in den vorhergehenden Ausführung'sbeispielen, aneinander grenzen, sind in dem vorliegenden Ausführungsbeispiel nicht entgegengesetzt dotiert, sondern beide mit Dotierungsstoffen dotiert, die denselben Leitungstyp, hier der p-Typ, herbeiführen. Die Dotierungskonzentration der Kanäle 86 ist aber z.B. durch Ionenimplantation höher als die der Kanäle 87 gertutcht, wodurch das Potentialprofil an der Stelle der Kanäle 86 von dem an der Stelle der Kanäle 87 verschieden ist.
Fig· 23 zeigt data Potentialprofil V im Halbleiterkörper bei verschiedenen angelegten Spannungen. An die Schicht 91, das Substrat 90 und die Taktelektroden 38
j Ü*L:"r':..:.::.32134O8
PHN 9999 -Λ6 16.3.1982
werden derartige Spannungen angelegt, dass in der Schicht 91 über ihre ganze Dicke eine Erschöpfungssch-icht erzeugt wird. An der Stelle der Kanäle 86 entstehen die Potontialprofilc 92 und 92' bei Elektrodenspannungen V^
c bzw. V0 (wobei V0 höher als V1 ist). An der Stelle der 2 v 2 1 '
Kanäle 86 entstehen Potentialprofile, und zwar im Inneren ("Bulk") der p-leitenden Schicht 9I. In diesen Potentialmulden können Löcher gespeichert und durch Verschiebung der Potentialminima transportiert werden. Auf diese Weise ist eine Anzahl p-KanäTe mit "Bulk"-Transport in der Halbleiterschicht 91 definiert. An der Stelle der Gebiete 87 werden Potentialprofile 93 und 93» gebildet, deren Minima höher als die der Potentialprofile 92, 92' liegen. Die Profile 93, 93' bilden daher laterale Potentialsperren für die Kanäle 86 und isolieren diese gegeneinander .
Für Elektronen werden Potentialminima an der Stelle der Gebiete 87 an der Oberfläche gebildet. Diese Minima werden lateral durch die Oberflächenpotential an der Stelle der Gebiete 86 begrenzt. Dies bedeutet, dass die Gebiete 87 zugleich als Oberflächenkanäle vom n-Typ benutzt werden können, die an die Kanäle 86 grenzen und durch diese gegeneinander isoliert werden. In Fig. 22 sind schematisch einige Elektronenpakete 9^· dargestellt.
Die Löcher in den Gebieten 86 und die Elektronen
in den Gebieten 87 können auf z.B. eine an Hand der vorhergehenden Ausführungsbeispiele beschriebene ¥eise mit Hilfe bekannter Taktspannungssysteme transportiert werden. Im Ausführungsbeispiel nach Fig. 22 ist der Kanal 86 vom BCCD-Typ und der Kanal 87 vom Oberflächentyp. Fig. 24 zeigt im Schnitt eine Abwandlung, in der beide Kanäle vom BCCD- oder PCCD-Typ sind. Statt einer p-leitenden Schicht wird eine η-leitende Schicht 9I auf dem Substrat 90 verwendet, die pn—Uebergänge mit den p—leitenden Gebieten 86 bildet. Durch passende Wahl der Dotierungen in den unterschiedlichen Gebieten kann rings um die pleitenden Gebiete 86 durch din Sperrung der pn-Uebergänge
j :J-Ü:i':..:.::.32134O8
PUN ')<)<;<> -*7 16.3. 1982
-30-
ein durch gestrichelte Linien angegebenes Verarmungsgebiet 95 erzeugt werden, das das Gebiet 87 völlig einschliesst und gegen das Substrat 90 isoliert. Das Gebiet 87 kann nun wieder durch Entfernung aller Elektronen als Kanal eines CCD-Registers mit Bulk-Eanal verwendet werden.
Es dürfte einleuchten, dass die Erfindung nicht auf die hier gegebenen Ausführungsbeispiele beschränkt ist, sondern dass im Rahmen der Erfindung für den Fachmann !Q noch viele Abwandlungen möglich sind.
So können die Leitungstypen in den beschriebenen Ausführungsbeispielen samt der Polarität der zugehörigen angelegten Spannungen umgekehrt werden. Auch können in einer Ausführungsform mit Bulk-Kanal (PCCD oder BCCD) Elektroden verwendet werden, die nicht durch eine isolierende Oxidschicht, sondern durch einen gleichrichtenden Uebergang von den Transportkanälen getrennt sind. Dabei können die Elektroden also in Form von Metallschichten angebracht sein, die einen Schottky-Uebergang mit den Transportkanälen bilden. Auch können die Elektroden durch diffundierte Zonen gebildet werden, die mit den Transportkanälen pn-Uebergänge bilden.
In dem SPS-Speicher, der an Hand der Fig. 14 und der folgenden Figuren beschrieben ist, kann sowohl für den Löchertransport als auch für den Elektronentransport das an sich bekannte Prinzip von "Multi-phase clocking" (Mehrphasentakten) angewandt werden. Bei dieser Betriebsart kommt stets ein leerer "Eimer" neben einer Anzahl hintereinander liegender voller "Eimer" vor, wobei stets der leere "Eimer" um eine Stelle verschoben wird. Dieses Prinzip, bei dem eine erhebliche Erhöhung der Informationsdichte erhalten werden kann, wird bei Anwendung in komplementären CCD-Anordnungen im allgemeinen bedeuten, dass in nebeneinander liegenden Zellen der leere Eimer in don p-Kanälen in bezu;1; auf den leeren Eimer in den n-Kanälen verschoben ist.
In der beschriebenen SPS-Struktur kommen in den
λ :..;":.-:":":-:-:λ32Ί3408
PHN 9999 -*8 16.3.1982
Reihenregistern vier Elektroden pro zwei Parallelkanäle vor. Es ist aber auch möglich, pro vier Elektroden in den Reihenregistern vier Parallelkanäle zu bilden, wodurch eine weitere Erhöhung der Dichte erhalten werden kann.
g In den Ausführungsbeispielen, die auch auf BiId-
sensoren beziehen, kann das an sich bekannte Prinzip des Zeilensprungverfahrens ("Interlacing") angewandt werden, wobei in zwei aufeinanderfolgenden Halbbildperioden die Ladungspakete unter verschiedenen Taktelektroden gesammelt werden, wodurch es scheint, als ob die Aufnahmeelemente um eine halbe Stelle gegeneinander verschoben sind.
- 32-Leerseite

Claims (1)

  1. 3408
    PHN 9999 "*9 16.3.1982
    PATENTANS PRIIECHE:
    1. Ladungsgekoppelte Anordnung vom Bulk-Kanaltyp mit einem Halbleiterkörper mit einer an eine Oberfläche grenzenden Oberflächenschicht vom ersten Leitungstyp, in der eine Anzahl ähnlicher Oberflächenzonen vom zweiten Leitungstyp angebracht sind, die sich parallel zueinander in der Oberflächenschicht erstrecken und zusammen mit den dazwischenliegenden und an die Oberfläche grenzenden Teilen der Oberflächenschicht eine Gruppe paralleler und nebeneinander liegender CCD-Zeilen von abwechselnd dem
    ™ ersten und dem zweiten Leitungstyp definieren, dadurch gekennzeichnet, dass die Ausgänge der genannten CCD-Zeilen vom ersten bzw. vom zweiten Leitungstyp mit den Paralleleingängen eines Reihenregisters vom ersten Leitungstyp bzw. mit den Paralleleingängen eines Reihenregisters vom
    1^ zweiten Leitungstyp verbunden sind, wobei diese Reihenregister ebenfalls durch CCD-Zeilen vom Bulk-Kanaltyp gebildet werden, wobei das Reihenregister vom zweiten Leitungstyp durch eine weitere in der Oberflächenschicht angebrachte Oberflächenzone vom zweiten Leitungstyp defi-
    2^ niert ist, die zwischen der Gruppe paralleler CCD-Zeilen und dem Reih.enregister vom ersten Leitungstyp liegt, das durch einen neben dem Reihenregister vom zweiten Typ liegenden Teil der Oberflächenschicht definiert ist, und wobei Mittel vorhanden sind, mit deren Hilfe unter dem
    2^ Reihenregister vom zweiten Leitungstyp Unterführungen gebildet werden können, über die Ladungspakete von der Gruppe paralleler CCD-Zeilen vom ersten Leitungstyp auf das Reihenregister vom ersten Leitungstyp übertragen werden können.
    2. Ladungsgekoppelte Anordnung nach Anspruch 1,
    dadurch gekennzeichnet, dass die Breite der Oberflächenzonen vom zweiten Leitungstyp in einer Richtung quer zu der Ladungstransportrichtung wenigstens praktisch gleich
    (# β
    13408
    PHN 9999 ^β 16.3.1982
    -2-
    der Breite des genannten zwischenliegenden Teiles der Oberflächenschicht ist.
    3. Ladungsgekoppelte Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die CCD-Zeilen vom ersten bzw. vom zweiten Typ Eingängen enthalten, die mit Paralleleingängen von Reihenregistern vom ersten bzw. vom zweiten Leitungstyp verbunden sind, die durch in der Oberflächenschicht definiei-te CCD-Zeilen gebildet sind, deren Ladungstransportrichtung quer auf der Ladungstransportrichtung der zu der genannten Gruppe gehörigen CCD-Zeilen steht.
    k. Ladungsgekoppelte Anordnung nach Anspruch 3»
    V|—' dadurch gekennzeichnet, dass sowohl die Ein- als auch die
    Ausgänge der zu der genannten Gruppe gehörigen CCD-Zeilen mit Reihenregistern verbunden sind, so dass eine Reihen/ Parallel/Reihenspeichermatrix gebildet wird, deren Parallelteil durch die genannte Gruppe paralleler CCD-Zeilen gebildet wird.
    5. Ladungsgekoppelte Anordnung nach Anspruch 1
    oder 2, dadurch gekennzeichnet, dass die genannte Gruppe paralleler CCD-Zeilen eine Matrix photοempfindlicher Elemente eines Feststoffbildsensors für eine Kamera bildet.
    6. Ladungsgekoppelte Anordnung nach Anspruch 5»
    dadurch gekennzeichnet, dass der Sensor vom "Frame transfer"-Typ ist, wobei die Gruppe paralleler CCD-Zeilen in der Längsrichtung der Zeilen in zwei praktisch identische miteinander fruchtende Teile geteilt ist, von denen einer die genannte Matrix photoempfindlicher Elemente und der andere eine Speichermatrix zur Speicherung der in der photoetnpfindlichen Matrix erzeugten elektrischen Ladung bildet.
    7· Ladungsgekoppelte Anordnung nach einem oder mehreren der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Oberflächenschicht p-leitend und die darin gebildete Oberflächenzone η-leitend ist. 8. Ladungägekoppelte Anordnung nach Anspruch 1,
    Λ :..%.:"Τ*:.Λ:~321 34 Q8
    PHN 9999 Ji-L 16.3.1982
    •3-
    dadurch gekennzeichnet, dass der Halbleiterkörper von der Oberfläche her eine Anzahl aneinander grenzender Halbleiterschichten entgegengesetzter Leitungstypen mit einer derartigen Dicke und Dotierungskonzentration enthält,
    g dass das Potentialprofil in den genannten in der oberen Schicht definierten Kanälen sich in den darunterliegenden Halbleiterschichten fortsetzt, wodurch automatisch in diesen Halbleiterschichten eine Anzahl weiterer Kanäle für Speicherung und/oder Transport von Ladungsträgern
    ig definiert ist.
    9. Ladungsgekoppelte Anordnung nach Anspruch 6, dadurch gekennzeichnet, dass die Abmessungen und die Dotierungskonzentrationen in wenigstens dem Teil des Sensors, der die Matrix photοempfindlicher Elemente bildet,-derart gewählt sind, dass bei örtlicher Ueberbelichtung Ladungsträger vom einen Typ sich in einer Richtung parallel zu der Ladungstransportrichtung und die Ladungsträger vom anderen Typ sich in einer Richtung quer zu dieser Richtung verbreiten.
DE19823213408 1981-04-16 1982-04-10 Ladungsgekoppelte anordnung Withdrawn DE3213408A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8101883A NL8101883A (nl) 1981-04-16 1981-04-16 Ladingsgekoppelde inrichting.

Publications (1)

Publication Number Publication Date
DE3213408A1 true DE3213408A1 (de) 1982-12-16

Family

ID=19837365

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823213408 Withdrawn DE3213408A1 (de) 1981-04-16 1982-04-10 Ladungsgekoppelte anordnung

Country Status (8)

Country Link
US (1) US4468684A (de)
JP (1) JPS5944790B2 (de)
DE (1) DE3213408A1 (de)
FR (1) FR2504337B1 (de)
GB (1) GB2097186B (de)
IE (1) IE53906B1 (de)
IT (1) IT1201940B (de)
NL (1) NL8101883A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3213524A1 (de) * 1981-04-16 1982-11-04 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Fernsehaufnahmeanordnung mit einem feststoffbildaufnahmepaneel

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4658278A (en) * 1985-04-15 1987-04-14 Rca Corporation High density charge-coupled device imager and method of making the same
KR960002645B1 (ko) * 1992-04-03 1996-02-24 엘지반도체주식회사 전하 전송장치 및 고체 촬상장치
KR0172854B1 (ko) * 1995-08-02 1999-02-01 문정환 씨씨디 고체촬상소자 및 그의 신호처리방법
US5965910A (en) * 1997-04-29 1999-10-12 Ohmeda Inc. Large cell charge coupled device for spectroscopy
JP3397151B2 (ja) * 1998-12-10 2003-04-14 日本電気株式会社 固体撮像素子の駆動方法
US7038723B1 (en) * 1999-04-26 2006-05-02 Matsushita Electric Industrial Co., Ltd. Solid state imaging device, method for driving the same and camera using the same
US6995795B1 (en) * 2000-09-12 2006-02-07 Eastman Kodak Company Method for reducing dark current
EP1679749A1 (de) * 2005-01-11 2006-07-12 Ecole Polytechnique Federale De Lausanne Epfl - Sti - Imm - Lmis3 Halbleiter Photodiode und Verfahren zur Herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2638976A1 (de) * 1975-09-02 1977-03-17 Philips Nv Ladungsuebertragungsanordnung
US4229754A (en) * 1978-12-26 1980-10-21 Rockwell International Corporation CCD Imager with multi-spectral capability

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3896484A (en) * 1970-10-06 1975-07-22 Nishizawa Junichi Intrinsic semiconductor charge transfer device using alternate transfer of electrons and holes
SU535604A1 (ru) * 1974-08-09 1976-11-15 Предприятие П/Я В-2892 Регистр сдвига на приборах с зар довой св зью
NL7413207A (nl) * 1974-10-08 1976-04-12 Philips Nv Halfgeleiderinrichting.
US3971003A (en) * 1974-11-18 1976-07-20 Rca Corporation Charge coupled device imager
US4223329A (en) * 1978-06-30 1980-09-16 International Business Machines Corporation Bipolar dual-channel charge-coupled device
US4255760A (en) * 1979-09-28 1981-03-10 Eastman Kodak Company Multiple, superposed-channel color image sensor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2638976A1 (de) * 1975-09-02 1977-03-17 Philips Nv Ladungsuebertragungsanordnung
US4229754A (en) * 1978-12-26 1980-10-21 Rockwell International Corporation CCD Imager with multi-spectral capability

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: IEEE Transactions on Electron Devices, Bd. ED-20, 1973, Nr. 6, S. 535-541 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3213524A1 (de) * 1981-04-16 1982-11-04 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Fernsehaufnahmeanordnung mit einem feststoffbildaufnahmepaneel

Also Published As

Publication number Publication date
JPS5944790B2 (ja) 1984-11-01
IE53906B1 (en) 1989-04-12
IT8220707A0 (it) 1982-04-13
IE820860L (en) 1982-10-16
US4468684A (en) 1984-08-28
JPS57181165A (en) 1982-11-08
GB2097186B (en) 1985-02-27
FR2504337B1 (fr) 1987-05-15
IT1201940B (it) 1989-02-02
GB2097186A (en) 1982-10-27
FR2504337A1 (fr) 1982-10-22
NL8101883A (nl) 1982-11-16

Similar Documents

Publication Publication Date Title
DE3104489C2 (de)
DE2735651C2 (de)
DE2439799C2 (de) Ladungsgekoppelte Anordnung, insbesondere Bildsensor
DE2628532C2 (de) Halbleiteranordnung
DE2551795C2 (de) Ladungsübertragungseinrichtung zur Verwendung in einem Bildaufnahmegerät
DE69033565T2 (de) Bildfächensensor vom Interline-Transfer-Typ mit einer Elektrodenstruktur für jeden Pixel
DE2623541C3 (de) Bildaufnahmeanordnung und photoempfindliches Element für eine solche Anordnung
DE2107022C3 (de)
DE2359720C2 (de)
WO1985004986A1 (en) Depleted semi-conductor element with a potential minimum for majority carriers
DE2412699A1 (de) Halbleiteranordnung
DE3781295T2 (de) Ladungsverschiebeanordnung.
DE2638976C2 (de)
DE2628820C2 (de) Ladungsgekoppelter Halbleiter-Bildaufnehmer
DE3738025C2 (de) Ladungsverschiebungs-Bauelement
DE2252148B2 (de)
DE3751342T2 (de) Halbleiter-Bildaufnahmevorrichtung.
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE3213408A1 (de) Ladungsgekoppelte anordnung
DE3243565A1 (de) Ladungsgekoppelte anordnung
DE3850271T2 (de) Ladungsverschiebeanordnung und Kamera mit einer solchen Anordnung.
DE2734409C3 (de) Bildaufnahmegerät in CCD-Bauweise
AT393181B (de) Bildaufnahmeanordnung
DE69410147T2 (de) Ladungsgekoppelte Anordnung
DE3220084C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/796

8139 Disposal/non-payment of the annual fee