-
-
Dynamischer Synchron-Binärzähler mit identischem Aufbau
-
der Stufen Die ältere europäische Anmeldung 81 20 0648.4 betrifft
dynamische Synchron-Binärzähler mit identischem Aufbau der Stufen, die mit Isolierschicht-Feldeffekttransistoren
in mit zwei Taktsignalen betriebener Verhältnis-Schaltungstechnik realisiert sind,
vgl. die Oberbegriffe der beiden Nebenan sprüche 1 und 2 . Die darin jeweils enthaltenen
Merkmale sind aus der Offenlegungsschrift DE 28 46 957 Al, Fig. 2 bekannt. Ohne
daß sich darin ein näherer Hinweis befindet, kann angenommen werden, daß es sich
bei den dort verwendeten beiden Taktsignalen um die bekannten sich nicht überlappenden
Taktsignale der Zweiphasen-Verhältnis-Schaltungstechnik von mit Isolierschicht-Feldeffekttransistoren
aufgebauten integrierten Schaltungen handelt; vgl. zu dieser Technik beispielsweise
die Zeitschrift "The Electronic Engineer, März 1970, Seiten 56 bis 61.
-
Bei der bekannten Anordnung nach der genannten Offenlegungsschrift
werden nur in der niederstwertigen Stufe die beiden Taktsignale benutzt, während
als erstes Taktsignal in den jeweils nachfolgenden Stufen das Ausgangssignal des
Übertrag-Transfertransistors dient. Gegen hohe Stufenzahlen sinkt somit die Frequenz
des die jeweilige Stufe steuernden zweiten Taktsignals entsprechend der zugehörigen
Zweierpotenz ab, aus welcher -Tatsache sich eine Begrenzung der insgesamt möglichen
Stufenzahl ergibt. Für dynamischen Betrieb
ist nämlich bekanntlich
eine Mindestfrequenz der Taktsignale erforderlich. Nach Überlegungen des Erfinders
dürften beim gegenwärtigen Stand der Technik mit der bekannten Anordnung lediglich
etwa achtstufige Synchron-Binär zähler realisierbar sein.
-
Die ältere Erfindung wird zuntchst anhand der Figuren der Zeichnung
näher erläutert; Fig. 1 zeigt teilweise schematisch das Schaltbild einer Ausführungsform
der ersten Lösungsvariante, Fig. 2 zeigt die Kurvenform der für die Anordnung nach
Fig. 1 erforderlichen beiden Taktsignale, Fig. 3 zeigt teilweise schematisch das
Schaltbild einer Ausführungsform der zweiten Lösungsvariante, Fig. 4 zeigt eine
Weiterbildung der Anordnung nach Fig. 3 für Vorwärts-Rückwärts-Zähler und Fig. 5
zeigt. die Kurvenverläufe der bei den Anordnungen nach den Fig. 3 und 4 erforderlichen
beiden Taktsignale.
-
Die Fiq. 1 zeigt als Ausführungsbeispiel der ersten Lösungsälteren
variante der Erfindung teilweise schematisch das Schaltbild zweier Stufen, deren
Hintereinanderschaltung durch die entsprechenden gestrichelten Linien angedeutet
ist. Die vollständig mit Bezugszeichen versehene, linke Stufe ist die niederstwertige
Stufe,die sich schaltungsmäßig von den übrigen Stufen voraussetzungsgemäß nicht
unterscheidet, jedoch lediglich bezüglich ihrer Außenbeschaltung das Sondermerkmal
aufweist, daß ihr Übertrag-Eingang UE mit dem Schaltungsnullpunkt verbunden ist,
während der Obertrag-Eingang der anderen Stufen mit dem Übertrag-Ausgang der jeweils
vorausgehenden Stufe verbunden ist.
-
Die einzelne Stufe besteht in Fig. 1 aus dem NOR-Gatter NG, dem Komplexgatter
KG, da s die beiden UND-Verknüpfungen U1, U2 enthält, deren Ausgangssignale über
die NOR-Verknüpfung N weiterverarbeitet werden, die drei Inverter I1, I2, I3, die
fünf Transfertransistoren T1, T2, T3, T4, T5 und den Übertrag-Transfertransistor
UT.
-
Der erste Eingang des NOR-Gatters NG liegt am Obertrag-Eingang UE
und der zweite Eingang an der StoLeitung S, über die bei Anlegen des positiveren
Pegels H zweier Binärsignalpegel der Synchron-Binärzähler angehalten werden kann.
Der Ausgang des NOR-Gatters NG ist über den vom zweiten Taktsignal F2 gesteuerten
Strompfad des fünften Transfertransistors T5 mit dem Eingang des ersten Inverters
I1 und mit dem zweiten Eingang der UND-Verknüpfung U2 des Komplexgatters KG verbunden.
-
Es ist darauf hinzuweisen, daß für die Zwecke der Beschreibung der
vorliegenden Erfindung bewußt ein Unterschied gemach ist zwischen den Bezeichnungen
"...-Gatter" und
"...-VerknUpfung". Unter "Gatter" sind solche logischen
Isolierschicht-Feldeffekttransistor-Grundschaltungen zu verstehen, die einen eigenen
Arbeitswiderstand aufweisen, was im Schaltsymbol dadurch zum Ausdruck kommt, daß
die Ausgangsleitung am Berührungspunkt mit dem Halbkreis des Verknüpfungssymbols
den zur Darstellung einer Invertierung üblichen Punkt aufweist. "Verknüpfungen"
sind demgegenüber nur Teile von "Gattern"undhaben insbesondere keinen derartigen
eigenen Arbeitswiderstand.
-
Der Ausgang des ersten Inverters I1 liegt am zweiten Eingang der ersten
UND-Verknüpfung U1 des Komplexgatters KG, während deren erster Eingang über den
vom zweiten Taktsignal F2 gesteuerten Strompfad des dritten Transfertransistors
T3 mit dem Vorwärtszähl-Ausgang VA verbunden ist. In ähnlicher Weise liegt der erste
Eingang der zweiten UND-Verknüpfung U2 über den vom zweiten Taktsignal gesteuersten
Strompfad des zweiten Transfertransistors T2 am Rückwärtszähl-Ausgang RA.
-
Der Ausgang des Komplexgatters KG liegt über den vom ersten Taktsignal
Fl gesteuerten Strompfad des ersten Transfertransistors T1 am Eingang des zweiten
Inverters I2, dessen Ausgang am Eingang des dritten Inverters I3 liegt und den Vorwärtszähl-Ausgang
VA bildet sowie mit dem Gate des zwischen dem Übertrag-Eingang UE und dem Übertrag-Ausgang
UA mit seinem gesteuerten Strompfad liegenden Obertrag-Transistors UT verbunden
ist. Der Ausgang des dritten Inverters I3 bildet den Rückwärtszähl-Ausgang RA, der
am Gate des über seinen gesteuerten Strompfad den Obertrag-Ausgang UA mit der konstanten
Spannung U verbindenden vierten Transfertransistors T4 angeschlossen ist.
-
Entsprechend Fig. 1 aufgebaute Zähler haben die Eigenschaft, daß bei
Verwendung als Vorwärtszähler die Vorwärtszähl-Ausgänge VA, dagegen bei Verwendung
als Rückwärtszähler die Rückwärtszähl-Ausgänge RA zu benutzen sind.
-
Die beiden Taktsignale F1, F2 sind dabei nach der bekannten Zweiphasen-Verhältnis-Schaltungstechnik
nichtüberlappende Taktsignale, wie sie schematisch in Fig. 2 dargestellt sind.
-
Mit der Stopgeitung S kann der Zählvorgang, wie bereits erwähnt,angehalten
werden, und zwar dann, wenn bei der für das Ausführungsbeispiel nach Fig. 1 vorausgesetzten
positiven Logik und der ferner vorausgesetzten Realisierung in N-Kanal-Anreicherungstyp-Technik
an sie ein H-Pegel angelegt wird. In diesem Fall werden durch H-Pegel angesteuerte
Transistoren leitend gesteuert.
-
Die Vorteile der ersten Lösungsvariante bestehen unter anderem darin,
daß hohe Taktfrequenzen zugelassen werden können und daß alle Stufen mit diesen
hochfrequenten Taktsignalen betrieben werden. Ferner liegen alle auftretenden H-Pegel
nur maximal um die Schwellspannung eines Transistors unter der konstanten Spannung
U.
-
In Fix.3 ist das Schaltbild einer Ausführuncrsform der zweiälteren
-ten Lösungsvariante nach der Erfindung gezeigt. Es sind wiederum zwei in Reihe
liegende Stufen eines entsprechenden Synchron-Binärzählers gezeigt, wobei die links
gezeigte Stufe mit den eingetragenen Bezugszeichen die niederstwertige Stufe ist.
In ihr liegt der Übertrag-Eingang UE entweder am Schaltungsnullpunkt, in welchem
Fall Zählbetrieb vorliegt,oder an der konstanten Spannung U, wodurch der Zählbetrieb
unterbrochen bzw. gestoppt wird. Diese Umschaltung kann selbstverständlich auch
mit den üblichen elek-
tronischen Mitteln erzielt werden.
-
Die Schaltung einer Stufe nach der zweiten Lösungsvariante entsprechend
der Fig. 3 unterscheidet sich von der Schaltung einer Stufe nach Fig. 1 im wesentlichen
dadurch, daß das dortige Komplexgatter KG entfällt und somit der erste Inverter
I1' nach Fig. 3 über den vom ersten Taktsignal F1' gesteuerten Transfertransistor
T1' mit dem Eingang des zweiten Inverters I2' verbunden ist. Ferner liegt der zweite
Eingang des NOR-Gatters NG' nicht an der Stoppletung S nach Fig. 1, die bei der
zweiten Lösungsvariante nach Fig. 3 nicht vorhanden ist, sondern wird mit dem ersten
Taktsignal F1' angesteuert. Im übrigen entspricht die Schaltung jeder Stufe der
Lösungsvariante nach Fig. 3 derjenigen nach Fig. 1, wobei jedoch zur besseren Unterscheidung
die einzelnen Schaltungsteile mit den mit einem Strich versehenen Bezugszeichen
bezeichnet sind. Es entsprechen sich also Bezugszeichen mit und ohne Strich in den
Fig. 1 und 3.
-
Die Lösungsvariante nach Fig. 3 unterscheidet sich von der nach Fig.
1 ferner wesentlich dadurch, daß sie nicht mit nichtüberlappenden taktsignalen nach
Fig. 2 sondern mit solchen nach Fig. 5 zu betreiben ist. Während die nichtüberlappenden
Taktsignale nach Fig. 2 aus einem Rechtecksignal durch Invertierung und eine nachfolgende
Impulsformerstufe, beispielsweise nach der Offenlegungsschrift DE 26 03 704 A1 erzeugt
werden können, sind die beiden Taktsignale F1', F2' Taktsignale mit Überlappung,
und zwar derart, daß die beiden H-L-Flanken synchron sind, die L-H-Flanke des zweiten
Taktsiqnals qeqenüber der des ersten -- - - mindestens dagegen mindestens um die
Zeit t verzögert ist, dieYgleich der Signallaufzeit des zweiten Inverters I2' ist.
Diese Inverter-Signallaufzeit t hängt von der flächenmäßigen
Dimensionierung
dieses Inverters ab, in die insbesondere auch die Eingangskapazitäten der von seinem
Ausgang angesteuerten Stufen eingehen. Wie die Fig. 5 zeigt, überlappen sich die
beiden Taktsignale F1', F2' derart, daß sie beispielsweise aus einem Rechtecksignal
durch zweimalige Invertierung in zwei hintereinandergeschalteten Invertern erzeugt
werden können. Dadurch befindet man sich auch bezüglich der Mindest-Verzögerungszeit
t im allgemeinen auf der sicheren Seite.
-
Obwohl auch für die zweite Lösungsvariante nach Fig. 3 die prinzipielle
Eigenschaft besteht, bei Benutzung der Vorwärtszähl-Ausgänge VA den Synchron-Binärzähler
als Vorwärtszähler benutzen zu können und in entsprechender Weise als Rückwärtszähler
bei Benutzung der Rückwärtszähl-Ausgänge RA, kann es in manchen Anwendungsfällen
erforderlich sein, eine Umschaltmöglichkeit zwischen Vorwärts- und Rückwärts zählen
vorzusehen. Dies kann selbstverständlich für beide Lösungsvarianten dadurch geschehen,
daß für sämtliche Vorwärts-bzw. Rückwärtszähl-Ausgänge eine entsprechende Umschaltung
vorgesehen wird. Bei großer Stufenzahl solcher Zähler kann dies jedoch einen unvertretbar
großen Aufwand bedeuten. Die Fig. 4 zeigt daher eine andere Möglichkeit, wie ein
Zähler nach der zweiten Lösungsvariante entsprechend Fig. 3 von Vorwärts- auf Rückwärtszählen
umgeschaltet werden kann.
-
Hierzu ist in das NOR-Gatter NG' nach Fig. 3 die UND-Verknüpfung U1'
durch Zuordnung zu dessen erstem Eingang eingefügt. Ferner ist der Zusatz-Obertrag-Transfertransistor
RT vorgesehen, dessen vom Rückwärtszähl-Ausgang RA gesteuerter Strompfad zwischen
dem Zusatz-Übertrageingang RE und dem Zusatz-Übertragausgang RA angeordnet ist.
-
Der erste Eingang der UND-Verknüpfung U1' liegt am Übertrag-Eingang
UE und deren zweiter Eingang am Zusatz-Übertrag-Eingang RE.
-
Im Ausführungsbeispiel der Weiterbildung nach Fig. 4 ist der Übertrag-Eingang
UE der niederstwertigen Stufe über den gesteuerten Strompfad des fünften Transfertransistors
T5' mit dem Schaltungsnullpunkt verbunden und über den vom Vorwärtszähl-Wahlsignal
V gesteuerten Strompfad des sechsten Transfertransistors T6 mit der konstanten Spannung
U.
-
Dieses Wahlsignal V ist auch dem Eingang des vierten Inverters I4
zugeführt, dessen Ausgang mit dem Gate des fünften Transfertransistors T5' verbunden
ist.
-
In vergleichbarer Weise ist der Zusatz-Obertrag-Eingang RE über den
gesteuerten Strompfad des siebten Transfertransistors T7 mit dem Schaltungsnullpunkt
verbunden und über den des achten Transfertransistors T8 mit der konstanten Spannung
U. Das Rückwärtszähl-Wahlsignal R ist dem Gate dieses Transfertransistors T8 und
dem Eingang des fünften Inverters I5 zugeführt, dessen Ausgang mit dem Gate des
siebten Transfertransistors T7 verbunden ist.
-
Schließlich ist der Zusatz-Obertrag-Ausgang RA'über den vom Vorwärtszähl-Ausgang
VA gesteuerten Strompfad des neunten Transfertransistors T9 mit der konstanten Spannung
U verbunden. Zur Auswahl der entsprechenden Zählrichtung muß das zugehörige Wahlsignal
V, R den negativeren Pegel L zweier Binärsignalpegel annehmen, während das andere
den H-Pegel aufweisen muß.
-
Mit der Weiterbildung nach Fig. 4 besteht also die Möglichkeit, mittels
der nur die niederstwertige Stufe betreffenden Zusatzbeschaltung aus den InverternI4,
I5 und den Transfer-
transistoren T5', T6, T7, T8 und mittels der
in jeder Stufe vorzusehenden zusätzlichen Transfertransistoren RT, T9 die Umschaltbarkeit
von Vorwärts- auf Rückwärts zählen mit einfacheren Mitteln zu gewährleisten, als
wenn die erwähnte Umschaltung der Vorwärts- oder Rückwärtszähl-Ausgänge VA, RA vorgenommen
würde. Bei der Weiterbildung nach Fig. 4 kann auf einen der beiden Ausgänge VA,
FA zur Abnahme von Signalen verzichtet werden, da sowohl bei Vorwärts- als auch
bei Rückwärtszählen die entsprechenden Signale am Vorwärtszähl-Ausgang VA oder komplementär
dazu am Rückwärtszähl-Ausgang RA abnehmbar sind.
-
Die Vorteile der zweiten Lösungsvariante nach der Fig. 2 und die der
Weiterbildung nach Fig. 4 bestehen ureter anderem darin, daß der H-Pegel der Taktsignale
F1', F2' beliebig lang sein kann, so daß auch Signale mit niedriger Frequenz gezählt
werden können) ferner ist auf die bei üblichen Synchronzählern erforderliche Synchronisation
und Differenzierung des zu zählenden Signals auf die höhere Frequenz der Taktsignale
des Zählers verzichtet. Auch hier liegen alle H-Pegel höchstens eine Gate-Schwellspannung
niedriger als die konstante Spannung U.
-
Die Aufgabe der Erfindung besteht in der Angabe einer solchen Ausbildung
der ersten Lösungsvariante nach Fig. 2 der älteren Erfindung, daß damit ebenfalls
wie bei Fig. 4 eine Umschaltung von Vorwärts- auf Rückwärts zählen möglich ist.
-
Fig. 6 zeigt eine Weiterbildung der Anordnung nach Fig.4 als Vorwärts/Rückwärtszähler.
Die in Fig. 6 gezeigte Weiterbildung ermöglicht es, mit der ersten Lösungsvariante
nach Fig. 2 eint Vorwärts/REckwSrtszähler aufzubauen. Hierzu ist in die zweite UND-Verknüpfung
U2 die ODER-Verknüpfung O
mit zwei Eingängen derart eingefügt,
daß deren eine Eingangs- Ausgangs-Strecke zwischen dem fünften Transfertransistor
T5 und dem diesem zugeordneten Eingang der zweiten UND-Verknüpfung U2 angeordnet
ist. Ferner ist der erste Inverter I1 nach Fig. 2 durch die eine Eingangs-Ausgangs-Strecke
des Zusatz-NOR-Gatters ZN ersetzt, dessen zweiter Eingang zusammen mit dem zweiten
Eingang des ODER-Gatters O am Ausgang des eingangsseitig mit dem Vorwärts/Rückwärts-Wahlsignal
V/R gespeisten Differenzierglieds D liegt. Schließlich ist der Vorwärtszähl-Ausgang
VA bzw. der Rückwärtszähl-Ausgang RA über die Schaltstrecke des sechsten bzw. des
siebten Transfertransistors T6', T7' mit dem Ausgang A verbunden, wobei am Gate
des sechsten Transfertransistors T6' das Vorwärts/Rückwärts-Wahlsignal V/R liegt
und dem Gate des siebten Transfertransistors T7' über den vierten Inverter I4' dieses
Wahlsignal zugeführt ist.
-
Das Differenzierglied D erzeugt aus dem Wahl signal V/R bei jeder
Impulsflanke, also bei jedem Wechsel von Vorwärtszählen auf Rückwärtszählen und
umgekehrt, einen kurzen Impuls, wodurch der innerhalb des Synchronzählers vorhandene
Zählerstand invertiert wird. Gleichzeitig erfolgt bezüglich des Ausgangs A eine
Umschaltung vom bisher an ihm liegenden Ausgang entweder des zweiten oder des dritten
Inverters I2, 13. Damit wird erreicht, daß, obwohl der innerhalb des Zählers ablaufende
Zählvorgang nach wie vor in einer Richtung verläuft, bezüglich aller Ausgänge ein
Binärsignal entsteht, das je nach gewählter Zählart in Vorwärtsrichtung oder in
Rückwärtsrichtung sich verändert.
-
Diese Weiterbildung vergrößert somit die Einsatzmöglichkeiten des
Synchronzählers.
-
Die geschilderten Vorwärts/Rückwärts-Zähler können vorteilhaft in
digitalen Integriergliedern eingesetzt werden, insbesondere wenn bei sehr hohen
Frequenzen der Taktsignale F1, F2 in der Größenordnung von 10 MHz Zeitkonstanten
in der Größenordnung ßs realisiert werden sollen. Über eine geeignete Beschaltung
des Stopeingangs jeder Stufe kann in einer derartigen Integratorschaltung die Integrationszeitkonstante
variiert werden, z.B. schnell vorwärts und langsam rückwärts zählend, Die Synchron-Binärzähler
nach der Erfindung lassen sich sowohl mittels p-Kanal- als auch mit n-Kanal-Anreicherungstyp-Transistoren
realisieren. Im letzteren Fall ist es besonders vorteilhaft, wenn die als Arbeitswiderstände
dienenden Transistoren aus Verarmungstyp-Transistoren bestehen, also wenn sogenannte
Depletion-Load-Elemente verwendet werden, da dann die auftretenden H-Pegel nur eine
Transistorschwellspannung unter der konstanten Spannung U liegen.
-
Ferner ist es möglich, das der Erfindung zugrundeliegende Schaltungsprinzip
auch in der Technik komplementärer Feldeffektransistor-Schaltungen, also in der
sogenannten CMOS-Technik, zu realisieren. Dann sind die Transfertransistoren durch
CMOS-Transmission-Gates zu ersetzen.