DE3144946C2 - Schaltungsanordnung zum Erzeugen eines Datensignals - Google Patents
Schaltungsanordnung zum Erzeugen eines DatensignalsInfo
- Publication number
- DE3144946C2 DE3144946C2 DE19813144946 DE3144946A DE3144946C2 DE 3144946 C2 DE3144946 C2 DE 3144946C2 DE 19813144946 DE19813144946 DE 19813144946 DE 3144946 A DE3144946 A DE 3144946A DE 3144946 C2 DE3144946 C2 DE 3144946C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- bit
- biphase
- useful
- sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
- H04N7/0882—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital for the transmission of character code signals, e.g. for teletext
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1. Eine
derartige Schaltungsanordnung wird in einem offenkundig vorbenutzten Datenzeilensender des Instituts für
Rundfunktechnik verwendet.
Im Bereich der vertikalen Austastlücke eines Fernsehsignals (Fig. IA) werden eine Reihe spezieller
Signale, insbesondere Prüf- und Datensignale 10 übertragen. Datenbeinhaltende Zeilen sind einerseits
zur Übertragung von Videoinformationen (alphanumerisch-graphische Textinformation) vorgesehen, wofür
die NRZ-Modulation (= no return to zero) zur Anwendung kommt. Daneben aber werden im Fernsehleitungsnetz
der Bundesrepublik Deutschland und Berlin West und auf den Fernseh-Fernleitungsverbindungen
im Bereich der Europäischen Rundfunkunion (UER, EBU) Datenzeilenübertragungen in Eiphase-Modulation
vorgenommen, wofür die Zeilen 16 und 329 vorgesehen sind (Technical Centre of the European
Broadcasting Union, Tech. 3217-E). Bislang dienten diese Daten nur innerbetrieblichen Zwecken wie
Meßwertübermittlung, Signalidentifikation oder Zweiton-Statusübertragung bis zu den Sendern. Für die
Zukunft ist jedoch geplant, im Bereich der Bundesrepubuk Deutschland und Berlin West in diesen Zeilen und
mit der dort angewandten Biphase-Modulation auch Zusatzinformationen mitzuübertragen und auszustrahlen,
beispielsweise zur Beitragskennzeichnung und damit zur beitragsgesteuerten Signalaufzeichnung bei
Videorecordern.
Die Biphase-Modulation, im Englischen exakt als Biphase-level-code und im Deutscnen bisweilen als
Richtungstaktschrift bezeichnet, bietet gegenüber der NRZ-Modulation den Vorteil einer höheren Übertragungssicherheit
und einer besonders einfachen empfangsseitigen Wiedergewinnung des zugehörigen Taktsignals,
jedoch auf Kosten einer größeren Redundanz. Jedes zu übertragende Nutzbit (Fig. ICa) wird nämlich
durch ein Elementbitpaar (Fig. 1 Cb) übertragen, dessen erstes Elementbit den wahren Nutzbitwert, z. B. logisch
Null, und dessen zweites Elementbit das Komplement des Nutzbitwertes, also z. B. logisch Eins angibt.
Wenigstens in der Mitte jedes Nutzbits liegt also ein Signalsprung (Fig. ICc) vor, was die empfängerseitige
Taktrückgewinnung begünstigt. Geht dieser Signalsprung von Null nach Eins, so ist das übertragene
Nutzbit eine Null; geht der Signalsprung dagegen von Eins nach Null, so ist das betreffende Nutzbit eine
logische Eins. Durch Prüfung jedes Elementbitpaares auf logische Antivalenz lassen sich bei der Biphase-Modulation
als weiterer Vorteil Übertragungsfehler sehr leicht erkennen.
Zum Zwecke der Demodulation und Fehlererkennung ist es aber unerläßlich, die Zuordnung zu kennen,
welche Elementbits paarv/eise zueinander gehören, und desweiteren die Nutzbits im Verlauf des seriellen
Datenflusses zu identifizieren. Zu diesem Zweck wird vor der eigentlichen Nutzinformation (Fig. IB) eine
Einlauf- und Startcodefolge erzeugt und übertragen. Hieraus kann ein Datenempfänger rechtzeitig vor
Eintreffen der eigentlichen Nutzdaten
— seinen Taktoszillator mit der ankommenden Datenzeile synchronisieren,
— den Phasennullpunkt für die Zuordnung der Elementbits zu Paaren entnehmen, und schließlich
— den Zählnullpunkt für die Identifizierung der einzelnen Nutbits ableiten.
Dabei shd Phasen- und Zählnullpunkt identisch definiert, und zwar als das Ende der Übertragung des
letzten Elements der verabredeten Startcodefolge.
Damit die Startcocefolge die erforderliche Unver- '5
wechselbarkeit und Einmaligkeit innerhalb der Gesamtheit aller seriell übertragenen Daten garantieren kann,
muß sie wenigstens an einer Steile gegen die nachstehenden Biphasenregeln verstoßen:
20
Regell:
Antivalenz, also logische Ungleichheit der beiden Elementbits eines zusammengehörigen Bitpaares,
und hieraus ableitbar:
Regel 2: "
Zulässigkeit von nicht mehr als zwei logisch gleichwertigen Elerr.ontbits in lückenloser Folge.
Und zwar müssen zwei gleiche Elementbits nacheinander je die Hälfte zweier benachbarter
Nutzbits darstellen, andernfalls würde ihr Auftreten gegen Regel 1 verstoßen.
Der gewolhe. zumindest einmalige Verstoß (Fig. IDa, IDb) gegen die Biphasenregeln 1 und 2
innerhalb der Startcodefolge wird im folgenden als J5
»Illegalitätsperiodc« (Fig. 1 Dc) bezeichnet.
Das zwangsläufige Erfordernis wenigstens einer einzigen solchen Illegalitätsperiode in der Startcodefolge
prägt auch deutlich den Stand der Technik. Bei einem aus »Rundfunktechnische Mitteilungen«, Bd. 16 (1972),
Seiten 88 bis 93 bekannten Datenzellensender wird jedes einzelne Bit der in ein Schieberegister einzulesenden
Nutzdaten zuvor dadurch biphase-moduliert, daß es einem Registerplatz direkt und dem nachfolgenden
Registerplatz invertiert zugeführt wird. Die Registerlänge entspricht daher der doppelten Anzahl der zu
übertragenden Nutzbits. Die Einlauf- und Startcodefolge wird elementweise über feste Verdrahtung an
passender Stelle desselben Schieberegisters mit demselben Schiebetaki (doppelte Nutzbitfrequenz) eingeschrieben.
Der hierdurch erforderliche bauliche Aufwand ist wegen der hohen Anzahl von Schieberegisterplätzen
und der zusätzlich erforderlichen inverter (1 Inverter pro Nutzbit) beträchtlich.
Bei einer verbesserten, in Fig. 2 veransciiauiichten,
offenkundig vorbenutzten Schaltungsanordnung werden die Nutzdaten im Basisband, also »unmoduliert«
einem Schieberegister 40 zugeführt, welche die Nutzdaten seriell an ein Exclusiv-ODER-Glied 30
ausliest, wo sie mittels eines mäanderförm'gen Steuersignals
Si biphase-moduliert werden. Und zwar wird das Exclusiv-ODER-Glied 30 so gesteuert, daß es während
der zweiten Hälfte jeder Nutzbitperiode als Inverter und während der ersten Hälfte jeder Nutzbitperiode als
nichtinvertierender Folger wirkt. Die Einlauf- und Startcodefolge werden demgegenüber nicht über das
Exclusiv-ODER-Glied 30. also nicht über einen Modulationsprozeß erzeugt, da es keine Basisbanddatenfolge
gibt, die mittels Biphase-Modulation eine Startcodefolge mit dem gewollten Verstoß gegen die Biphase-Regeln
erzeugen könnte. Bei der bekannten Schaltung nach F i g. 2 werden deshalb die Einlauf- und Startcodefolgen
in bisphase-modulierter, die 'llegalitätsperiode enthaltender Form in einem gesonderten Schieberegister
20 direkt als Elementbitfolge eingegeben und mit dem Elementbittakt, welcher die zweifache Nutzbittaktfrequenz
aufweist, serialisiert. Diese Erzeugung der Einlauf- und Startcodefolge erfordert im Hinblick auf
die darin enthaltene redundante Informationsmenge einen entsprechend hohen Speicherbedarf (Länge) des
Schieberegisters 20. Ferner ist wegen der Serialisierung im Schieberegister 20 mit der zweifachen Nutzbittaktfrequenz
die Verwendung einer in der Grenzfrequenz entsprechend höheren Logikfamilie erforderlich.
Darüber hinaus erfordert dieses Konzept hinsichtlich der zeitrichtigen Abfolge aller Signale in bezug zum
horizontalen Synchronpuls H zwei Verzögerungseinrichtungen 50 und 60 (F i g. 2) für den den Taktgenerator
70 synchronisierenden horizontalen Synchronpuls H, welche als analoge Monoflops ausgebildet und als
solche abgleichträchtig und relativ instabil sind.
Die Aufgabe der Erfindung besteht demgegenüber darin, bei einer Schaltungsanordnung der eingangs
erwähnten Art den baulichen Aufwand für die Erzeugung der Einlauf- und Startcodefolge zu verringern
und die Verwendung von Logikbauelementen mit niedriger Grenzfrequenz zu ermöglichen. Darüber
hinaus wird für die der zeitrichtigen Abfolge aller Signale in bezug zum Fernsehsignal dienenden Schaltungsmittel
eine höhere Stabilität sowie eine abgleichfreie Inbetriebnahme angestrebt.
Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Weiterbildungen der erfindungsgemäßen Schaltungsanordnung ergeben sich aus den
Unteransprüchen.
Die Erfindung beruht zunächst auf der Überlegung, die Einlauf- und Startcodefolge trotz der in letzterer
enthaltenen Illegalitätsperiode dennoch über den Biphase-Modulator aus einer passend gewählten Bitfolge
zu erzeugen. Für die legalen, den Biphaseregeln genügenden Elementbkpaare der Einlauf- und Startcodefolge
ist eine solche Erzeugung ohne weiteres möglich. Urn jedoch auch die lllegalitätsperiode(n)
mittels des Biphase-Modulators erzeugen zu können, wird erfindungsgemäß dessen biphase-richtige Arbeitsweise
für die Dauer jeder lllegalitätsperiode in eine alternative, gegen die Biphasenregeln verstoßende
Betriebsart mittels eines zeitlich richtig plazierten Sperrsignals umgeschaltet. Der Speicheraufwand für die
Erzeugung der Einlauf- und Startcodefolge wird auf diese Weise praktisch halbiert. Verwendet man zur
Bereitstellung der in die Einlauf- und Sta.'tcodefolge zu modulierenden Bitfolge einen Festwertspeicher
(PROM), so läßt sich das Sperrsignale ohne Mehraufwand erzeugen, da Festwertspeicher üblicherweise
mehrere, beispielsweise vier Bitfolgen parallel abgeben können.
Dimensioniert man desweiteren die Länge des Festwertspeichers so, daß er in lnkrementen der
Nutzbittaktfrequenz (z. B. 2,5 MHz) ein ganzes Fernsehzeilenintervall (64 με) abdeckt (z. B. erfüllt ein handelsüblicher
Festwertspeicher mit 256 Bit Länge diese Forderung), so lassen sich alle anderweitigen Schaltungsmittel
zur zeitlichen Signalverzögerung und richtigen Datcnplazierung einfach dadurch ersetzen.
daß man alle, aus dem Festwertspeicher zu entnehmenden
Bitfolgen bzw. Signale um die erforderlichen Vorlaufzeiten versetzt in den Festwertspeicher einprogrammiert.
Zu diesen Festwertspeichersignalen zählt auch ein Zeittorsignal, welches einen vor dem
Biphase-Modulator angeordneten Datenumschalter zeitrichtig zwischen der Bitfolge zur Erzeugung der
Einlauf und Startcodefolge einerseits und der Nutzbitfolge andererseits umschaltet.
Die Erfindung wird anhand der Zeichnungen näher erläutert. Es zeigt
Fig. IA den zeitlichen Verlauf eines Fernsehsignalzeilenabschnitts
in der vertikalen Austastlücke und eines dort einzufügenden Datensignais in zeitrichtiger Zuordnung;
Fig. IB eine schematische Darstellung des Inhaltes
des Daiensignaisnach Fig. iA;
Fig. IC den Signalverlauf und/oder Dateninhalt eines Nutzwortes des Datensignals nach Fig. IB in
ummodulierter (a) und bisphase-modulieirter Form (b undc);
F i g. 1D eine der F i g. IC entsprechende Darstellung
der Startcodefolge des Datensignals nach F i g. 1B;
F i g. 2 ein Blockschaltbild eines bekannten Datenzeilensenders;
F i g. 3 ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung, und
Fi g. 4A —F zeitliche Signalverläufe bzw. Dateninhalte
verschiedener, bei der Ausführungsform nach F i g. 3 auftretender Signale.
Bei dem in Fig.3 veranschaulichten Blockschaltbild
eines bevorzugten Ausführungsbeispiels der erfindungsgemäßen Schaltungsanordnung sind die mit der
bekannten Schaltungsanordnung übereinstimmenden Teile mit den gleichen Bezugszeichen versehen und
bedürfen daher keiner weiteren Erläuterung.
Die an den Dateneingängen 41 des Nutzdatenschieberegisters 40 parallel anstehenden Nutzdaten
(Fig. IB) werden durch Anlegen eines Ladesignals an den Ladesteuereingang 42 des Schieberegisters 40 in
dieses parallel zwischengespeichert und verbleiben dort zunächst in Wartestellung. Für das Ladesignal kann z. B.
der horizontale Synchronpuls H verwendet werden.
Mit dem horizontalen Synchronpuls H (oder einem davon abgeleiteten Signal) wird ferner der Taktgenerator
70 direkt in seiner Phase synchronisiert und ein von dem Taktgenerator 70 inkrementierter (Eingang 101)
Adreßzähler 100 auf den Zählstand »Null« gesetzt. Hierdurch wird sichergestellt, daß der Adreßzähler 100
die Fernsehzeilenperiode (Zeitintervall zwischen zwei aufeinanderfolgenden Impulsen des Synchronimpulses
H) exakt in Teilintervalle quantisiert, welche der Takiperiixie des Täkigeiitraiors 70 einsprechen; dies
sind z. B. bei einer Taktfrequenz von 2,5 MHz 400 ns-Inkremente. Jedes dieser Inkremente entspricht
der Länge eines Elementbitpaares (Fig. ICa und F i g. 1 Dc).
Der Adreßzähler 100 adressiert (Ausgänge 103) einen Festwertspeicher 90 (Eingänge 94), welcher neben der
Erzeugung der Einlauf- und Startcodefclge (Fig. IB) auch noch weitere Funktionen für die zeitrichtige
Plazierung des Datensignals 10 (Fig. IA) innerhalb
einer horizontalen Fernsehsignalperiode zwischen den Zeitpunkten ta und ίο' (Fig. IA) erfüllt. So werden die
nachfolgend noch zu beschreibenden Ausgangssignale N, M1 und 5 des Festwertspeichers 90 so programmiert,
daß sie für die Dauer fo bis t\ der Vorlaufzeitverzögerung (Fi g. IA) auf dem Wert logisch Null gehalten
werden. Die jeweiligen zeitlichen Signalverläufe sind in dem Block des Festwertspeichers 90 in Fig. 3
schematisch angedeutet, wobei die Zeitbezeichnungen ίο. ίι, h. Is und U mit denen der Fig. IA und IB
r> übereinstimmen. Mit Zählbeginn des Adreßzählers 100
wird in der gewählten Darstellung der im Festwertspeicher 90 gespeicherten Signalverläufe die Zeitachse
beginnend mit ta in Schritten entsprechend der Taktperiode des Taktgenerators 70 durchlaufen.
ίο In dem Festwertspeicher 90 sind im dargestellten
Beispielsfalle drei verschiedene Signale N, S und M 1 gespeichert, welche schrittweise entsprechend den
Adressier-Inkrementen an den Ausgängen 91, 92 bzw. 93 des Festwertspeichers 90 ausgelesen werden. Das
ij Signal Λ/ hält während der Dauer f0 bis ίι (Vorlaufzeitverzögerung)
einen Datenumschalter 120 in der in F i g. 3 eingezeichneten Stellung, in welcher dieser bis
zum Zeitpunkt h verbleibt. Ferner sperrt zwischen den Zeitpunkten ίο und ίι das Signal 5über das UND-Glied
130 die Weiterleitung des als Steuersignal St für den Biphase-Modulator 30 benutzten Ausgangssignals des
Taktgenerators 70 an den Steuereingang 31 des Modulators 30. Da dieser an seinem Dateneingang 32
während der Zeitdauer i0 bis t\ über den Datenumschalter
120 mit dem Signal MX beaufschlagt ist, das während dieses Intervalls den konstanten Wert logisch
Null besitzt, entsteht voraussetzungsgemäß während der Vorlaufdauer als Ausgangssignal des Modulators 30
ebenfalls ein konstanter Wert logisch Null.
Mit dem Zeitpunkt ίι wird durch eine logische Eins im
Sperrsignal 5 das UND-Glied 130 durchgeschaltet und damit durch das nunmehr wirksame Steuersignal Si der
Biphase-Modulationsprozeß des Modulators 30 in Gang gesetzt. Das Signal M1 enthält in den Zeitabschnitt f,
bis h die unmoduüerte Einlaufcodefolge, welche durch
einen konstanten Wert logisch Eins gegeben ist. In dem Zeitabschnitt ti bis i3 enthält das Signal M1 die
unmodulierte ,S'artcodefolge entsprechend F i g. 4B.
Die unmodulierte Einlauf- und Startcodefolge wird während der Zeitintervalle t\ bis i2 bzw. i2 bis ti über den
Datenumschalter 120 dem Modulator 30 zugeführt. Die erste logische Eins der unmodulierten Startcodefolge
(Fig.4B1) bewirkt die Erzeugung der gepaarten Elementbits al und a2 (Fig.4A3) am Ausgang des
Modulators 30, welche entsprechend den Biphase-Regeln den Wert logisch Eins (a 1) bzw. logisch Null (a2)
besitzen. Die darauffolgende logische Null der unmodulierten Startcodefolge (Fig.4Bl) fällt in die Illegalitätsperiode der Startcodefolge. Während dieser Illegalitätsso
periode soll der Modulator 30 die gepaarten Elementbits b 1 und b 2 mit dem jeweiligen Wert logisch Null
erzeugen, was einen Verstoß gegen die Biphase-Regeln darstellt, da ciiie logische Null äi'fi Eingang des
Modulators 30 normalerweise den Wert logisch Null für das erste Elementbit und den Wert logisch Eins für das
zweite Elementbit des Bitpaares erzeugt. Um für die Illegalitätsperiode die normale Funktionsweise des
Modulators 30 zu unterdrücken und an dessen Ausgang die gewünschten Werte logisch Null für die Elementbits
b 1 und i2 zu erzeugen, enthält das Sperrsignal 5
während der Illegalitätsperiode eine logische Null, wodurch das UND-Glied 130 während der Dauer der
Illegalitätsperiode gesperrt und damit die Ansteuerung (Fig.4E) des Modulators 30 abgeschaltet wird, so daß
f>5 das Modulator-Ausgangssignal (F i g. 4F) während dieses
Zeitintervalls den Wert logisch Null annimmt. Nach Beendigung der Illegalitätsperiode nimmt das Sperrsignal
S (Fig.4C) wieder den Wert logisch Eins an,
wodurch das UND-Glied 130 wieder für die Steuersignale Si (Fig. 4D) durchlässig wird, so daß der
Modulator 30 seinen normalen Biphase-Betrieb fortsetzen kann. Die logische Eins im Signal Λ/ 1 hinter der
logischen Null der Illegalitätsperiode (Fig.4B) führt
daher zu dem Elementbitpaar C1/C2 mit den Werten
logisch Eins und Null im Ausgangssignal (Fig. 4F) des Modulators 30. Das Modulator-Ausgangssignal gemäß
Fig. 4F entspricht während des Zeitabschnitts /2 bis f3
somit vollständig der gewünschten Startcodefolge gemäß Fi g. 4A.
Zum Zeitpunkt ti bewirkt das dem Steuereingang des
Datenumschalters 120 zugeführte Signal N aufgrund seines nunmehrigen Wertes logisch Eins eine Umschaltung
des Umschalters 120 von der in F i g. 3 eingezeichneten Schaltstellung in die andere Schaltstellung, in
weicher der Ausgang 44 des Schieberegisters 40 mit
dem Dateneingang 32 des Modulators 30 verbunden wird. Da das Signal N nicht nur dem Steuereingang des
Umschalters 120, sondern auch einem UND-Glied 110 im Sigr.alweg zwischen dem Taktausgang des Taktgenerators
70 und dem Takteingang 43 des Schieberegisters 40 zugeführt wird, wird das UND-Glied 110 erst zum
Zeitpunkt h infolge des logisch Eins-Zustandes des Signals N für die Taktsignale des Taktgenerators 70
durchlässig, welche ab diesem Zeitpunkt die bis dahin in Wartestellung gehaltenen Nutzdaten innerhalb des
Schieberegisters 40 herausschieben. Da — wie erwähnt — zum Zeitpunkt U der Schieberegisterausgang 44 mit
dem Dateneingang 32 des Modulators 30 verbunden wird, werden die herausgeschobenen, unmodulierten
Nutzdaten zu der Nutzbitfolge gemäß Fig. IB und Fig. lCbiphase-moduliert.
Hierzu 4 Blatt Zeichnungen
Claims (5)
1. Schaltungsanordnung zum Erzeugen eines Datensignal, welches zum Einfügen in eine Zeile
eines Fernsehsignals vorgesehen ist und eine Einlaufcodefolge, eine Startcodefolge und eine
biphase-modulierte Nutzbitfolge umfaßt, wobei jedes biphase-modulierte Nutzbit aus einem Paar
zueinander komplementärer Elementbits besteht (Biphase-Regel) und wobei die Startcodefolge zu
ihrer eindeutigen Unterscheidung gegenüber beliebigen Elementbitkombinationen der modulierten
Nutzbitfolge wenigstens einen Verstoß gegen die Biphase-Regel (Illegalitätsperiode) aufweist,
mit einem Schieberegister zum Serialisieren der parallel zugeführten Nutzbits, einem als Biphase-Modulator dienenden Exclusiv-ODER-Glied zum Modulieren der serialisierten Nutzbits, einem in Abhängigkeit vom horizontalen Synchronpuls des Fernsehsignals gesteuerten Taktgenerator zum Erzeugen des Schieberegistertaktes und eines mäanderförmigen Steuersignals für den Biphase-Modulator, und mit Schaltungsmitteln, welche zeitrichtig in bezug zum horizontalen Synchronpuls die Einlauf- und Startcodefolge invariabel erzeugen und mit der Nutzbitfolge zum resultierenden Datensignal kombinieren, dadurch gekennzeichnet, daß sowohl die komplementären Elementbitpaare (Legalitätsperioden) (al, a 2; el, c 2; dl, dl,...; Fi g. 4A3) als auch die nichtkomplementären Elementbitpaare (Illegalitätsperioden) (b 1, i>2; Fig.4A3) der Einlauf- und Startcodefolge von dem Biphase-Modulator (30) aus einer invariablen Bitfolge (Fig. 4Bl) erzeugt werden, welche der Folge der jeweils ersten Elementbits (a\,b\,c\,... Fig.4A3) aus den Bitpaaren der zu erzeugenden Startcodefolge (Fig.4Al) entspricht, wobei der Biphase-Modulator (30) für die Dauer jeder Illegalitätsperiode durch ein entsprechendes Sperrsignal (S; F i g. 4C) in die nicht-invertierende Stellung gesteuert wird.
mit einem Schieberegister zum Serialisieren der parallel zugeführten Nutzbits, einem als Biphase-Modulator dienenden Exclusiv-ODER-Glied zum Modulieren der serialisierten Nutzbits, einem in Abhängigkeit vom horizontalen Synchronpuls des Fernsehsignals gesteuerten Taktgenerator zum Erzeugen des Schieberegistertaktes und eines mäanderförmigen Steuersignals für den Biphase-Modulator, und mit Schaltungsmitteln, welche zeitrichtig in bezug zum horizontalen Synchronpuls die Einlauf- und Startcodefolge invariabel erzeugen und mit der Nutzbitfolge zum resultierenden Datensignal kombinieren, dadurch gekennzeichnet, daß sowohl die komplementären Elementbitpaare (Legalitätsperioden) (al, a 2; el, c 2; dl, dl,...; Fi g. 4A3) als auch die nichtkomplementären Elementbitpaare (Illegalitätsperioden) (b 1, i>2; Fig.4A3) der Einlauf- und Startcodefolge von dem Biphase-Modulator (30) aus einer invariablen Bitfolge (Fig. 4Bl) erzeugt werden, welche der Folge der jeweils ersten Elementbits (a\,b\,c\,... Fig.4A3) aus den Bitpaaren der zu erzeugenden Startcodefolge (Fig.4Al) entspricht, wobei der Biphase-Modulator (30) für die Dauer jeder Illegalitätsperiode durch ein entsprechendes Sperrsignal (S; F i g. 4C) in die nicht-invertierende Stellung gesteuert wird.
2. Schaltungsanordnung nach Anspruch !,dadurch
gekennzeichnet, daß das der invariablen Bitfolge (Fig.4Bl) entsprechende Datensignal (M 1), das
Sperrsignal (S) und ein Nutzbit-Zeittorsignal (N = Zeitintervall h — U in Fig. 1) zeitrichtig in bezug
zum horizontalen Synchronpuls (H) in einem Festwertspeicher (90) programmiert sind, welcher
von einem die Fernsehzellenperiode quantisierenden Adreßzähler (100) adressiert wird, und daß ein
Umschalter (120) vorgesehen ist, welcher in Abhängigkeit von dem Nutzbit-Zeittorsignal (N)den
Eingang (32) des Biphase-Modulators (30) zwischen einem die Nutzbitfolge abgegebenden Schieberegisterausgang
(44) und einem ersten Festwertspeicherausgang (93) umschaltet, welcher das der invariablen
Bitfolge entsprechende Datensignal (M I) abgibt.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Adreßzähler (100) in
Abhängigkeit von dem horizontalen Synchronpuls (H) rückgesetzt und in Abhängigkeit von dem
mäanderförmigen Steuersignal (St) des Taktgenerators (70) inkrementiert wird.
4. Schaltungsanordnung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß das Nutzbit-Zeittorsignal
(N) den Schiebebetrieb des Schieberegisters (40) freigibt.
5. Schaltungsanordnung nach Anspruch 4, dadurch
gekennzeichnet, daß zur Steuerung des Schiebebetriebs des Schieberegisters (40) dessen Takteingang
(42) ein UND-Glied (110) vorgeschaltet ist, welches das Nutzbit-Zeittorsignal (N) mit dem mäanderförmigen
Steuersignal (St)odz\ einem davon abgeleiteten
Taktsignal verknüpft.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813144946 DE3144946C2 (de) | 1981-11-12 | 1981-11-12 | Schaltungsanordnung zum Erzeugen eines Datensignals |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813144946 DE3144946C2 (de) | 1981-11-12 | 1981-11-12 | Schaltungsanordnung zum Erzeugen eines Datensignals |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3144946A1 DE3144946A1 (de) | 1983-05-26 |
DE3144946C2 true DE3144946C2 (de) | 1983-10-06 |
Family
ID=6146228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813144946 Expired DE3144946C2 (de) | 1981-11-12 | 1981-11-12 | Schaltungsanordnung zum Erzeugen eines Datensignals |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3144946C2 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3901790A1 (de) * | 1989-01-21 | 1990-07-26 | Gfk Gmbh | Verfahren zum ferngesteuerten ersetzen eines bestimmten programmteils eines fernsehprogramms durch einen gesondert gesendeten programmteil fuer bestimmte, ausgewaehlte empfaenger, haushalts-endgeraet zur durchfuehrung des verfahrens und verfahren zum betrieb eines haushalt-endgeraets |
US5451938A (en) * | 1993-10-22 | 1995-09-19 | Schlumberger Industries, Inc. | RF meter reading system |
-
1981
- 1981-11-12 DE DE19813144946 patent/DE3144946C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3144946A1 (de) | 1983-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2635039C2 (de) | Fernsehübertragungssystem | |
DE2557864C3 (de) | Schaltungsanordnung zur Beseitigung von Zeitbasisfehlern, mit denen Informationssignale in aufeinanderfolgenden Intervallen auftreten | |
DE2333299C3 (de) | Schaltungsanordnung zur Umsetzung von Analog-Signalen in PCM-Signale und von PCM-Signalen in Analog-Signale | |
DE2500571A1 (de) | Anordnung zum selektieren von videosignalen | |
EP0345564B1 (de) | Verfahren und Schaltungsanordnung zur Rückgewinnung eines Bittaktes aus einem empfangenen digitalen Nachrichtensignal | |
DE1931923B2 (de) | Fernsehuebertragungseinrichtung | |
DE2749493C2 (de) | Signalgenerator | |
DE2739607B2 (de) | Einrichtung zum Verbinden einer Vielzahl von Multiplexsystemen | |
DE2821024C3 (de) | Signalgenerator zur Synthese von Fernseh-Priifzeilensignalen | |
DE2435794C2 (de) | Fernsehempfängereinrichtung | |
DE3919530C2 (de) | ||
DE3144946C2 (de) | Schaltungsanordnung zum Erzeugen eines Datensignals | |
DE2803424C3 (de) | Verfahren und Schaltungsanordnung zum Adressieren wenigstens einer Empfangsstation von einer Sendestation aus | |
DE2808762C2 (de) | ||
DE1948533C3 (de) | Einrichtung zur Übertragung einer synchronen, binären Impulsfolge | |
DE2557922B2 (de) | Verfahren zum Komprimieren von Faksimiledaten und Vorrichtung zu seiner Durchführung | |
DE2334566C2 (de) | Einrichtung zum Empfang von Mehrfrequenzcode-Wahlzeichen in Telefonieanlagen | |
EP0019821A2 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE2848803A1 (de) | Schaltungsanordnung zur uebertragung eines digitalen datensignals | |
EP0419895B1 (de) | Taktversorgung für Multiplexsysteme | |
DE2518126A1 (de) | Einrichtung zum empfang von waehlimpulsen | |
DE3144597C2 (de) | ||
EP0103248B1 (de) | Pulscodemodulationssystem | |
DE2559920C2 (de) | Anordnung zur Synchronisation | |
DE2157497A1 (de) | Anordnung und Empfang zum Aussenden von Signalen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |