DE3140213A1 - Digitale datenbearbeitungsvorrichtung - Google Patents
Digitale datenbearbeitungsvorrichtungInfo
- Publication number
- DE3140213A1 DE3140213A1 DE19813140213 DE3140213A DE3140213A1 DE 3140213 A1 DE3140213 A1 DE 3140213A1 DE 19813140213 DE19813140213 DE 19813140213 DE 3140213 A DE3140213 A DE 3140213A DE 3140213 A1 DE3140213 A1 DE 3140213A1
- Authority
- DE
- Germany
- Prior art keywords
- data
- encryption
- line
- bit
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Description
Digitale Dätenbearbeitungsvorrichtung
Die Erfindung betrifft die Speicherung und Wiedergewinnung von digitalen Videodaten bei einem Videobandgerät.
In der unter der Nr. 2059713 veröffentlichen GB-Patentanmeldung
7930222 und der US-Patentanmeldung 172,721 ist ein VideoInformationssystem beschrieben, das es erlaubt, digitale
Videodaten mit einem standard Analogv;ideobandgerät aufzuzeichnen.
Bei den in der letzten Zeit entwickelten Arten yon Videobandgeräten
besteht die Gefahr einer Informationsbeeinträchtigung aufgrund eines Signalausfalls, der beispielsweise
eine Folge von Fehlern auf dem Band ist. Wenn derartige Bänder zum Duplizieren verwandt werden, werden Fehler
addiert.
Fig. 1 zeigt einen typischen Fehler auf einem Videoband 10. Der Kratzer 11·erstreckt sich quer über den Weg von mehreren
aufgezeichneten Halbbildern, so daß die analoge Information vom Band bei der Wiedergabe sichtbar als Folge der Signalausfälle
12 aufgrund dieses Kratzers beeinträchtigt ist. Einige Signalausfälle auf einer Zeile führen zu einem
horizontalen Streifen auf dem Bild. Da somit ein Signalausfall keine vertikale Struktur hat, bedeutet die Verwendung
der Grundaufzeichnungstechnik, die in der oben erwähnten • Patentanmeldung beschrieben ist, dass die der Reihe nach aufgezeigten
Daten zu Fehlern führen, die auftreten, wenn immer ein Signalausfall auftritt. Es ist bekannt, Signalausfälle
/2
bei einer normalen Videoinformation unter Verwendung von :
Daten von einer benachbarten Zeile über oder unter dem Signalausfall zu kompensieren, um beliebige, verlorengegangene
Daten zu ersetzen, wie es beispielsweise in der GP-PS 1436757 und der US-PS 3 949 416 beschrieben ist.
Dieses Verfahren ist bei einer normalen analogen Bildinformation wirksam, bei einem Informationssystem, das
digitale Daten verwendet ist die Ausbildung jedoch derart, dass benachbarte Daten den fehlenden Daten beim Signalausfall
nicht entsprechen, so dass diese Art der Fehlerkorrektur unwirksam ist.
Die Erfindung befasst sich mit einer Anordnung, die für
den obigen Zweck verwandt werden kann, um beispielsweise eine grössere Unempfindlichkeit für Signalausfälle zu
erreichen.
Die erfindungsgemässe digitale Datenbearbeitungsvorrichtung ·.
zum Kompensieren von Signalausfällen auf einem Videoaufzeichnungsträger ist gekennzeichnet durch eine Datenaufnahmeeinrichtung,
zum Zuordnen der Daten zu einem bestimmten Format vor der Aufzeichnung, eine Verscnlüsselungseinrichtung,
die eine zweidimensionale Verschlüsselung liefert, die den zugeordneten Dateninhalt vor der Aufzeichnung
und nach der Wiedergabe angibt, und eine Detektoreinrichtung, • die Unterschiede zwischen den verschlüsselten Informationen
identifiziert, die Ausfallfehler angeben, um diese Fehler kompensieren zu können. ·
Im Folgenden werden anhand der zugehörigen Zeichnung bevorzugte Ausführungsbeispiele der Erfindung näher beschrieben:
Fig. 1 zeigt ein typisches bespieltes Videoband mit Fehlern.
/3
Fig. 2 zeigt einen Signalausfall, wie er bei der Wiedergabe reproduziert wird.
Fig. 3 zeigt ein bekanntes Aufzeichnungssystem.
Fig. 4 zeigt das Datenformat dieses Systems vor der
Aufzeichnung.
Fig. 5 zeigt ein Ausführungsbeispiel der erfindungs-
gemäßen Vorrichtung in Verbindung mit der Aufzeichnung. "
Fig. 6 zeigt ein Ausführungsbeispiel des Datenformats
gemäß der Erfindung.
Fig. 7 zeigt das Format der Daten längs einer· Fernsehzeile.
Fig. 8 zeigt das Ausführungsbeispiel der Erfindung in Verbindung mit der Wiedergabe.
Fig. 9 zeigt eine Anordnung-.zum Erzeugen des gewünschten
Formats und der gewünschten Ver
schlüsselung auf der Aufzeichnungsseite der
Vorrichtung.
Fig. 10 zeigt eine Anordnung bezüglich der Verwirklichung der Wiedergabeseite der Vorrichtung.
Fig. 11 .zeigt ein Ausführungsbeispiel der Datenkorrektur-
einrichtung in Fig. 10
Fig. 12 zeigt Signalausfälle, die auf mehr als einer
Zeile auftreten.
Fig. 13 zeigt das Datenformat, das bei einem zweiten
Ausführungsbeispiel verwandt wird.
Fig. 14 zeigt eine Anordnung, die dieses Format vor der
Aufzeichnung liefert.
Fig. 15 zeigt die Bearbeitung der Daten anschließend an
die Wiedergabe.
Fig. 16 zeigt Beispiele möglicher Fallgestaltungen/ die
sich aus dem Prüfsummenvergleich ergeben.
Fig. 1.7 · zeigt die Korrektur mehr im einzelnen.
Fig. 18 zeigt eine abgewandelte Datenkorrektureinrichtung.
/4
JL V Λ ■» j
Fig. 3 zeigt einen Teil des Informationsübertragungssystems gemäß der GB-PS 7930222, die sich mit der Aufzeichnung befasst. Videodaten in digitaler Form befinden
sich bereits auf einer Platte 14, wobei im typischen Fall beim Auslesen die Ausgangsdatengeschwindigkeit oder
frequenz von einer derartigen Platte,beispielsweise einer Winchester-Platte, ein Megawort pro Sekunde beträgt und
jedes Wort eine parallele 8 bit-Form hat. Diese Daten werden von einem Pufferspeicher 15 aufgenommen, der die
Daten hält, die im typischen Fall als unterbrochene Blöcke mit Datenzwischenräumen entsprechend dem normalen Auslesemuster
einer derartigen Standardplatte auftreten. Der Pufferspeicher gibt die Daten als eine fortlaufende Datenkette
mit einer etwas geringeren' Geschwindigkeit von im typischen Fall einem halben Megawort pro Sekunde wieder
in paralleler 8 bit-Form aus. Diese Daten liegen an einer Serialisierungseinrichtung 16, die die parallelen
Daten in bitserielle Form umwandelt, so dass sich eine Datenausgangsgeschwindigkeit von dem typischen Fall 4
Megabit pro Sekunde ergibt. Diese in Fig. 4 dargestellte Datenkette wird von einem Prozessverstärker 17 empfangen,
in dem die Synchronsignale und die Farbsynchronsignale ■ zugegeben werden, um eine digitale Datenkette mit analoger
Synchron- und Farbsynchroninformation zu liefern. Dadurch ist es möglich, die Daten mit einem analogen
Standardvideobandgerät 18 aufzeichnen. Die Synchron- und Farbsynchronsignal können von einem örtlichen Signalgenerator kommen, wie es allgemein bekannt ist. Bei der
Widergabe wird die serielle Datenkette von der Synchroninformation abgetrennt und werden im typischen Fall diese
digitalen Daten in parallele Form umgewandelt und in Datenblöcke gepuffert, die mit einer Aufnahmeplatte verträglich
sind.
/5
Wie es in Fig. 4 dargestellt ist, wird das serielle 8 bit-Wortformat auf das Band als eine einzelne
Viedeodatenzeile (Wörter 1-N) aufgezeichnet, wobei ein
derartiges System ausser für den Fall gut arbeitet, in dem ein Signalausfall auftritt, da die verlorenen Daten
nicht wiedergewonnen werden können.
Die in Fig. 5 dargestellte erfindungsgemäße Anordnung
liefert die Möglichkeit, Signalausfälle in den wiedergegebenen Daten' wahrzunehmen und zu kompensieren, indem das
Datenformat umgeordnet wird und eine Verschlüsselungsinformation eingebracht wird, die die digitalen Daten
begleitet, wenn sie auf einem analogen Bandgerät oder auf einen anderen Aufzeichnungsträger aufgezeichnet werden.
Die ankommende Information wird von einer Datenzusammenstelleinrichtung
19 empfangen, wobei bei dem'dargestellten Ausführungsbeispiel die Daten als von der .Platte 14
stammend dargestellt sind, obwohl auch andere Datenquellen benutzt werden können. Die Datenzusammenstelleinrichtung
19 bringt die Daten in ein bestimmtes Format, das später
im einzelnen beschrieben wird, wobei eine verschlüsselte Information, die den Dateninhalt angibt, durch Prüfsummen-
und Paritätsbitgeneratoren 20 und 21 jeweils geliefert wird und bei dem dargestellten Ausführungsbeispiel· die
zusammengesetzten Daten zum Prozessverstärker 17 gehen, wo die Synchron- und Farbsynchronsignaie den digitalen Daten
zugegeben werden, um dem analogen Bandgerät 18 die Möglichkeit zu geben, die ankommende Information zu verarbeiten.
Die Datenzusammenstelleinrichtung 19 ist so ausgebildet, dass sie die Daten in ein Nichtstandardformat umordnet, was
eine Hilfe bei der Wiedergewinnung oder Kompensation für verlorene Daten darstellt, statt die Daten in das sequentielle
/6
Wortformat von Fig. 4 zu bringen. Die Generatoren 20 und 21 liefern die Inhaltsinformation für diese Daten derart,
dass eine zweidimensioriale Kodierung vorgesehen wird, die die umgeordneten Daten begleitet, wenn sie beispielsweise
vom Prozessverstärker empfangen werden.
Eine Möglichkeit der Umordnung der Videodaten zusammen
mit den Kodierungsdaten ist in Fig. .6 dargestellt, wobei diese Daten durch den Prozessverstärker 17 empfangen werden,
um sie so aufzuzeichnen, als wären sie neun aufeinanderfolgende Zeilen einer normalen Videoinformation.
Die Datenmenge, beispielsweise die bits a. - a , mit ihrer
Prüfsumme wird so gewählt, dass sie einer Strecke entspricht,
die der Länge einer aktiven Fernsehzeile äquivalent ist. Wenn derartige digitale Daten in der aufgezeichneten
Form auf einem Fernsehschirm wiederzugeben sind, ergäbe sich ein Effekt; der etwa einem Schachbrettmuster ähnlich wäre,
wobei die weissen Spitzenwerte die hohen logischen Pegel und die schwarzen Werte die niedrigen logischen Pegel bilden
und die Farbsynchronsignale und die Synchronsignale die notwendige Zeitinformation liefern, wie es über eine Fernsehzeile
in Fig. 7 dargestellt ist.
Signalausfälle R und S in Fig. 6 sind in einer Zeile zur
Erläuterung der Arbeitsweise der Vorrichtung enthalten. Die neuen Zeilen der Daten enthalten 8 Zeilen mit einer
Videoinformation und eine letzte Zeile, die eine Paritätsinformation trägt. Im Gegensatz zu der in Fig. 4 dargestellten
Anordnung trägt aufgrund der Anordung der Datenzusammenstelleinrichtung
19 jede Zeile ein bit jedes Wortes, so dass das höchstwertigste bit a für die Wörter
/7
: I'Uil-i :-r": 1 3H0213
·* «■ ·* WWW»· · s· VM*
AX
1 bis N auf einer Zeile liegt usw.,statt ein normales
Seriendatenformat a.. bis 1I1, a~ bis h^, a_ bis h_ usw.
zu haben. Am Ende der Zeile ist ein Prüfsummenwort enthalten,
das einen Zählwert liefert, wie oft ein hoher Pegel in den N bits auf dieser Zeile aufgetreten ist. Das
Prüfsummenwort hat eine ausreichende Länge, um den maximalen Wert von N anzugeben. Wenn N = 128 bits ist,-eine
Zahl die gleich der Anzahl der gehandhabten Wörter ist, dann muss die Prüfsumme ein 7 bit-Serienwort sein.
Eine Prüfsumme wird für jede Zeile, die die Datenbits a.
wiedergibt usw. vorgesehen. Zusätzlich wird eine Prüfsumme für die Paritätsbits vorgesehen, wobei jedes
Paritätsbit P1 bis P in Abhängigkeit davon erzeugt wird,
ob sich in dem zugehörigen Wort eine geradzahlige oder ungeradzahlige Anzahl von hohen Pegeln befindet. Dadurch,
dass sowohl die Prüfsumme als auch das Paritätsbit für
das gelieferte Datenformat vorgesehen werden,ist es möglich, . eine zweidxmensionale Prüfung durchzuführen/um -beliebige
anschliessende Fehler bei der Wiedergabe zu identifizieren und gleichfalls zu korrigieren, wie es im folgenden anhand
von Fig. 8 beschrieben wird.
Bei der Wiedergabe kommen die digitalen Daten vom Videobandgerät 18 über den Ausgang des Synchröns.ignaltrenn-
und Abschneideblockes 25, wobei diese Daten die vorher aufgezeichneten
Prüfsummen und Paritätsbits enthalten. Bei
•25 der Wiedergabe werden die Prüfsummen und Paritätsbits
jedoch diesmal aus den ausgehenden Daten über Generatoren 27 und 28 jeweils berechnet. Die bei der Wiedergabe zur
Verfügung stehende aufgezeichnete Prüfsumme wird im Vergleichs-
und Korrekturblock 29 mit der erzeugten Prüfsumme verglichen, die aus den wiedergegebenen Daten berechnet
wurde, wobei das Paritätsbit in ähnlicher Weise
/8
geprüft wird. Falls kein Fehler zwischen diesen Berechnungen
festgestellt wird, dann gehen die ausgehenden Daten ohne Veränderung zum Ausgang, da das Fehlen eines
Fehlers eine Identität zwischen der Eingabe und der Ausgäbe
der Daten, d. h. keine .Signalausfälle anzeigt. Wenn
der Vergleich eines Paritätsbits für ein bestimmtes Wort
einen Unterschied, d. h. einen Fehler'anzeigt, dann kann
durch einen Vergleich der Prüfsumme' die Stelle des Fehlers
ermittelt werden. Durch eine Umkehr des Status des fehler-haften bits in dem Korrekturblock 29 wird die vorher verlorengegangene
richtige Information wiedergebildet. Was beispielsweise die Signalausfälle R und S in Fig. 6 anbetrifft,
so werden während der Aufzeichnung die richtig berechneten Prüfsummen, und Paritätsbits die Daten auf dem
Band begleiten. Aufgrund des Signalausfalls wird bei der
Wiedergabe die berechnete Prüfsumme d davon verschieden
sein, was auch für die Paritätsbits Pn und P0 gilt. Dadurch
werden effektiv die X- und Y -Koordinaten der Signalausfalle bestimmt, wobei sich durch eine Umkehr des Ausgangssignals
an diesen Punkten die richtigen Daten ergeben.
Durch eine Aufzeichnung der Prüfsumme für jede Zeile am Ende jeder Zeile und der Paritätsbits für jedes Wort auf
der neunten Zeile und durch eine Wiederholung der Berechnung bei der Wiedergabe sowie einen Vergleich der Er-'
gebnisse können somit Datenverfälschungen festgestellt und korrigiert werden. Die korrigierten Daten stehen für die
weitere Verwendung zur Verfügung und können beispielsweise auf die Platte 14 übertragen werden.
Die folgenden.Daten zur Aufzeichnung werden in den nächsten
und folgenden Blöcken der ηβμεη Videozeil'en gehandhabt.
Eine Anordnung, die die Verschlüsselung der Daten vor der
Aufzeichnung auf das Band liefert, wird im folgenden im einzelnen anhand von Fig. 9 beschrieben.
/9
• W* *·
Die dargestellte ankommende digitale Videoinformation hat im typischen Fall das bekannte Format einer parallelen
8 bit-Wortform und liegt über dem Schalter 30 an dem Speicher mit direktem Zugriff RAM 32 oder 33,
wobei in Fig. 9 der Schalter mit dem Speicher RAM 32 verbunden ist. Der Schreibzyklus für einen Speicher RAM
ist beendet, wenn eine bestimmte Anzahl von Wörtern, beispielsweise 128 Wörter an den internen Speicherplätzen
eingeschrieben sind, die durch den Zählerstand im Adressenblock 44 in bekannter Weise bezeichnet werden.
Wie es in Fig. 9 dargestellt ist, kann während des Einschreibens in den Speicher RAM 32 ein Auslesen vom
Speicher RAM 33 erfolgen, wie es durch den Schalter 35 gewählt ist. Das Einschreiben in einen der Speicher RAM
erfolgt daher mit Wortgeschwindigkeit, d. h. einer με, so dass der Speicher RAMjLn 128 με gefüllt wird,
wenn die Daten in Form einer fortlaufenden Datenkette empfangen werden. Andere Geschwindigkeiten sind dadurch
möglich, dass die Wortgeschwindigkeit und die· Speicherkapazität der Speicher RAM geändert werden. Wenn in der
Praxis die Daten von der Platte 14 kommen, werden sie im typischen Fall als nicht fortlautende Datenstösse
empfangen, so dass der Speicher RAM mehr Zeit braucht, um in diesem Fall gefüllt zu werden. Taktsignale von der
Platte- 14, die vom Eingangstaktgenerator 42 empfangen
werden, stellen sicher,dass die Speicher.RAM die ankommenden
Daten fehlerfrei empfangen. Die normale sequentielle Ordnungsfähigkeit des Taktgenerators 42 wird
zweckmässigerweise dazu benutzt, den Adressenblock 44
zu erhöhen oder fortzuschalten.
Derartige Generatoren kennen den Anfang eines Halbbildes oder einer Zeile und können mit internen Zählern
die Bildpunkttaktimpulse zählen, um die notwendige
/10
\-Υφ : I :·:": : 3 U0213
sequentielle Ordnung zu liefern, wenn die Platten-oder
Videobandgeräteinformation gehandhabt wird. Ein Steuereingangssignal
zur Platte 14 vom Generator 42 bestimmt, wann die Platte die Videodaten und Taktsignale erzeugen
darf. Wie es dargestellt ist, wird ein schrittweise erfolgender Betrieb der Platte unter der Steuerung des
Videobandgerätes.18 über einen Ausgangstaktgenerator 43
bewirkt, was notwendig ist, da das Videobandgerät ununterbrochen läuft und daher eine Priorität oder Rangfolge
benötigt. Nach dem Beladen des Speichers RAM 32 werden die Schalter 30 und 31 umgeschaltet, um den anderen
■Speicher RAM anzuschliessen und wird das Einschreiben der Daten fortgesetzt. Während der Speicher RAM 32 die Daten
empfängt, werden die Daten vom Speicher RAM 33 zerstörungsfrei von ihren Speicherplätzen.in einer Reihenfolge ausgelesen
, die vom Zählerstand im Leseadressenblock 45 abhängt. Es werden somit die Wörter 1 bis 128 über den
Schalter 35 zum Schalter 37 geführt. Der Schalter 37 befasst sich nur mit dem Weiterleiten eines der 8 bits von
jedem Wort, so dass in der dargestellten Weise das bit a vom Wort.1 bis 128 als einzelne bit-Kette zum Schalter
40 geführt wird, um dadurch die Daten in dem in der Zeile 1 in Fig. 6 dargestellten Format zu liefern. Die Prüfsumme
wird für diese bit-Kette durch den Zähler 38 berechnet, dessen Ausgangssignal in paralleler 7· bit-Form oder in
paralleler 8 bit-Form vorliegen kann, wobei letzteres zweckmässiger sein kann, da es die Standardform ist. Dieses
parallele bit-Wort wird in serielle Form durch den Wandler
39 umgewandelt, wobei der Schalter 40 so ausgebildet ist, dass er nach dem Durchgang der a-bits umschaltet, damit
die Prüfsumme· die Daten in der in Fig. 6 dargestellten
Weise begleiten kann.
/11
Die binären Werte werden in der erforderlichen Weise
in geeignete Schwarz- oder Weisswerte im Generator 41 , der im typischen Fall ein Teil des Prozessverstärkers
17 ist, umgewandelt, bevor die Synchron- und die Farbsynchroninformation
zugegeben werden, wie es oben vor der Aufzeichnung auf dem Videobandgerät 18 beschrieben
wurde. Der Prüfsummenzähler 38 beginnt am Anfang der ■ Zeile mit dem Zählerstand Null und zählt jedesmal auf,
wenn der Wert 1 (hoher Pegel) wahrgenommen wird, wobei der Endzählerstand für die Zeile nach dem Wort 128 über
den Wandler 39 und den Schalter 40 verfügbar gemacht wird. . .
Die Daten a., ao ... bis a1OQ werden somit seriell dem
Band zugeführt, statt die DaCen im normalen Serienformat
a* bis h1, a~ bis h„ usw. zuzuführen, wie es in Fig. 4
dargestellt ist. Das Auslesen wird anschliessend wiederholt, wobei der Schalter 35 dieselbe Stellung hat,
während der Schalter 37 jedoch so umgeschaltet ist, dass er das b-bit der Wörter 1 bis 128 empfängt. Obwohl nur
ein bit jedes Wortes weitergeleitet wird, ist es zweckmässig, die gesamten 8 bits jedes Wortes über den Speicher
RAM auszulesen. Der Schalter 37 wird der Reihe nach nach jedem Lesezyklus weitergeschaltet, um für insgesamt 9
identische Lesevorgänge zu sorgen. Das Lesen des Speichers ' RAM für einen Zyklus ist wesentlich schneller als das
Schreiben, da die Synchroninformation vom' Videobandgerät im typischen Fall zu einer Taktfrequenz vom Generator
43 von einigen Megaherz führt und die Daten fort- . laufend statt in Form von Datenstössen-oder-gruppen wie
bei der Platte empfangen werden können, so dass 9 Arbeitsvorgänge in ein Zeitintervall passen/ das dazu benötigt
wird, einen einzigen Einschreibvorgang in den anderen
/12
Speicher mit direktem Zugriff RAM zu bewirken. Während
des neunten.Lesevorgangs wird das Paritätsbit für jedes Datenwort durch den■Generator 36 erzeugt. Die 8 bit-Daten
a bis h für das Wort 1 werden durch den bekannten Generator empfangen, der dann, wenn ein hoher Pegel in
einer geraden Anzahl, d. h. zweimal,, viermal oder achtmal wahrgenommen wird, ein Ausgangssignal mit hohem Pegel
für dieses Wort liefert, wie es durch P1 in Fig. 6 dargestellt
ist. Wenn eine ungerade Anzahl von hohen Pegeln für dieses Wort auftritt, dann wird ein logischer niedriger
Pegel geliefert.
Die Paritätsprüfung wird für jedes Wort wiederholt, wenn dieses ausgelesen wird, wobei der Schalter 37 so geschaltet
ist, dass er die Paritätsbits B. bis P-J2R emPfängt und
der PrüfSummenzähler 38 so arbeitet, dass er die Anzahl
der wahrgenommenen hohen Pegel liefert, um eine Prüfsumme über den. Wandler 39· auszugeben, die die Paritätsbits in
der in Fig. 6 als Zeile 9 dargestellten Weise begleitet.
Nach Vollendung der Lesezyklen vom Speicher RAM 33 ändern die Schalter 34 und 35 jeweils ihre Stellung, so dass ein
Einschreiben in den Speicher RAM 33 und ein Auslesen der gesammelten Daten vom Speicher RAM 32 erfolgen können.
Diese Daten bilden die nächsten 9 Videozeilen der aufgezeichneten·Daten
usw., bis alle zur Verfügung stehenden ankommenden Daten in Form einer Anzahl von Halbbildern
aufgezeichnet sind.
• Die Folgesteuerfähigkeiten des Ausgangstaktgenerators 4 3
können zweckmässigerweise , wie dargestellt, dazu benutzt werden, die Schalter 30 bis 35 und den Eingangsgenerator
42 zu steuern und die Taktsignale für den Leseadressenblock 45 zu liefern. Der Generator 43 kann auch dazu dienen, den
/13
Schalter 37 mit Zeilenfrequenz und die Blöcke 38 und 39
mit bit-Frequenz zu betätigen. Der Schalter 40 wird für eine gegebene Anzahl von bits am Ende jeder Zeile betätigt,
um den Durchgang der Prüfsumme zu ermöglichen, bevor er in die dargestellte Stellung zurückkehrt.
Im folgenden wird anhand von Fig. 10 die Verarbeitung der
wiedergegebenen Daten im einzelnen beschrieben. Die digitalen Daten vom Videobandgerät, von denen .die Synchronsignale
abgetrennt sind und die durch Abschneiden in der oben beschriebenen Weise geformt sind, gehen über den
Schalter 40 zum Speicher mit direktem Zugriff RAM 51 oder 52. Während der Speicher RAM 51 an Speicherplätzen beschrieben
wird, die durch den Adressenblock 60 über den Schalter 59 bestimmt werden, steht der Speicher mit
direktem Zugriff RAM 52 zum Auslesen über den Schalter 57 von Speicherplätzen zur Verfügung, die vom Adressenblock
69 über den Schalter 63 gesteuert werden. Wie es schematisch dargestellt ist, sind die Daten in den Speicher RAM 52 so
eingeschrieben, dass die bits a der Wörter 1 bis 128 eine
Reihenfolge bilden, an die sich die bits b bis h und die Paritätsbits P1 bis P.no anschliessen. Die Daten können
als effektiv in Reihen mit Zeilenfrequenz gespeichert angesehen werden, wobei über Zähler im Schreibadressenblock
60 dafür gesorgt wird, dass die Adressierung immer so erfolgt, dass das erste bit a des ersten Wortes zur ersten
Zeile am Anfang jedes Halbbildes geht und somit die Korrelation zwischen der Aufzeichnung und der Wiedergabe
beibehalten wird; Während der Wiedergabe stehen die Schalter der Vorrichtung unter der Steuerung des Eingangsgenerators '
'30 53, wobei wiederum das Videogerät ununterbrochen läuft, während die Platte die Daten in Datenstössen handhaben
• kann., wenn das durch die Systemsteuerung erlaubt ist. Die
/14
■ β β
3U0213
der Schreibfolgesteuerung zugeordneten Blöcke empfangen
gleichfalls Taktsignale vom Generator 53.
Die Prüfsumme für eine bestimmte Zeile wird nicht im
Speicher RAM gespeichert, sondern vom Wandler 55 empfangen, der die Prüfsumme als ein paralleles 8 bit-Wort zum
Empfang durch den Komparator 56 liefert. Vor dem Empfang der vorher aufgezeichneten Prüfsumme berechnet der Prüfsummenzähler
54 die Prüfsumme für diese Zeile, so dass die gerade berechnete und die vorher berechnete Prüfsuonme
dem Komparator 56 zur Verfügung stehen, der ein binäres Ausgangssignal mit niederigem Pegel, wenn kein Unterschied ■
wahrgenommen wird,und mit hohem Pegel, wenn ein Fehler
wahrgenommen wird, erzeugt. Das Vergleichsergebnis liegt über den Schalter'59 an dem einen oder anderen Prüfsummenregister
65 oder 66, so dass das Ergebnis der a-bits von der ersten Videozeile an einem Speicherplatz gespeichert
wird, woran sich das Ergebnis für das b-bit usw. in der in Fig. 10 dargestellten Weise anschliesst. In der Praxis
steuert der Ausgangstaktgenerator 68 die Folgesteuerung der Platte und der der Leseseite der Vorrichtung zugeordneten
Blöcke. Während ein Speicher RAM und ein Register mit dem Einschreiben in Folge beschäftigt sind, stehen die anderen
zum Auslesen zur Verfügung. In der dargestellten Weise gehen somit die bits a bis h der Wörter 1 bis .128 vom
Speicher RAM 52 über den Schalter 57 zum Korrekturglied 64. Gleichzeitig berechnet der Paritätsgenerator 61 den
Paritätszustand jedes herausgehenden Wortes in Folge. Das Paritätsbit für jedes Wort wird mit dem äquivalenten
Paritätsbit verglichen, das vom Speicher RAM 52 über den Schalter 58 kommt. Wenn ein Unterschied wahrgenommen wird,
dann wird durch den Komperator ein hoher Pegel erzeugt, während dann, wenn kein Fehler festgestellt wurde, ein
/15
niedriger Pegel erzeugt wird. Das Korrekturglied 64 empfängt das aus einem einzigen bit bestehende.Ausgangs
signal des Komparators von der Paritätsprüfung zusammen
mit dem aus 8 bits bestehenden Ausgangssignal des PrüfSummenregisters über den Schalter 67. Das
Korrekturglied kann alle 8 bits a bis h für ein Wort
unverändert hindurchlassen/ wenn kein Paritätsfehleranzeichen vom Komparator 62 empfangen wird. Wenn ein
Fehler festgestellt wird, dann wird nur das bestimmte bit des Wortes, das durch ein Fehleranzeichen vom Prüf-Summenregister
identifiziert wird, korrigiert, d. h.
umgekehrt, während alle anderen bits unverändert durchgehen. Aus Fig. 6 ist ersichtlich, dass ein Paritätsfehler
für R und S (P0 und P0) wahrgenommen wird, da
ein Prüfsummenfehler für das bit d für diese Zeile
vorliegt. Aufgrund der Kodierungsanordnung werden beide Signalausfallfehler R und S korrigiert, da die Vorrichtung
in der Lage ist, effektiv die Stelle einer Anzahl von Fehlern zu bestimmen.
Das Korrekturglied 64 kann aus Standardlogikbauelementen aufgebaut sein, wie es bei dem in-Fig. 11 ' dargestellten
Ausführungsbeispiel der Fall ist. Die bits a bis h liegen an einem Eingang von Exklusiv-ODER-Gliedern 70 bis 77
jeweils. Der andere Eingang dieser Verknüpfungsglieder ist mit dem Ausgang von UND-Gliedern 80 bis 87 jeweils
verbunden. Das Ausgangssignal des !Comparators 62 von Fig. liegt gemeinsam an einem Eingang der Verknüpfungsglieder ·
80 bis 87Λ während am anderen Eingang der Verknüpfungsglieder der Prüfsummenfehlerstatus vom Register 66 oder
65 in Fig. 10 liegt. Wie es in der Zeichnung dargestellt ist, liegen 8 bits vom Wort 1 am Eingang der Verknüpfungs-
/16
glieder 70 bis 77. Ein vorher bei der Paritätsprüfung für das Wort P^ festgestellter Fehler wird, als hoher
Pegel durch die Verknüpfglieder 80 bis 87 identifiziert.
Wenn ein Fehler für irgendein bit vom Register 66 als
Ergebnis eines früheren Prüfsummenvergleiches empfangen
wird, wird dieser Fehler in Form eines hohen Pegels durch das jeweilige UND-Glied identifiziert. Das führt
dazu, dass das Ausgangssignal des Verknüpfungsgliedes auf einen hohen Pegel kommt und zur Folge hat, dass das
Ausgangssignal vom zugehörigen Exklusiv-ODER-Glied
umgekehrt wird. Bits ohne irgend einen Fehler gehen unverändert hindurch. Die Eingangssignale a bis h für
die Exklusiv-ODER-Glieder werden sieh somit mit Wortfrequenz
ändern^ wie es auch für das Paritätsbit an den Verknüpfungsgliedern 80 bis 87. der Fall ist. Die Eingangssignale
vom Register werden sich jedoch mit Zeilenfrequenz ändern.
Obwohl im Obigen die Aufzeichnungs- und Wiedergabean*-
ordnungen allgemein so beschrieben wurde, dass sie getrennte Einrichtungen umfassen, ist es ersichtlich, dass
mit einem geeigneten Umschalten einige Vorrichtungselemente gemeinsam sowohl während der Aufzeichnung als
auch der Wiedergabe benutzt werden können.
Die oben beschriebene Vorrichtung, die das in Fig. 6 dargestellte
Format verwendet,-arbeitet dann gut, wenn normale Signalausfälle auftreten. Sie kommt daher mit
mehr als einem Signalausfall in irgend einer gegebenen Zeile zurecht, vorausgesetzt, dass nicht mehr als eine
Zeile in irgend einem bestimmten Block Signalausfälle
hat. In diesem Fall bilden 8 Zeilen den Block. Sollte jedoch mehr als eine Zeile im Block, beispielsweise die
/17
Zeilen 1 und 4 Signalausfälle haben, dann kann die gewünschte
Korrektur nicht erfolgen und muss in diesem extremen Fall das Korrekturglied übergangen werden, so
dass die Daten unkorrigiert hindurchgehen können. Der Grund dafür, dass es nicht möglich ist, die Daten zu
korrigieren, ist anhand von Fig. 12 ersichtlich. In Fig.
12 ist ein.Signalausfall B und C auf den Zeilen 1 und 4
jeweils mit einem entsprechenden Prüfsummenfehler dargestellt.
Ein Paritätsbitfehler wird gleichfalls in der dargestellten Weise vorhanden sein, wobei aufgrund des
Signalausfalls auf zwei Zeilen die Vorrichtung nicht mehr eindeutig mitteilen kann, ob die Signalausfälle bei B
und C oder bei A und D aufgetreten sind, was bei diesem Beispiel nicht der Fall ist.
Eine Weiterentwicklung der obigen Vorrichtung, die im folgenden beschrieben wird, erlaubt es, mit' einer derartigen
AusnähmeSituation fertig zu werden, wobei die Daten
so bearbeitet werden, dass der Signalausfall verdeckt wird, wenn Signalausfälle auf mehr als einer Zeile-im Block auftreten.
Während das im vorhergehenden beschriebene Ausführungsbeispiel und das vorliegende Ausführungsbeispiel·
absolut sicher Daten korrigieren, wenn Fehler nur in einer Zeile auftreten, wird das vorliegende Ausführungsbeispiel
einen Fehler nur verdecken statt ihn zu korrigieren, wenn mehr als eine Zeile betroffen ist.
Um Signalausfälle-zu verdecken,wird von der normalen Schaltbeziehung
relativ zum Hilfsträger Gebrauch gemacht. Bei dem dargestellten Ausführungsbeispiel wird angenommen, dass
die Schaltfrequenz 4 χ fsc beträgt, wobei jedoch auch andere Frequenzen mit einer anschliessenden Änderung der Vorrichtung
verwandt werden können. Das vorliegende Ausführungs-
/18
ft m ^TS β
beispiel ist im allgemeinen der in Fig. 8 dargestellten Anordnung ähnlich, obwohl die Formatierung der Daten
• nun den in Fig. 13 dargestellten Format entspricht und ·
der Vergleichs- und Korrekturblock 29 relativ zu der Darstellung in Fig. 10 so abgewandelt ist, dass er mit
den zusätzlichen erforderlichen Steuerfunktionen fertig wird.
Ein Vergleich der Figuren 4, 6 und 13 zeigt, dass statt eines Standardserienwortformats oder eines Wortformats
mit einzelnen aufeinanderfolgenden bits bei dem im vorhergehenden beschriebenen Ausführungsbeispiel nicht in
einer Reihenfolge stehende Wörter längs einer gegebenen Zeile verwendet/werden. Bei diesem Ausführungsbeispiel, das
acht Zeilen, zuzüglich einer Paritätszeile im Block verwendet, folgen daher auf das Wort 1 die Wörter 9 und 17 usw.,
bis die gesamte Zeile gefüllt ist und die Prüfsumme als
letztes .Datenwort in der Zeile enthalten ist. Die Zeile 2 enthält
die Wörter 2, 10 und 18 usw. mit einem ähnlichen 8-Wort-Zwischenraum auf den aufeinanderfolgenden Zeilen
in dem Block. Die neunte Zeile trägt die Paritätsbitdaten und die Prüfsumme, wie es im vorhergehenden der Fall
war.
Die Anordnung zum Erzeugen des gewünschten Formats und zur Verschlüsselung auf der Aufzeichnungsseite der Vorrichtung
ist in Fig. 14 dargestellt und der in Fig. 9 dargestellten Anordnung mit der Ausnahme der zusätzlichen
Speicher mit direktem Zugriff RAM 91 und 92 mit den zugehörigen Schaltern 90 und 93 ähnlich. Dabei werden
Adressierungen und Folgesteuerungen für die Speicher mit direktem Zugriff und die Schalter verwandt, die ähnlich
wie bei der in Fig. 9 dargestellten Anordnung sind, obwohl
/19
3U0213
nun zusätzliche Schalter 90 und 93 und Speicher mit direktem Zugriff RAM gleichfalls unter dem Einfluss
des Ausgarigstaktgenerators stehen.
Das ankommende Videosignal wird über den Schalter 90 zürn Speicher mit direktem Zugriff RAM.91 oder 92 geführt.
Die Daten werden in den Speicher RAM in der empfangenen Reihenfolge, d. h. in der Reihenfolge der Wörter 1, 2,
3, 4 usw. eingeschrieben, bis der Speicher RAM gefüllt istr woraufhin der Schalter 90 umgeschaltet wird, um die
Daten dem zweiten Speicher mit direktem Zugriff einzugeben. Während ein Speicher mit direktem Zugriff die
Daten empfängt, steht der andere Speicher zum Auslesen über den Schalter 93 zur Verfügung. Die Leseadressierung
ist so gewählt, dass die Wörter in der Reihenfolge.1, 9,
17, 25 usw. , gefolgt von den Wörtern 2, 10, 18, 26 usw.
ausgelesen werden, wie es bei dem in Fig. 13 dargestellten
Format für 8 Zeilen im Block der Fall ist. Die-Daten werden
vom Speicher mit direktem Zugriff 91 oder 9 2 über die Schalter 93 und 90 zu dem Speicher mit direktem Zugriff
32 oder 33 geführt und die weitere Verarbeitung für die Paritäts- und die Prüfsumme erfolgt beim Auslesen unter
der Steuerung des Ausgangstaktgenerators vor der Aufzeichnung, wie es bisher der Fall· war. Die im folgenden
beschriebene Wiedergabeanordnung von Fig. 15 ist der in Fig. 10 dargestellten Anordnung mit der Ausnahme ähnlich,
dass eine zusätzliche Kapazität für die Register 65 und 66 vorgesehen ist, so dass diese die Möglichkeit haben,
Fehler auf der Paritätsbitzeile, d. h. der Zeile 9 zu handhaben. Es ist auch ein weiterer Schalter 95 vorgesehen,
um alle 9 Positionen mit einem Entscheidungsschaltungsblock 96 zu verbinden. Der Entscheidungsschaltungsblock
prüft auf Prüfsummenfehler auf den Zeilen 1 bis 9, um das
/20
3U021-3
Korrekturglied 64 zu steuern, oder ein im folgenden beschriebenes Abdeckglied zu betätigen. Es gibt
die folgenden drei Fälle, die bei der Entscheidungsschaltung auftreten können:
Fall Nr. 1
Wenn nur ein Prüfsummenfehler auf einer der Zeilen
1 bis 8 vorliegt, ohne dass ein Prüfsummenfehler auf der Zeile 9 vorhanden ist, dann arbeitet das Korrekturglied
64 in üblicher Weise, wie es bei dem zuerst beschriebenen Ausführungsbeispiel der Fall ist. Es gibt
acht Möglichkeiten für das Auftreten dieses Falles.
Fall Nr. 2 ·
Wenn ein Prüfsummenfehler nur'auf der Zeile 9 auftritt,
dann wird das Korrekturglied sowie das Abdeckglied gesperrt, so dass effektiv das Videoausgangssignal nicht
geändert wird. Es gibt nur eine Möglichkeit, dass dieser Fall auftritt.
Fall Nr. 3
Wenn ein Prüfsummenfehler aus mehr als einer der Zeilen
2Q 1 bis 8 wahrgenommen wird, dann wird ein Paritätsprüfsummenfehler
ignoriert und wird das Korrekturglied gesperrt, während das Abdeckglied in Betrieb gesetzt wird.
Es gibt 247 mögliche Situationen für den Fall Nr. 3.
Anhand des in Fig. 16 dargestellten Beispiels, das die
drei möglichen Fälle zeigt/ werden- Beispiele für mögliche Prüfsummenregistersituationen gegeben.
Im folgenden werden anhand von Fig. 17 die Entscheidungsfindung
und das Verdecken oder Abdecken von Fehlern näher
/21
, : :j..": : 3U0213
ic "· '
beschrieben. Das dargestellte Korrekturglied 64 empfängt 8 Eingangssignale von den Prüfsummenfehlerregistern
und ein einzelnes Eingangssignal von dem Komparator der in Fig. 15 dargestellten Anordnung.
Der Entscheidungsblock 96 umfasst .einen Festspeicher ROM, der mit Entscheidungsgesetzen programmiert ist,
so dass die richtige Entscheidung für alle möglichen auftretenden Fälle getroffen wird, wie es oben beschrieben
wurde. Die neun Eingangssignale von den Prüfsummenfehlerregistern dienen somit dazu, zu bestimmten
Adressen im vorprogrammierten Festspeicher zuzugreifen, wobei die Daten an diesem Speicherplatz zur Verwendung
beim Steuern des Abdeckgliedes und gleichzeitig beim Betrieb des Korrekturgliedes 64 verwandt werden. Das
Abdeckglied umfasst Register 105 bis 111, Multiplikatoren
120 bis 127 und einen Addierer 130. Um die .Daten in die
gewünschte Reihenfolge zu formatieren, sind zwei Speicher mit direktem Zugriff 101 und 102 zusammen mit zugehörigen
Schaltern 100 und 103 vorgesehen. Wenn somit angenommen wird, dass keine Korrektur erfolgt, gehen die
Daten durch das Korrekturglied 64 in der Reihenfolge Wort 1, Wort 9, Wort 17 usw. hindurch und werden die
Daten in den Speicher mit direktem Zugriff 101 oder 102
eingeschrieben, so dass beim Auslesen sich die Reihenfolge Wort 1, Wort 2, Wort 3 usw. ergibt. Die Daten gehen durch
die Register 103 bis 111 hindurch, von denen jedes achte bit breit und ein bit lang ist. Nachdem somit 8 Wörter aus
dem Speicher mit direktem Zugriff ausgelesen sind, wird das acht-bit-Wort 1 am Ausgang des Registers 111 liegen,
wird das Wort 2 am Ausgang des Registers 110 liegt usw., während dasUort 8 am Ausgang des Speichers" mit direktem
Zugriff liegt. Die Wörter werden von jeweiligen digitalen Multiplikatoren 120 bis 127 aufgenommen, wobei der jeweilige
Koeffizient für jeden Multiplikator vom Entschei-
/22
27-
i: :
dungsblock 96 kommt. Die Ausgangssignale der Multiplikatoren liegt am Addierer 130, der das addierte Videoausgangssignal
von der den Fehler verbergenden oder verdeckenden Einrichtung liefert.
Die Arbeitsweise des Entscheidungsblocks in Kombination mit der den Fehler verbergenden Einrichtung wird im
folgenden für die drei oben beschriebenen Fälle dargestellt. .
Fall Nr. 1
Der Entscheidungsblock empfängt das Ausgangssignal von den Prüfsummenfehlerregistern und erzeugt binäre Daten
derart, dass das Korrekturglied' angeschaltet, d. h. nicht gesperrt ist, um in üblicher Weise zu arbeiten,und dass
die den Fehler verdeckende Einrichtung ausgeschaltet,d. h. durchlässig ist, indem einer· der Koeffizienten gleich 1
und der andere Koeffizient gleich 0 gewählt wird, so dass die Videosignale durch die den Fehler verdeckende Einrichtung
ohne eine Änderung hindurchgehen.
Fall Nr. 2
Der Ausgang des Entscheidungsblockes·liefert ein Sperrsignal
dem Korrekturglied, um jede Korrektur der Daten zu verhindern/ so dass das Korrekturglied effektiv durchlässig
ist. Einer der Koeffizienten ist gleich 1 gewählt, während der andere Koeffizient gleich O gewählt ist, so
dass auch die den Fehler verbergende oder verdeckende Einrichtung durchlässig ist.
Fall Nr. 3
Das Ausgangssignal des Entscheidungsblockes bewirkt, dass das Korrekturglied gesperrt ist, so dass es durchlässig
/23
bleibt und dass die den Fehler verbergende oder verdeckende Einrichtung arbeitet/ um Signalausfallfehler
zu verdecken. Wenn somit angenommen wird, dass ein Fehler in den Wörtern 1 und 4 auftritt, dann werden Normierungsoder Teilungskoeffizienten gleich O für die Wörter 1 und
4 ausgegeben und werden diese Wörter durch die Wahl geeigneter Bruchteile anderer Wörter ersetzt. Die Wahl der
Wörter, die als Ersatz verwandt werden, wird durch die Beziehung zwischen der Schaltfrequenz und dem Farbhilfsträger
gesteuert. Bei einer Schaltfrequenz von 4 fse
werden die Wörter 2 und 5 für das Wort 1 und werden die Wörter 3 und 5 für das Wort 4 gewählt.
Das Korrekturglied, das oben beschrieben wurde, kann' unter der Steuerung des Entscheidungoblockes gesperrt werden.
Das wird dadurch erreicht, dass ein zusätzliches UM)-Glied 120 vorgesehen ist, wie es in Fig. 18 dargestellt ist,
so dass der Komparatorausgang nur zu den restlichen Und-Gliedern durchlässig ist, wenn das Steuersignal vom Entscheidungsblock
empfangen wird.
Obwohl die Vorrichtung im Obigen so beschrieben wurde,
dass sie mit Analogvideobandgeräten zusammenarbeitet, gibt es inzwischen digitale Bandgeräte, mit denen die erfindungsgemässe
Vorrichtung gleichfalls verwendbar ist.
Leerseite
Claims (18)
- Patentanwälte Dipl.-In"g. H. WeTCkTaiann', Dy>°l.-Phys. Dr. K. FinckeDipl.-Ing. F. A.Weickmann, Dipl.-Chem. B. Huber Dr.-Ing. H. Liska-9. OKt. 19818000 MÜNCHEN 86 POSTFACH 860 820MDHLSTRASSE 22TE1.KFON (089)980352TELKX 522621Tl.LEGRAMM PATENTWEICKMANN MÜNCHENP/do.Micro Consultants Limited5 West MillsNewbury, Berkshire, EnglandDigitale DatenbearbeitungsvörrichtungPatentansprüche:(i/ Digitale Datenbearbeitungsvorrichtung zum Kompensieren von Signalausfällen auf einem Videosignalaufzeichnungsträger, gekennzeichnet durch eine Datenaufnahmeeinrichtung (19), die die Daten vor der Aufzeichnung einem bestimmten Format zuordnet/ eine Verschlüsselungseinrichtung (20, 21, 27, 28), die eine zweidimensionale Verschlüsselung liefert, die den Inhalt der zugeordneten Daten sowohl vor der Aufzeichnung als auch nach der Wiedergabe angibt, und eine Detektoreinrichtung (29),/2■-L-2 L: :·:": : 3U0213die Unterschiede zwischen den verschlüsselten Informationen identifiziert, die Signalausfallfehler anzeigen, um diese Fehler kompensieren zu können.
- 2. Vorrichtung nach Anspruch 1, dadurch g e k e η η zeichnet, dass die die Daten aufnehmende Einrichtung (19) digitale Daten umordnen kann, so dass sie verschiedenen Videozeilen eines Fernsehhalbbildes- zugeordnet werden,und dass die Verschlüsselungseinrichtung (20, 21, 27, 28) eine erste Verschlüsselungseinrichtung (20), die eine Anzeige des Dateninhalts längs jeder Videozeile liefert, die die aufzuzeichnenden Daten begleitet, eine zweite Verschlüsselungseinrichtung (21), die eine Anzeige des kombinierten Dateninhalts einer gewählten Anzahl von Videozeilen liefert, die die Daten begleitet, wenn diese auf den Videosignalaufzeichnungsträger aufgezeichnet werden, eine dritte Verschlüsselungseinrichtung (27), die eine Anzeige des Dateninhalts längs jeder Videozeile bei der Wiedergabe lief ert, und eine vierte Verschlüsselungseinrichtung (28) umfasst, die eine Anzeige des kombinierten Dateninhalts einer gewählten Anzahl von Videozeilen bei der Wiedergabe liefert, wobei die Detektoreinrichtung (29) die wiedergegebene verschlüsselte Information von der ersten und der zweiten Verschlüsselungseinrichtung (20, 21) mit der verschlüsselten Information von der dritten und vierten Ver-Schlüsselungseinrichtung (27, 28) vergleichen kann, um irgendeinen wahrgenommenen Fehler zwischen den verschlüsselten Informationen, der einen Signalausfall anzeigt, zu identifizieren und zu kompensieren.
- 3. Vorrichtung nach Anspruch 2, dadurch g e k e η η zeichnet, dass die erste und die zweite sowie die dritte und die vierte Verschlüsselungseinrichtung (21,22;/3— 3 —27, 28) jeweils zwei gemeinsame Generatoren umfassen.
- 4. Vorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet , dass die erste Verschlüsselungseinrichtung (20) eine Anzeige des Dateninhalts der zweiten Verschlüsselungseinrichtung (21) bezüglich einer gegebenen Videozeile liefern kann.
- 5. Vorrichtung nach Anspruch 2, 3 oder 4, dadurch gekennzeichnet, dass die erste Verschlüsselungseinrichtung (20) einen Prüfsummengenerator (38) umfasst/ der die Anzahl der bits in einer gegebenen Zeile angeben kann.
- 6. Vorrichtung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet , dass die zweite Verschlüsselungseinrichtung (21) einen Paritätsbitgenerator (36) umfasst, der angeben kann, ob eine geradzahlige oder ungeradzahlige Anzahl von bits mit einem gegebenen Status in einem gegebenen Teil der gewählten Zeilen auftritt.
- 7. Vorrichtung nach einem der Ansprüche 6, dadurch gekennzeichnet , dass die Detektoreinrichtung(29) Signalausfallfehler dadurch kompensieren kann, dass sie den Fehler durch eine Umkehr des wahrgenommenen Status korrigiert.
- 8. Vorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet , dass die Datenaufnahmeeinrichtung (19) einen Kurzzeitspeicher (32, 33) umfasst, der die sequentiellen Daten in bitparalleler Wortform aufnehmen und Daten Zeile für Zeile in Form einer/4ft« *einzigen bit-Kette mit einer gegebenen Wertigkeit von jedem, sequentiellen Wort ausgeben kann.
- 9. Vorrichtung nach Anspruch 8/ dadurch gekennzeichnet, dass der KurzZeitspeicher mehrere Speicher mit direktem Zugriff umfasst.
- 10. Vorrichtung.nach Anspruch 9, dadurch gekennzeichnet, dass die Speicher mit direktem Zugriff die Daten mit einer ersten Geschwindigkeit aufnehmen und die Daten mit einer zweiten grösseren Geschwindigkeit auslesen können.
- 11. Vorrichtung nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet , dass die dritte Verschlüsselungseinrichtung (27) eine Anzeige des Inhalts von der zweiten Verschlüsselungseinrichtung (21) liefernkann. .
- 12. Vorrichtung nach einem der Ansprüche 1 bis 7oder nach Anspruch 11, dadurch gekennzeichnet , dass die Datenaufnahmeeinrichtung (19) einen Kurzzeitspeicher (91, 92, 32, 33) umfasst, der sequentielle Daten in bitparalleler Wortform aufnehmen kann und Daten Zeile für Zeile als bit-Kette ausgeben kann, die durch aufeinanderfolgende, nicht sequentielle Wörter gebildet ist.
- 13. Vorrichtung nach Anspruch 12, dadurch gekennzeichnet , dass der Kurzzeitspeicher mehrere Speicher mit direktem Zugriff umfasst, wobei die ersten Speicher mit direktem Zugriff (81, 92) die aufeinander folgenden sequentiellen Wörter in nicht sequentielle Wörter immer noch in bitparalleler Form umwandeln und wobei die/5zweiten Speicher mit direktem Zugriff (32, 33) die aufeinanderfolgenden Wörter in eine bitserielle Form umwandeln.
- 14. Vorrichtung nach einem der Ansprüche 1 bis 7, 11,12 oder 13, dadurch gekennzeichnet , dass die Detektoreinrichtung eine Fehlerverdeckungseinrichtung (105 bis 130) aufweist, die Daten verdeckt, die nicht korrigiert werden können.
- 15. Vorrichtung nach Anspruch 14, dadurch g e -kennzeichnet, dass die Verdeckungseinrichtung eine Addiereinrichtung (130) aufweist, um Teile benachbarter Wörter zum Verdecken des wahrgenommenen Signalausfalls einzusetzen. ^.
- 16. Vorrichtung nach Anspruch 15, dadurch g e kennzeichnet, dass die Addiereinrichtung Wörter unter Bezug auf die ursprüngliche Datenschaltfrequenz auswählen kann.
- 17. Vorrichtung nach einem der Ansprüche 14, 15 oder 16, dadurch gekennze ichnet , dass eine Steuereinrichtung (96) vorgesehen ist, die in Abhängigkeit von den wahrgenommenen Kodierungsfehlern entscheiden kann, ob das Korrekturglied oder die Fehlerverdeckungseinrichtung gesperrt oder übergangen werden sollte.
- 18. Vorrichtung nach Anspruch 17, dadurch g e -kennzeichnet,· dass die Steuereinrichtung (96) einen programmierten Festspeicher aufweist ( der Entscheidungen in Abhängigkeit von den zugriffenen Speicherplätzen als Folge der ankommenden Kodierungsinformation ausgibt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB8032631 | 1980-10-09 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3140213A1 true DE3140213A1 (de) | 1982-06-16 |
Family
ID=10516570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813140213 Withdrawn DE3140213A1 (de) | 1980-10-09 | 1981-10-09 | Digitale datenbearbeitungsvorrichtung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4467373A (de) |
DE (1) | DE3140213A1 (de) |
FR (1) | FR2492203A1 (de) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA1196106A (en) * | 1982-04-28 | 1985-10-29 | Tsuneo Furuya | Method and apparatus for error correction |
JPS58198935A (ja) * | 1982-05-15 | 1983-11-19 | Sony Corp | デ−タ伝送方法 |
JPS5922208A (ja) * | 1982-07-06 | 1984-02-04 | Victor Co Of Japan Ltd | デイジタル情報信号記録方式 |
GB2126760B (en) * | 1982-08-20 | 1985-08-29 | Sony Corp | Error correction of digital television signals |
GB2139843B (en) * | 1983-05-11 | 1987-07-08 | Sony Corp | Digital video tape recorder apparatus |
US4564945A (en) * | 1983-06-20 | 1986-01-14 | Reference Technology, Inc. | Error-correction code for digital data on video disc |
GB2143659B (en) * | 1983-07-19 | 1986-11-05 | Sony Corp | Methods of and apparatus for correcting errors in binary data |
US4839745A (en) * | 1984-06-25 | 1989-06-13 | Kirsch Technologies, Inc. | Computer memory back-up |
US4667326A (en) * | 1984-12-20 | 1987-05-19 | Advanced Micro Devices, Inc. | Method and apparatus for error detection and correction in systems comprising floppy and/or hard disk drives |
JPS61158078A (ja) * | 1984-12-28 | 1986-07-17 | Sony Corp | 情報再生装置 |
JPS61244184A (ja) * | 1985-04-23 | 1986-10-30 | Hitachi Ltd | ディジタルデータ変換システム |
US5202979A (en) * | 1985-05-08 | 1993-04-13 | Thinking Machines Corporation | Storage system using multiple independently mechanically-driven storage units |
US4680651A (en) * | 1986-08-19 | 1987-07-14 | Eastman Kodak Company | Timing signal dropout compensation circuit |
JPH0773363B2 (ja) * | 1988-01-21 | 1995-08-02 | パイオニア株式会社 | 信号再生処理装置 |
US5283791A (en) * | 1988-08-02 | 1994-02-01 | Cray Research Systems, Inc. | Error recovery method and apparatus for high performance disk drives |
US5218689A (en) * | 1988-08-16 | 1993-06-08 | Cray Research, Inc. | Single disk emulation interface for an array of asynchronously operating disk drives |
JP2600373B2 (ja) * | 1989-05-11 | 1997-04-16 | 松下電器産業株式会社 | 光ディスク記録再生装置 |
US5142422A (en) * | 1989-11-09 | 1992-08-25 | Exabyte Corporation | Dual channel helical recorder |
US5068878A (en) * | 1990-02-06 | 1991-11-26 | Eastman Kodak Company | Method and apparatus for data interleave with pseudo-randomized resynchronization |
GB9513891D0 (en) * | 1995-07-07 | 1995-09-06 | Danmere Limited | Data backup |
JP3545137B2 (ja) * | 1996-08-29 | 2004-07-21 | 三洋電機株式会社 | コード多重/読取装置 |
US5978488A (en) * | 1998-09-03 | 1999-11-02 | Margolin; Jed | Simulated AM radio |
US6307701B1 (en) | 1998-10-20 | 2001-10-23 | Ecrix Corporation | Variable speed recording method and apparatus for a magnetic tape drive |
US6381706B1 (en) | 1998-10-20 | 2002-04-30 | Ecrix Corporation | Fine granularity rewrite method and apparatus for data storage device |
US6246551B1 (en) | 1998-10-20 | 2001-06-12 | Ecrix Corporation | Overscan helical scan head for non-tracking tape subsystems reading at up to 1X speed and methods for simulation of same |
US6367047B1 (en) | 1998-10-20 | 2002-04-02 | Ecrix | Multi-level error detection and correction technique for data storage recording device |
US6308298B1 (en) | 1998-11-16 | 2001-10-23 | Ecrix Corporation | Method of reacquiring clock synchronization on a non-tracking helical scan tape device |
US6367048B1 (en) | 1998-11-16 | 2002-04-02 | Mcauliffe Richard | Method and apparatus for logically rejecting previously recorded track residue from magnetic media |
US6603618B1 (en) | 1998-11-16 | 2003-08-05 | Exabyte Corporation | Method and system for monitoring and adjusting tape position using control data packets |
US6421805B1 (en) | 1998-11-16 | 2002-07-16 | Exabyte Corporation | Rogue packet detection and correction method for data storage device |
US6364234B1 (en) | 2000-03-10 | 2002-04-02 | Michael Donald Langiano | Tape loop/slack prevention method and apparatus for tape drive |
US6624960B1 (en) | 2000-03-10 | 2003-09-23 | Exabyte Corporation | Current sensing drum/cleaning wheel positioning method and apparatus for magnetic storage system |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5380105A (en) * | 1976-12-24 | 1978-07-15 | Sony Corp | Digital signal transmission method |
GB1599156A (en) * | 1976-12-24 | 1981-09-30 | Indep Broadcasting Authority | Recording digital signals |
JPS53142208A (en) * | 1977-05-18 | 1978-12-11 | Teac Corp | Method of recording pcm signal |
MX4130E (es) * | 1977-05-20 | 1982-01-04 | Amdahl Corp | Mejoras en sistema de procesamiento de datos y escrutinio de informacion utilizando sumas de comprobacion |
US4211997A (en) * | 1978-11-03 | 1980-07-08 | Ampex Corporation | Method and apparatus employing an improved format for recording and reproducing digital audio |
JPS5654140A (en) * | 1979-10-09 | 1981-05-14 | Sony Corp | Transmission method for pcm signal |
US4352129A (en) * | 1980-02-01 | 1982-09-28 | Independent Broadcasting Authority | Digital recording apparatus |
US4376955A (en) * | 1980-02-28 | 1983-03-15 | Rca Corporation | Two dimensional adaptive dropout compensator and chroma inverter |
US4355324A (en) * | 1980-03-03 | 1982-10-19 | Rca Corporation | Sampled or digitized color in a high speed search record and replay system |
GB2075728B (en) * | 1980-05-01 | 1984-02-01 | Sony Corp | Processing binary data |
-
1981
- 1981-10-07 US US06/309,304 patent/US4467373A/en not_active Expired - Fee Related
- 1981-10-09 FR FR8119018A patent/FR2492203A1/fr active Granted
- 1981-10-09 DE DE19813140213 patent/DE3140213A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
FR2492203B3 (de) | 1983-07-01 |
FR2492203A1 (fr) | 1982-04-16 |
US4467373A (en) | 1984-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3140213A1 (de) | Digitale datenbearbeitungsvorrichtung | |
DE3751578T2 (de) | Datenspeichersystem. | |
DE69126396T2 (de) | Aufzeichnungs- und Wiedergabegerät für Videosignale | |
DE3027274C2 (de) | Verfahren und Vorrichtung zur Bildung eines Signalausfall-Ersatzsignals aus einem Farbvideosignal | |
AT393429B (de) | Speicherschaltung zur speicherung eines digitalsignals | |
DE3114631C2 (de) | ||
DE3686540T2 (de) | Verfahren zur kode-fehlerkorrektur. | |
DE3110568C2 (de) | Vorrichtung zum Verarbeiten von Videosignalen vor der Aufzeichnung | |
DE3783253T2 (de) | Fehlerkorrekturverfahren. | |
DE3782947T2 (de) | Fehlerkorrektur von digitalen, gespeicherten fernseh-signalen. | |
DE2821305C2 (de) | ||
DE3115902C2 (de) | ||
DE68928463T2 (de) | Verfahren und vorrichtung zur wiedergabe | |
DE2938503A1 (de) | Verfahren und vorrichtung zur aufnahme und wiedergabe von audio-signalen mit digitaler aufzeichnung | |
AT391046B (de) | Verfahren und geraet zum verarbeiten eines digitalen signals | |
DE3039704A1 (de) | Digitalsignalverarbeitungsverfahren und -vorrichtung | |
DE1524225B2 (de) | Verfahren zum betriebe einer redigier- und wiedergabeeinrichtung | |
DE69223602T2 (de) | Anordnung zur Verarbeitung digitaler Daten sowie mit der Anordnung ausgerüstetes digitales Videosystem | |
DE3036898C2 (de) | Einrichtung und Verfahren zum Verarbeiten eines PAL-Farbvideosignals | |
DE3416047A1 (de) | Codierungsverfahren | |
DE3039688A1 (de) | Verfahren und vorrichtung zum codieren eines digitalsignals mit minimaler gleichkomponente | |
DE69124840T2 (de) | Speicherplatzzuordnung für mehrere Speicherbausteine | |
DE2357168A1 (de) | Speichermodul fuer eine datenverarbeitungseinheit | |
DE2830925A1 (de) | Vorrichtung zur aufzeichnung und wiedergabe von digitalen signalen | |
DE2455235C2 (de) | Verfahren und Einrichtung zur Fehlererkennung in Zeitvielfachvermittlungsanlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8127 | New person/name/address of the applicant |
Owner name: QUANTEL LTD., SOUTHEND-ON-SEA, ESSEX, GB |
|
8128 | New person/name/address of the agent |
Representative=s name: WEICKMANN, H., DIPL.-ING. FINCKE, K., DIPL.-PHYS. |
|
8139 | Disposal/non-payment of the annual fee |