DE3132529C1 - Elektrisches Netzwerk - Google Patents

Description

• Ausführungsbeispiele der Erfindung werden anhand der Zeichnung näher erläutert. Es zeigt F i g. 1 eine Schaltung eines Widerstandsnetzwerkes, F i g. 2 eine Ansicht eines Widerstandsnetzwerkes, das entsprechend der Schaltung aus F i g. 1 zusammengebaut ist, F i g. 3 eine Schaltung eines Kondensatornetzwerkes, Fig.4 eine Ansicht eines Kondensatornetzwerkes, das entsprechend der Schaltung aus F i g. 3 zusammengebaut ist, F i g. 5 eine räumliche Darstellung eines Netzwerkes, das aus Chipbauelementen zusammengebaut ist, und Fig. 6 bis 8 unterschiedliche Chipbauelemente.
• F i g. 1 zeigt eine Anzahl ohmscher Widerstände R, sind und die auf der anderen Seite an die Punkte b, c, d, e bzw. fherausgeführt sind.
• F i g. 2 zeigt ein Widerstandsnetzwerk, bei dem quaderförmige Chipwiderstände R durch quaderförmige Abstands-Chipbauelemente 2 voneinander getrennt sind. Die an sich bekannten Chipwiderstände R besitzen zwischen zwei Stirnflächen überdeckenden Metallschichten eine Widerstandsschicht und die Abstands-Chipbauelemente 2 besitzen eine eine Stirnfläche überdeckende Metallschicht. Die Chipbauelemente R und 2 sind derart nebeneinander gestapelt und an ihren Hauptflächen mit einer Klebeschicht 6 mechanisch fest zusammengebaut, daß die Metallschichten der Abstands-Chipbauelemente 2 alle in einer gemeinsamen Höhe liegen und die Chipwiderstände R einseitig elektrisch zusammenschalten, während die anderen Pole der Chipwiderstände R, die mit b, c, d, e, f gekennzeichnet sind, eine zweite gemeinsame Ebene aufspannen, die der Ebene einer Hybridschaltung entspricht. Ein Chipbauelement 1, das auf zwei Stirnflächen und einer Hauptfläche mit einer Metallschicht bedeckt ist, schließt den Bauelementstapel ab und ergibt den Anschlußkontakt a in der Ebene der Pole b bis f: Eine elektrisch isolierende Umhüllung 4 bedeckt das elektrische Netzwerk und schützt es gegen äußere Einflüsse.
• F i g. 3 zeigt eine Anzahl einzelner Kapazitäten C; die jede für sich zwischen den Polen gund h, iund k, lund m, n und o und p und q angeordnet sind.
• F i g. 4 zeigt ein Kondensatornetzwerk entsprechend der Schaltung aus F i g. 3, bei dem an sich bekannte, quaderförmige, monolithische Chipkondensatoren C voneinander getrennt angeordnet sind. Die räumliche Trennung der Chipkondensatoren C geschieht durch Abstands-Chipbauelemente 2 und quaderförmige Chipbauelemente 3, die unmetallisiert sind und die alle durch Klebeschichten 6 mit ihren Hauptflächen miteinander verbunden sind. Jeder zweite Pol eines Chipkondensators C ist über die Metallschicht einer Stirnfläche eines Abstands-Chipbauelementes 2 mit der Metallschicht eines Kontakt-Chipbauelementes 1 elektrisch leitend verbunden, welche den jeweiligen zweiten Pol g, i, 1 n und p eines Chipkondensators Cin die Ebene der ersten Pole h, k, m, o und verlegt Eine elektrisch isolierende Umhüllung 4 bedeckt das Kondensatornetzwerk, aus welcher nur die Metallschichten der Anschlüsse g bis q herausragen, die alle in einer Ebene liegen.
• F i g. 5 zeigt ein elektrisches Netzwerk, das aus Chipkondensatoren C aufgebaut ist, die durch quaderförmige Abstands-Chipbauelemente 2, durch Kontakt-Chipbauelemente 1 und durch unmetallisierte Chipbauelemente 3 voneinander getrennt sind. Die mechanische Verbindung der einzelne. Chipbauelemente C, 2, 1, 3 untereinander geschieht durch Klebeschichten 6 auf den Hauptflächen der einzelnen Chipbauelemente. Eine Lötverbindung zwischen den aneinandergrenzenden Metallschichten auf den Chipbauelementen C, 2 und 1 dient primär der elektrischen Verbindung und sekundär der mechanischen Befestigung.
• F i g. 6 zweigt ein Kontakt-Chipbauelement 1, das auf einer Hauptfläche 11, auf zwei Stirnflächen und auf der der Hauptfläche 11 gegenüberliegenden Hauptfläche in der Nähe der Stirnflächen 12 mit einer Metallschicht 13 bedeckt ist.
• F i g. 7 zeigt ein quaderförmiges Abstands-Chipbauelement 2, das auf einer Stirnfläche 22 und an diese angrenzende Bereiche der beiden Hauptflächen 21 und 23 herum mit einer Metallschicht bedeckt ist, die beispielsweise durch Tauchen hergestellt sein kann. Mit 6 ist eine Klebefläche dargestellt, um die Abstands-Chipbauelemente 2 mit anderen Chipbauelementen mechanisch zu verbinden.
• F i g 8 zeigt einen an sich bekannten Chipkondensatoren C mit den Kontaktmetallschichten, welche die Stirnflächen 32 und benachbarte Flächen 31, 33 und 34 bedecken. Mit 6 ist eine Klebefläche dargestellt Einen ähnlichen Aufbau besitzen an sich bekannte, mehrschichtig aufgebaute Chipinduktivitäten, mit denen entsprechende Netzwerke aufgebaut sein können.
• F i g. 9 zeigt einen an sich bekannten elektrischen Chipwiderstand R, bei dem zwischen den Metallschichten 41, 42, 43 eine Widerstandsschicht 5 angeordnet ist, die vorzugsweise durch eine Passivierungsschicht abgedeckt ist.
• - Leerseite - Leerseite - - Leerseite -

Claims (11)

1. Patentansprüche: 1. Aus diskreten quaderförmigen Chipbauelementen aufgebautes elektrisches Netzwerk, d a d u roh g e k e n n z e i c h n e t, daß die Chipbauelemente (R, C, L, 1, 2, 3) mit ihren Hauptflächen aufeinander angeordnet und miteinander mechanisch fest verbunden sind.
2. 2. Netzwerk nach Anspruch 1, dadurch gekennzeichnet, daß die Chipbauelemente (R, C: L, 1, 2, 3) mit ihren Hauptelementen derart aufeinander angeordnet sind, daß eine metallisierte Stirnfläche (12, 32, 42) der Chipbauelemente (1, C, L, R) eine gemeinsame Ebene aufspannen.
3. 3. Netzwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß an einer Hauptfläche eines Chipbauelementes (R, C, L) ein Chipbauelement (2) befestigt ist, das nur an einer Stirnfläche (22) und an ihr nahen Bereichen (21) eine Metallschicht besitzt.
4. 4. Netzwerk nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß eine Anzahl Chipbauelemente (R, C, L) nebeneinander angeordnet sind, die durch je ein Chipbauelement (2) voneinander getrennt sind.
5. 5. Netzwerk nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß an die Chipbauelementpaare (R, C, L, 2) ein Chipbauelement (1) angrenzt, das an seinen beiden Stirnflächen (12) und an mindestens einer Hauptfläche (11) eine Metallschicht besitzt.
6. 6. Netzwerk nach einem der Ansprüche 1 bis 3 und 5, dadurch gekennzeichnet, daß eine Anzahl aus Chipbauelementen (R, C, L) und Chipbauelementen (2) gebildete Chipbauelementpaare durch je ein nichtmetallisiertes Chipbauelement (3) voneinander getrennt sind.
7. 7. Netzwerk nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß ein Chipbauelement (1) die Reihe der Chipbauelemente 7R, C, L, 1, 2, 3) abschließt.
8. 8. Netzwerk nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Chipbauelemente (R, C, L, 1, 2, 3) durch Klebeschichten (6) auf ihren Hauptflächen miteinander mechanisch fest verbunden sind.
9. 9. Netzwerk nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Chipbauelemente (R, C, L, 1, 2) durch Lötverbindungen zwischen ihren aneinandergrenzenden Metallschichten (12, 13, 21, 22, 23, 31, 32, 33, 41, 42, 43) elektrisch leitend und mechanisch fest miteinander verbunden sind.
10. 10. Netzwerk nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Chipbauelemente (R, C, L, d, 2, 3) mit einer elektrisch isolierenden Umhüllung umgeben sind, aus der nur die Metallschichten der Stirnflächen der Chipbauelemente (R, C, L, 1, 2) herausragen.
11. 11. Netzwerk nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß an den metallisierten Stirnflächen (12, 32, 42) der Chipbauelemente (1, C, L, R) in einer Reihe Anschlußelemente (single in line) befestigt sind und die elektrisch isolierende Umhüllung die Chipbauelemente (R, C, 1, 2) vollständig bedeckt.

    Die Erfindung betrifft ein aus diskreten, quaderförmigen Chipbauelementen aufgebautes, elektrisches Netzwerk.

    Ein derartiges Netzwerk, das Chipkondensatoren enthält, ist aus eem-electronic engineers master, 1973/74, Vor3, Seite 1124, bekannt. Dort werden die diskreten Bauelemente in dafür vorgesehene Durchgangsbohrungen eines Keramiksubstrates eingesteckt.

    Das Keramiksubstrat wird mit strukturierten Leitungsbahnrähmchen bedeckt, welche die diskreten Bauelemente entsprechend zusammenschalten. Bei diesem Netzwerk sind die einzelnen Bauelemente voneinander relativ weit entfernt, so daß die Packungsdichte der Bauelemente nicht sehr groß sein kann.

    Aus der DE-OS 2847 163 ist ein elektrisches Netzwerk bekannt, das aus einem mit einer in Schichttechnik ausgebildeten Schaltungskonfiguration versehenen Substrat besteht, wobei im Randbereich des Substrates als Klammern ausgebildete Anschlußelemente angeordnet sind. Diese Anschlußelemente besitzen voneinander mindestens einen bestimmten Abstand, der durch die Flächenausdehnung der Schaltungskonfiguration, d. h. beispielsweise bei einem Widerstandsnetzwerk durch die Flächenausdehnung der einzelnen Schichtwiderstände voneinander, gegeben ist. Bei einer Dicke des Substrates in der Größenordnung 1 mm ergibt sich für ein derartiges Netzwerk eine auf eine Schaltungsplatte projezierte Grundfläche, die proportional der Anzahl der Schichtwiderstände und proportional der Summe aus Breite und Abstand der Schichtwiderstände voneinander ist.

    Dies bedeutet jedoch eine relativ große Längenausdehnung eines derartigen Widerstandsnetzwerkes mit einseitig abstehenden (single in line) Anschlußelementen.

    Der Erfindung liegt deshalb die Aufgabe zugrunde, ein elektrisches Netzwerk zur Verfügung zu stellen, das aus diskreten, quaderförmigen Chipbauelementen aufgebaut ist, einen sehr kompakten Aufbau besitzt und das auch ohne Anschlußelemente unmittelbar zum Einsatz in Hybridschaltungen geeignet ist.

    Diese Aufgabe wird erfindungsgemäß durch die Merkmale des kennzeichnenden Teiles des Anspruches 1 gelöst. Bevorzugte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.

    Die mit dem erfindungsgemäßen Netzwerk erzielten Vorteile bestehen insbesondere darin, daß die einzelnen diskreten Chipbauelemente wahlweise zusammengebaut werden können, daß die Packungsdichte wesentlich höher ist, weil die Dicke eines einzelnen Chipbauelementes geringer sein kann als die Dicke eines Mehrfachsubstrates für ein bekanntes Netzwerk und die Chipbauelemente mit ihren Grundflächen nebeneinander zusammengestapelt sind, und daß sie auch ohne Anschlußelemente unmittelbar mit den in einer Ebene liegenden Anschluß-Metallschichten in Hybridschaltungen eingelötet werden können, so daß die Einbauhöhe gering und das Hochfrequenzverhalten gut ist.