DE3132199C2 - Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen im Zeitmultiplexverfahren - Google Patents
Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen im ZeitmultiplexverfahrenInfo
- Publication number
- DE3132199C2 DE3132199C2 DE19813132199 DE3132199A DE3132199C2 DE 3132199 C2 DE3132199 C2 DE 3132199C2 DE 19813132199 DE19813132199 DE 19813132199 DE 3132199 A DE3132199 A DE 3132199A DE 3132199 C2 DE3132199 C2 DE 3132199C2
- Authority
- DE
- Germany
- Prior art keywords
- channel group
- channel
- channels
- synchronization
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0602—Systems characterised by the synchronising information used
- H04J3/0605—Special codes used as synchronising signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Zeitmultiplexe zur Übertragung von Datensignalen können mehrere Kanalgruppen enthalten, die ihrerseits wieder homogen in k = 2 ↑m (m = 0, 1, 2, . . ., ld n) Kanäle unterteilt sind. Hierbei ist n die größte Anzahl der in einer Kanalgruppe möglichen Kanäle. Die Kanäle einer Kanalgruppe sind enve lope-verschachtelt und weisen dieselbe Envelope-Struktur mit einem fest zugeordneten Synchronisierbit auf. Die Synchronisierbitfolge eines Kanals ist abwechselnd "0" und "1". Die in einer Kanalgruppe aufeinanderfolgenden Synchronisierbits werden empfangsseitig zur Erkennung der Kanalgruppenunterteilung überwacht. Wenn a ↓x ein zu einem beliebigen Zeitpunkt in einer Kanalgruppe auftretendes Synchronisierbit ist, werden hierzu die modulo-2-Summen a ↓x /+ a ↓( ↓x ↓+ ↓2m ↓) und/oder a ↓x /+ a ↓( ↓x ↓- ↓2m ↓) für m = 0, 1, 2, . . ., ld n jeder Kanalgruppe gebildet.
Description
und/oder der Synchronisierbits
ax θ ^-2-)
jeder Kanalgruppe für /n = 0, 1,2, 3 Id η gebildet
werden, wobei ax ein zu einem beliebigen Zeitpunkt
in einer bestimmten Kanalgruppe auftretendes Synchronisierbit ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Kanalgruppe in k Kanäle
unterteilt ist, wenn die Summe mod 2 der Synchronisierbitsfürm
= ld Ar »1« ist.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Kanalgruppe in k Kanäle
unterteilt ist, wenn für k-φπ die Summen mod 2 für
m = \d k+\,\d Jt+2,...,ldn»0«sind.
4. Verfahren nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß die erkannte Kanalgruppenunterteilung
auf einem Display angezeigt wird.
5. Verfahren nach einem der Ansprüche 1 —4, dadurch gekennzeichnet, daß die der erkannten
Kanalgruppenunterteilung entsprechenden Kanalschaltungen aktiviert werden.
6. Verfahren nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß die der erkannten
Kanalgruppenunterteilung entsprechende Unterteilung der Gegenrichtung automatisch vorgenommen
wird.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Überwachung fortlaufend erfolgt.
8. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 2 und/oder 3, wobei die
größte Anzahl der in einer Kanalgruppe möglichen Kanäle n= 16 ist, dadurch gekennzeichnet,
— daß die Synchronisierbits einer Kanalgruppe in fünf Schieberegister (SR i ...SRS) eingelesen
werden, wobei das erste (SR 1) und zweite (SR 2) ein 1 -bit-, das dritte (SR 3) ein 2-bit-, das
vierte (SR 4) ein 4-bit- und das fünfte (SR 5) ein 8-bit-Schieberegister ist,
— daß fünf Antivalenzglieder (Mi ... MS)
vorgesehen sind, wobei deren erste Eingänge mit dem Eingang des ersten Schieberegisters
(SR 1) verbunden sind und wobei der zweite Die Erfindung betrifft ein Verfahren gemäß dem
Oberbegriff des Patentanspruchs 1.
Zeitmultiplexe zur Übertragung von Datensignalen können mehrere Kanalgruppen enthalten, die ihrerseits
wieder homogen in ein oder mehrere Kanäle unterteilt sein können. Ein solches Multiplexschema ist beispielsweise
in der Empfehlung X.51 des CCITT definiert. Dieses enthält fünf Kanalgruppen mit einer Bitrate von
je 12 kbit/s. Dies ergibt zusammen mit einer Padding-Bitfolge
von 4 kbit/s, die unter anderem empfangsseitig die Suche und stetige Kontrolle des Rahmensynchronismus
ermöglicht, eine zu übertragende Gesamt-Bitrate von 64 kbit/s. Einzelheiten des Rahmenaufbaus spielen
aber für das erfindungsgemäße Verfahren keine Rolle.
Jede der genannten Kanalgruppen kann homogen in einen, zwei, vier, acht oder sechzehn Kanäle unterteilt
sein, wobei die Bitraten dieser Kanäle dann 12, 6, 3, 1,5
oder 0,75 kbit/s betragen. Die homogene Unterteilung in 8 Kanäle zu je 1,5 kbit/s ist in der obengenannten
Empfehlung zwar nicht erwähnt, wird aber ebenfalls angewandt.
Die einzelnen Kanäle besitzen gemäß der Empfehlung X.51 eine 10-bit-Envelope-Struktur, wie in Fig. 1
dargestellt. Ein Envelope besteht aus dem Statusbit S, das zur Unterscheidung von Nutzdatenübertragungsund
Signalisierungszustand dient, dem Synchronisierbit (Alignment-Bit) A und 8 Informationsbits. In einer
Kanalgruppe sind die einzelnen Kanäle envelope-verschachtelt eingeordnet. Die einem bestimmten Kanal
zugehörigen Envelopes und Bits haben eindeutig festgelegte Plätze innerhalb des Rahmens des Zeitmultiplexsignals.
Die für jede Kanalgruppe festgelegte Unterteilung muß empfangsseitig bekannt sein, damit die zum
Demultiplexen notwendigen Einstellungen vorgenommen werden können. Diese Einstellungen können
beispielsweise manuell mit Brücken, Schaltern, Steckkarten o. ä. auf beiden Seiten der Übertragungsstrecke
erfolgen. Denkbar ist auch eine ferngesteuerte Einstellung von der Sende- zur Empfangsseite über besondere
Übertragungswege oder -kanäle. In jedem Fall sind besondere Maßnahmen zu treffen, damit empfangsseitig
bekannt ist welche Kanalgruppenunterteilung sendeseit.ig vorgenommen ist um die richtigen Einstellungen zu
gewährleisten.
Aufgabe der Erfindung ist es deshalb, ein Verfahren zur Übertragung von Datensignalen im Zeitmultiplexverfahren
der eingangs genannten Art anzugeben, das auf der Empfangsseite keine zusätzlichen Informationen
von der Sendeseite erfordert
Diese Aufgabe wird durch die im Kennzeichenteil des Patentanspruchs 1 beschriebenen Maßnahmen gelöst lu
Vorteilhafte Ausgestaltungen und eine Schaltungsanordnung
zur Durchführung des Verfahrens sind in den Unteransprüchen beschrieben.
Ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens und eine Schaltungsanordnung hierzu wird
anhand der Figuren näher erläutert. Es zeigt
Fig. 1 ein 10-bit-Envelope eines Kanals gemäß der
Empfehlung X.51 des CClTT,
F i g. 2 eine Tabelle von mod 2-Additionen der maßgeblichen Synchronisierbits bei verschiedenen
Kanalzahlen Xr, mit maximal k=n=i6 möglichen Kanälen in einer Kanalgruppe,
F i g. 3 eine Tabelle möglicher Synchronisierbitfolgen bei it=2 Kanälen in einer Kanalgruppe und der
mod 2-Additionen der maßgeblichen Synchronisierbits,
Fig.4 eine Schaltungsanordnung zur Durchführung
des Verfahrens bei /7=16 maximal vorkommenden Kanälen in einer Kanalgruppe.
In Fig. 1 ist ein 10-bit-Envelope gemäß der CCITT-Empfehlung X.51 dargestellt. In diesem Fall ist
der zweite Platz des Envelopes dem Synchronisierbit (alignment bit) A fest zugeordnet. Für das erfindungsgemäße
Verfahren ist es unerheblich, wie das Envelope aufgebaut ist, d. h. wieviel Bits (Plätze) es insgesamt
aufweist und welchem Platz das Synchronisierbit A J5
zugeordnet ist. Das Envelope muß lediglich für alle in einer Kanalgruppe enthaltenen Kanäle dieselbe Struktur
aufweisen. Die Synchronisierbitfolge (A-Bit-Folge) der aufeinanderfolgenden Envelopes in einem Kanal ist
immer abwechselnd »0« und »1«. Bei mehreren Kanälen in einer Kanalgruppe sind die Envelopes der einzelnen
Kanäle nacheinander im Zeitmultiplexverfahren eingeordnet, d. h. die einzelnen Kanäle sind in einer
Kanalgruppe envelope-verschachielt. Besteht das MuI-tiplexsignal
aus mehreren Kanalgruppen, sind diese ebenfalls nacheinander im Zeitmultiplexverfahren verschachtelt,
gegebenenfalls unter Hinzufügung weiterer Bitfolgen, wie beispielsweise der Padding-Bitfolge bei
der X.51-Empfehlung. Mit welcher Bitrate und welchem Rahmenaufbau das Zeitmuitiplexsignal übertragen wird, 5(l
spielt für das erfindungsgemäße Verfahren keine Rolle.
Im hier behandelten Ausführungsbeispiel ist festgelegt, daß eine Kanalgruppe aus maximal k = η = 16
Kanälen bestehen kann, so daß die möglichen Kanalzahlen A; = 2m dannk= 1,2,4,8oder 16Türm = 0,1,2,3 "
und 4 sind. In diesem Fall werden dann die Summen mod 2 (modulo 2) der Synchronisierbits
60
ax Φ Ofx+2")
oder der Synchronisierbits
oder der Synchronisierbits
für m = 0, 1, 2, 3 und 4 gebildet. Die Ergebnisse dieser
mod 2-Additionen sind in Fig. 2 dargestellt Hierbei bedeutet der Buchstabe^, daß der Binärwert beliebig,
d. h. 0 oder 1. sein kann.
In Fig. 3 sind für k = 2 Kanäle in einer Kanalgruppe
die 4 möglichen Synchronisierbitfolgen Ox, ax+u ax+2,
..., Ox+I6 und die mod 2-Additionen der maßgeblichen
Synchronisierbits ax ® Ofx+2M, (nt = 0,1, 2,3 und 4) dargestellt
Betrachtet man ab einera beliebigen Zeitpunkt die ersten beiden Synchronisierbits ax und ox+1, so
können diese bei k = 2 Kanälen die Folge 00, 01, 10 oder 11 bilden. Deshalb ist ax®ax+\ =y, also 0 oder 1. Die
Folge der nächsten beiden Synchronisierbits ax+2 und
ax+3 ist aber auf jedem Fall komplementär zur Folge der
ersten zwei Synchronisierbits ax und ox+1, da die Synchronisierbitfolge
eines einzelnen Kanals abwechselnd 0 oder 1 ist. Deshalb ist ax Φ Ox+2 = 1. Ebenso sind die
beiden nächsten Synchronisierbits ax+4 bzw. ax+5 zu Ox+2
bzw. Ox+3 komplementär, d. h. ax+4 bzw. ex+5 stimmen
mit oxbzw. Ox+1 überein. Deshalb ist ax®ax+4 = 0. Desgleichen
ist αχ Φ Ox+8 = 0 und ax ® ox+i6 = 0.
Wie aus Fig. 2 auch ersichtlich ist, ergeben die mod 2-Additionen OxSa^2,.,) dieselben Ergebnisse wie
die mod 2-Additionen OxWa1x+2^. Hierzu wird in Fig. 2
lediglich Ox+16 als ox betrachtet. Die entsprechenden
mod 2-Additionen ox Φ a,x_2m) ergeben dann gemäß den
in Fig. 2 gewählten Bezeichnungen der Synchronisierbits:
βχ+16 © Ox+14 = 1 ,
0J+16 ®θχ+η =0,
Ίχ+16 ©α*+8 =0,
Ox+U1Qax =0.
F i g. 4 zeigt eine Schaltungsanordnung zur Durchführung
des erfindungsgemäßen Verfahrens für beispielsweise k= n= 16 maximal möglicher Kanäle in einer
Kanalgruppe. Die Synchronisierbitfolge einer Kanalgruppe wird dem Eingang E der Schaltungsanordnung
zugeführt und durchläuft nacheinander die 1-bit-Schieberegister SR1 und SR 2, das 2-bit-Schieberegister
SR 3, das 4-bit-Schieberegister SR 4 und das 8-bit-Schieberegister
SR 5. Wenn zu einem beliebigen Zeitpunkt am Eingang E von SR 1 das Synchronisierbit at ansteht,
liegt, bei Eingabe der Synchronisierbits einer Kanalgruppe in chronologischer Reihenfolge, am Eingang von
SR 2 aA_i, am Eingang von SR 3 ax_2, am Eingang von
SR4 a»_4, am Eingang von SR 5 aA_8 und am Ausgang
von SR5 ax-\i. Die Antivalenzglieder (Exklusiv-Oder-Glieder)
Ai 1, M 2, M3, M 4 und M5 sind mit ihren
ersten Eingängen mit dem Eingang von 57? 1 verbunden. Der zweite Eingang von Ml, M2, M3 bzw. M4 ist mit
dem Eingang von SR 2, SR 3, SR 4 bzw. SR 5 und der zweite Eingang von M5 mit dem Ausgang von SR 5
verbunden. Auf diese Weise liegen an den Ausgängen der Antivalenzglieder die Ergebnisse der mod 2-Additionen
der Synchronisierbits von
αχ Φ α^-2»,,
für m = 0,1,2,3 und 4 an.
Die Ausgänge der Antivalenzglieder A/l, M2, A/3,
A/4 bzw. A/5 sind jeweils mit einem Eingang der NAND-Glieder Λ/l, N2, /V3. N4 bzw. /V5 verbunden.
Dc Ausgang von Λ/5 ist auf Eingänge von N4, N3, N2
und Ni, der Ausgang von /V4 auf Eingänge von /V3,
/V2und Nl, der Ausgang von W3 auf Eingänge von Λ/2
und Ni und der Ausgang von N 2 auf einen Eingang
von N1 rückgekoppelt. Die Ausgänge der NAND-Glie-
der Ni ... Λ/5 sind über Invertierglieder /1 ... /5 mit
den Ausgängen AX ... A 5 der Schaltungsanordnung verbunden, an denen die der Kanalgruppenunterteilung
entsprechenden Signale abnehmbar sind.
Durch diese Anordnung ist gewährleistet, daß an den Ausgängen Al ... A 5 der Schaltungsanordnung nicht
ein beliebiger Binärwert y gemäß Fig. 2 auftritt, sondern der Wert 0. Enthält beispielsweise eine
Kanalgruppe k=8 Kanäle, liegen gemäß Fig. 2 an den
Ausgängen der Antivalenzglieder MX... M 5 die Werte
y, y, y, 1, 0. Dies ergibt dann am Ausgang von Λ/5 den Wert 1 und am Ausgang Λ 5 der Schaltungsanordnung
den Wert 0. Da am Ausgang von M 4 der Wert 1 anliegt, ergibt dies am Ausgang von Λ/4 den Wert 0 und damit 1
an /4 4. Durch die Rückkopplung der 0 vom Ausgang von /V4 auf Eingänge von /V3, /V2 und /Vi ergibt sich
auf jeden Fall an den Ausgängen dieser NAND-Glieder der Wert 1, unabhängig davon, welche Werte an den
Ausgängen von JV/3, M 2 und M X anliegen. Damit liegt
an den Ausgängen A 3, A 2 und A i jeweils der Wert 0.
Damit läßt sich eine bestimmte Kanalgruppenunterteilung
sofort auf einfache Art und Weise feststellen, da der Wert 1 nur an dem dieser Kanalgruppenunterteilung
entsprechenden Ausgang (im genannten Beispiel an A 3) anliegt. Alle anderen Ausgänge (im angeführten
Beispiel A 1, A 2, A 4 und A 5) führen den Wert 0. Der
Wert 1 liegt also an A \,A 2, A 3, A 4 bzw. A 5 bis 1,2,4,
8 bzw. 16 Kanälen in einer Kanalgruppe.
Können mehr als 16 Kanäle in einer Kanalgruppe vorkommen, braucht die gezeigte Schaltungsanordnung Jo
lediglich entsprechend erweitert zu werden. Bei beispielsweise 32 möglichen Kanälen wird noch ein
16-bit-Schieberegister, ein sechstes Antivalenzglied, NAND-Glied und Invertierglied hinzugefügt und
entsprechend verbunden. Sind beispielsweise lediglich 8 Kanäle möglich, kann das 8-bit-Schieberegister SR 5,
das Antivalenzglied M5, das NAND-Glied Λ/5 und das
Invertierglied /5 entfallen.
Abhängig vom Anwendungsfall kann eine solche Schaltungsanordnung z. B. eine Anzeige steuern, die
beispielsweise im Falle der Verwendung einer Schnittstelle gemäß der Empfehlung X.22 des CCITT dem
Teilnehmer die notwendige Information über die Kanalgruppenunterteilung gibt.
Es können auch Kanalschaltungen entsprechend der Kanalgruppenunterteilung aktiviert werden, wie beispielsweise
im Falle eines Demultiplexers gemäß der
X.51 -Empfehlung des CCITT.
Des weiteren können nicht nur die Unterteilungen der einzelnen Kanalgruppen beim empfangsseitigen
Demultiplexer erkannt und entsprechende Einstellungen vorgenommen werden, sondern es kann auch die
gleiche Einstellung des Multiplexers der Gegenrichtung veranlaßt werden. Beispielsweise betreffen alle praktischen
Anwendungsfälle der Empfehlung X.51 symmetrische Vollduplexsysteme und betreiben deshalb die
Gegenrichtung mit gleicher Kanalgruppenunterteilung. In diesem Fall muß die Einstellung einer (neuen)
KanaJgruppenunterteilung lediglich bei einer der Sendeseiten vorgenommen werden. Der zweite Sender
und die beiden Empfänger stellen sich dann automatisch ohne besondere Steuersignale darauf ein.
Claims (1)
1. Verfahren zur Übertragung von Datensignalen im Zeitmultiplexverfahren, wobei das Multiplexsignal
aus einer oder mehreren Kanalgruppen besteht, mit einer jeweils homogenen Unterteilung der
einzelnen Kanalgruppen in k=2m Kanäle, wobei /n=0, 1, 2, 3, .... Id η sein kann und η die größte
Anzahl der in einer Kanalgruppe möglichen Kanäle ist und wobei jeder Kanal dieselbe Envelope-Struktur
mit einem fest zugeordneten Synchronisierbit aufweist, die Synchronisierbitfolge eines Kanals
abwechselnd »0« und »1« ist, und die einzelnen Kanäle ir. einer Kanalgruppe envelope-verschachtelt
sind, dadurch gekennzeichnet, daß die
in einer Kanalgruppe aufeinanderfolgenden Synchronisierbits der einzelnen Kanäle innerhalb der
Kanalgruppen empfangsseitig zur Erkennung der Kanalgruppenunterteilung überwacht werden, indem
die Summen mod 2 (φ) der Synchronisierbits
Eingang des ersten (M i), zweiten (M 2), dritten (M 3), vierten (MA) bzw. fünften (MS) Antivalenzgliedes
mit dem Ausgang des ersten (SR 1), zweiten (SR2), dritten (SR3), vierten (SR4)
bzw. fünften (SR 5) Schieberegisters verbunden ist,
- daß jeweils der Ausgang eines Antivalenzgliedes (M 1... MS) an jeweils einen Eingang eines
NAND-Gliedes (N 1... NS) geführt ist,
- daß der Ausgang des fünften NAND-Gliedes (NS) mit jeweils einem Eingang des vierten
(N4), dritten (N3), zweiten (N2) und ersten (Ni) NAND-Gliedes in Verbindung steht und
die Ausgänge der vierten (N 4), dritten (N 3) und zweiten (N2) NAND-Glieder entsprechend
jeweils mit einem Eingang der vorhergehenden NAND-Glieder verbunden sind
- und daß die der Kanalgruppenunterteilung entsprechenden Signale über jeweils ein Invertierglied
(Ji ... JS) von den Ausgängen (A i...
A5) der NAND-Glieder (Ni ...N5) abnehmbar
sind.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813132199 DE3132199C2 (de) | 1981-08-14 | 1981-08-14 | Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen im Zeitmultiplexverfahren |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19813132199 DE3132199C2 (de) | 1981-08-14 | 1981-08-14 | Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen im Zeitmultiplexverfahren |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3132199A1 DE3132199A1 (de) | 1983-03-03 |
| DE3132199C2 true DE3132199C2 (de) | 1983-12-08 |
Family
ID=6139341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813132199 Expired DE3132199C2 (de) | 1981-08-14 | 1981-08-14 | Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen im Zeitmultiplexverfahren |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3132199C2 (de) |
-
1981
- 1981-08-14 DE DE19813132199 patent/DE3132199C2/de not_active Expired
Non-Patent Citations (1)
| Title |
|---|
| NICHTS-ERMITTELT |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3132199A1 (de) | 1983-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2818704C2 (de) | Übertragungssystem für die Übertragung analoger Bild- und Synchronisiersignale und zugemischer synchroner digitaler Datensignale über Analogleitungen | |
| DE2925921C2 (de) | Digitale Zeitmultiplexvermittlungsanlage | |
| DE1791135C3 (de) | Nachrichtenübertragungssystem unter Anwendung eines Zeit- oder Frequenzmultiplex-Verfahrens | |
| DE3013554A1 (de) | Digitales signaluebertragungssystem | |
| DE2559217A1 (de) | Numerisches zeitmultiplex-uebertragungssystem | |
| CH626205A5 (de) | ||
| DE69111669T2 (de) | Phasenkorrekturschaltung für Signale in einem System mit doppelten digitalen Leitungen. | |
| DE2753999C3 (de) | Digitales Zeitmultiplex-Übertragungssystem | |
| DE1512066A1 (de) | Zeitmultiplexvermittlungssystem | |
| DE3132199C2 (de) | Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen im Zeitmultiplexverfahren | |
| EP0173274B1 (de) | Verfahren und Schaltungsanordnung zur Herstellung und zum Betreiben einer Zeitvielfach-Breitbandverbindung | |
| DE2459758B2 (de) | Schaltungsanordnung zur exklusiven Verbindung von zwei Datenleitungen in einer Nachrichtenanlage | |
| EP0174636A2 (de) | Verfahren zur Fehlerverdeckung | |
| DE1301357B (de) | Verfahren zur UEbertragung von Nachrichten in digitaler Form ueber eine UEbertragungsstrecke aus mehreren parallelgeschalteten Leitungen | |
| DE2262933B2 (de) | Verfahren zur Übertragung verschiedenartiger Nachrichtensignale in einem Zeitmultiplexübertragungssystem | |
| DE2419853C2 (de) | Schaltungsanordnung zur Steuerung mehrerer Kanalschaltungen eines Zeitmultiplex-Datenübertragungssystems | |
| EP0006986A1 (de) | Datenübertragungssystem sowie Verfahren und Schaltungsanordnung zum Betreiben eines solchen Datenübertragunssystems | |
| DE68922182T2 (de) | Multiplexer mit Einfügung und Ausblenden von Kanälen für Datenkanal-Zugriffseinheiten. | |
| DE69434905T2 (de) | Datenübertragungsverfahren, -sender und -empfänger mit reduzierter Mehrdeutigkeit | |
| DE3042272C2 (de) | Zeitmultiplex-Datenübertragungseinrichtung für unterschiedliche Teilnehmer-Übertragungsgeschwindigkeiten | |
| DE69027804T2 (de) | Kanalzugriffssystem | |
| DE2739978C2 (de) | Synchronisationsverfahren für Zeitmultiplex-Systeme | |
| DE2502687C3 (de) | Verfahren zur Signalisierzeichengabe zwischen Vermittlungsstellen eines Zeitmultiplexfernmeldenetzes | |
| DE3248566C2 (de) | Verfahren und Schaltungsanordnung zur Übertragung von Datensignalen | |
| DE3906542C1 (de) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8127 | New person/name/address of the applicant |
Owner name: FELTEN & GUILLEAUME FERNMELDEANLAGEN GMBH, 8500 NU |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS PATENTVERWALTUNG GMBH, 2000 HAMBURG, DE |
|
| 8339 | Ceased/non-payment of the annual fee |