DE3124383A1

DE3124383A1 - Ausgabesteuerung

Info

Publication number: DE3124383A1
Application number: DE19813124383
Authority: DE
Inventors: Yutaka Tokyo Murao
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-06-23
Filing date: 1981-06-22
Publication date: 1982-03-04
Also published as: DE3124383C2; GB2079008B; JPS5710807A; US4451897A; GB2079008A

Description

3124383 Henkel, Kern, Feiler &Hänzel ' . **a fejnttttn walte

Reaistered Representatives European Paten!

Tokyo Shibaura Denki Kabushiki Kaisha,

Kawasaki, Japan Tel, 089/982085-87

Telex: 0529802 hnkl Telegramme: ellipsoid

YK-56P054-3 Telex: 0529802 hnkl d \

Tl lliid

22. Juni 1981

Ausgabesteuerung

Die Erfindung betrifft eine Leistungssteuerung oder Ausgabesteuerung, die z.B. für die Steuerung einer Brennkraftmaschine oder dgl. eines Kraftfahrzeugs geeignet ist.

Genauigkeit ist bei der Steuerung einer Brennkraftmaschine im Hinblick auf die in jüngster Zeit geltenden Erfordernisse hinsichtlich der Kraftstoffeinsparung und der strengeren Abgasbestimmungen von Wichtigkeit. Eine derartige Steuerung der Brennkraftmaschine umfaßt nicht nur die Steuerung der Zündung, der Kraftstoffeinspritzung und der Abgasrückführung, sondern auch die Steuerung oder Regelung beim öffnen und Schließen der verschiedenen Ventile sowie die Steuerung von Schrittmotoren. Eine derartige Steuerung bzw. Regelung wird im allgemeinen mit einem Mikroprozessor durchgeführt.

- 13 -

Hinsichtlich des ZündSteuersignals ist es neben anderen rten der Steuerung vorzuziehen, wenn der Mikroprozessor als Steuerung in der Lage ist, mehr als ein unabhängiges Steuersignal zu liefern, da die Hardware des Verteilers derzeit häufig entfällt. In jüngster Zeit ist es erforderlich, jeden Zylinder getrennt zu steuern .bzw. zu regeln, so daß mehrere getrennte Kraftstoffeinspritzsignale erwünscht sind. Somit ist eine Genauigkeit in der Größenordnung von einigen με bis zu einigen 10 με bei diesen Arten von Steuerungen erforderlich. Aus diesem Grunde ist es nötig, viele vollständig unabhängige Signale mit hoher Genauigkeit zu steuern bzw. zu regeln. Dabei ist auch eine Vielseitigkeit bzw. Anpassungsfähigkeit an unterschiedliche Zahlen von Zylindern oder unterschiedliche Steuerungsarten erforderlich, und zwar in Abhängigkeit von den jeweiligen Kraftfahrzeugmodellen .

Ein Eingabe/Ausgabe-System, das auch als I/O-System bezeichnet wird, ist allgemein als flexibles Mehrzwecksystem akzeptiert worden, das Spezifikationsänderungen Rechnung trägt, wobei ein solches System die Ausgabezeit von einem Signal mit der von einer einzigen Zeitsteuerung gemessenen Absolutzeit vergleicht und eine bestimmte Ausgabeverarbeitung bei Abtastung von Koinzidenz von zwei Zeitpunkten durchführt. Bei den meisten herkömmlichen Systemen ist jedoch die Anzahl der Register zur Speicherung der Ausgangs- bzw. Ausgabezeitdaten auf ein oder zwei Register beschränkt, was weitaus kleiner ist als die Anzahl der Ausgabekanäle für die Steuerung aufgrund des Erfordernisses, die Hardware zu verkleinern bzw. zu verringern, und diese Register werden herkömmlicherweise für viele Ausgabekanäle im Wege der Zeitteilung gemeinsam verwendet. In einem solchen Falle muß die Programmausrüstung

oder Software eine Möglichkeit für die Anwendung von Ausgabewarteschlangen enthalten.

Diese Zusammenhänge sollen nachstehend anhand von Beispielen näher erläutert werden. Die Figuren 1A bis 1D zeigen Wellenformen von Brennkraftmaschinen-Steuersignalen und eine absolute Zeitkurve, wobei Fig. 1A ein Kurbelwellen-Winkelsignal, Fig. 1B ein Zündungssignal, Fig. 1C ein Kraftstoffeinspritzsignal und Fig. 1D eine Absolutzeitkurve zeigen. In diesen Figuren stehen die Bezeichnungen SAi für Frühzündung, ti für eine Zündspulen-Einschaltzeit und Tn für eine Kraftstoffeinspritzungs-Impulsbreite. Figur 2 zeigt ein typisches Brennkraftmaschinen-Steuerungssystem 2, das ein Kurbelwellen-Winkelsignal von einer Kurbelwelle sowie Brennkraftmaschinen-Zustandssignale, z.B. ein Brennkraftmaschinen-Kühlmitteltemperatursignal·, von anderen Teilen der Brennkraftmaschine erhält, um ein Zündsignal und ein Kraftstoffeinspritzsignal abzugeben, die zu jedem Zeitpunkt für den jeweiligen Maschinenzustand optimal sind.

Das Brennkraftmaschinen-Steuerungssystem 2 weist folgende Baugruppen auf: eine Eingabeverarbeitung 4, welche die Eingabezf-if eines Kurbel wellenwinke] signals mißt und eine Analog-Digital-Wandlung des Maschinenzustandssignals vornimmt; einen Festwertspeicher oder ROM 6, der ein Verarbeitungsprogramm speichert, um ein Eingangssignal zu erhalten und ein Ausgangssignal zu liefern; einen Befehlsausführungsprozessor 8, der das Verarbeitungsprogramm mit jeweils einem Befehl zur Zeit ausführt; und eine Ausgangssteuerung 10, welche ein Zündsignal und ein Kraftstoffeinspritzsignal als Ausgangssignale liefert. Das Zündsignal wird in Abhängigkeit von der optimalen Frühzündung und der Zündspulen-Einschaltzeit für jedes Kurbelwellenwinkelsignal ein- und ausgeschaltet. Das optimale Kraftstoff einspritzsignal wird bei jeder Drehung um 360° in der Winkelste^ung von 0° einmal ausgegeben, wobei die Verzögerung des Kraftstoffeinspritzsignals vom 0"-Signal zur Vorderflanke

- 15 konstant ist.

Unter diesen Voraussetzungen wird die Ausgangssteuerung von τ. ₁ bis τ. . in herkömmlicher Weise gemäß Fig. 1 durchgeführt. Wie bereits erwähnt, sind bei herkömmlichen Systemen ein Vergleichsregister CREG und eine Zeitsteuerung bzw. ein Zeitgeber TMR vorgesehen.

Wenn das erste Kurbelwellenwinkelsignal von 0° abgetastet wird, wie es in Fig. 1A dargestellt ist, wird die Differenz zwischen der Eingabezeit X_0-1 des unmittelbar vorhergehenden

χ» ι

270°-Kurbelwellenwinkelsignals und der Eingabezeit X₀ des augenblicklichen O°-Signals berechnet, um Δΐ zu liefern, so daß Δ¹. ₁ Ξ Δ.+1 (erwarteter Wert) = Δ. (gemessener Wert) = ^o ~ ^xo-i 9Ut. Die Eingangszeit kann durch Lesen der Zeitsteuerung mit einem Befehlsausführungsprozessor 8 bekannt sein, der die Absolutzeit mißt, wenn das Kurbelwellenwinkelsignal abgetastet wird.

Infolgedessen kann die Ausgabezeit des Zündsignals in folgender Weise berechnet werden:

Zündsignal-Anstiegszeit (spark t time)

Zündsignalabfall zeit (spark 4· time)

- V ^Δ

In gleicher Weise wird die Ausgabezeit des Kraftstoffein spritzsignals in folgender Weise berechnet; Einspritzsignal-Anstiegszeit (fuel t time) = τ.₊₁ = Xß + k ( k = konstant) j

Einspritzsignal-Abfallzeit (fuel 4- time) ^{= X}£ ^{+ k + Tn}

Da bei einem herkömmlichen System nur ein Vergleichsregister verwendet wird, müssen zumindest zwei Ausgabezeiten τ·₊₁ und ^τ·₊2 ^ⁿ einer Warteschlange gespeichert oder registriert werden. In diesem Falle hat die Warteschlange die in Fig. 3 dargestellte Form. Wartefelder 11 und 12 sind in einem Speicherbereich mit wahlfreiem Zugriff angeordnet, in dem die Befehle und Ausgabezeiten gemäß der Reihenfolge der Ausgabezeiten gestapelt sind. Wenn das Kurbelwellenwinkelsignal der Brennkraftmaschine eingegeben wird, werden τ. - und τ. _ erneut gestapelt, wie es in Fig. 3 dargestellt ist, wobei man erkennt, daß unverarbeitete Befehle in den Adressen L, L+1, M und M+1 gelassen werden. Die Wirkungsweise der Leistungssteuerung eines herkömmlichen Systems dieser Bauart wird gemäß dem Verfahren durchgeführt, wie es im Flußdiagramm in Fig. 4 und 5 dargestellt ist.

Zunächst erfolgt beim Schritt 14 eine Beurteilung, ob der Kurbelwellenwinkel der Brennkraftmaschine 0° beträgt oder nicht. Wenn der Kurbelwellenwinkel 0° ist, geht das Programm zum Schritt 16 weiter, und es werden die Einspritzsignal-Anstiegszeit (τ. -) und die Zündsignal-Anstiegszeit (τ-₊₂) berechnet. Dann geht das Programm zum Schritt 18 weiter

wobei die Zeiten τ. * und τ·_+? mit den in der Warteschlange registrierten Ausgabezeiten verglichen werden. Dieser Vergleich bestimmt, welcher Zeitpunkt früher liegt. Das Programm geht dann zum Schritt 20 weiter, wobei ausgehend von dem beim vorhergehenden Schritt erhaltenen Vergleichsergebnis der Einspritzsignal-Anstiegsbefehl und der Zündsignal-Anstiegsbefehl in der Warteschlange 1 gespeichert werden, während die Zeitpunkte τ. ₁ und τ. „ in der Warteschlange 2 gespeichert werden.

Wenn der im Vergleichsregister gespeicherte Ausgabezeitpunkt mit dem Wert der Zeitsteuerung beim Schritt 22 in Fig. 5 zusammenfällt, da die Ausgabezeit des Befehls, der als erster ausgegeben werden soll und an der Oberseite der Warteschlange

unter den in der Warteschlange 1 gespeicherten Befehlen gespeichert ist, im Vergleichsregister gespeichert ist, wird die Ausgabeverarbeitung entsprechend diesem Befehl beim Schritt 22 in Fig. 5 durchgeführt. Dann, beim anschließenden Schritt 24, erfolgt ein Vierzehnzeilensprung der Warteschlange 1 und der Warteschlange 2. Das Programm geht dann zum Schritt 26 weiter, und es erfolgt eine Beurteilung, ob die Berechnung der nächsten Ausgabezeit erforderlich ist oder nicht. Wenn nicht, wird ein NO-Befehl (keine Ausgabeverarbeitung) an der Unterseite der Warteschlange eingesetzt. Wenn die Berechnung der nächsten Ausgabezeiten erforderlich ist, wird die Berechnung der nächsten Ausgabezeiten, z.B. von τ. , und τ. . beim Schritt 28 durchgeführt. Als Nächstes werden beim Schritt 30 die neu berechneten Ausgabezeiten mit den bereits in der Warteschlange gespeicherten Ausgabezeiten verglichen. Beim Schritt 32 erfolgt die Registrierung oder Speicherung gemäß der Reihenfolge der Ausgabezeiten.

Somit muß bei einem herkömmlichen System eine minimale Anzahl von 2 χ (Anzahl der Ausgabekanäle) RAMs für die Wartebereiche verwendet werden. Der Vergleich zur Wahl dieser Ausgabesignale von früheren Ausgabezeiten und das Aufstapeln oder Aneinanderreihen in der Warteschlange sind erforderlich, was zu einer komplizierten Programmverarbeitung führt.

Wenn zwei Ausgabezeiten sehr dicht beieinander liegen, sind eine Verarbeitung des ersten Ausgabesignals, ein Vierzehnzeilensprung der Warteschlange und das Setzen der nächsten Ausgabezeit im Vergleichsregister erforderlich. Somit kann die Ausgabeverarbeitung des zweiten Ausgabezeitpunktes nicht innerhalb der Zeit durchgeführt werden, die von der obigen Verarbeitung beansprucht wird, was zu einem Fehler führt und hinsichtlich der Steuerungsgenauigkeit zu schwerwiegenden

- 18 Problemen führt.

Als Alternative zu dem System für die Ausgabesteuerung, das ein Warteschlangensystem verwendet, ist ein System bekannt, das viele Zähler verwendet, z.B. ist jeder Kanal mit einem eigenen Zähler versehen. Als Beispiel für ein solches System ist ein programmierbarer Zeitsteuerungsmodul, der an ein Mikroprozessorsystem angeschlossen ist, aus der US-PS 41 61 bekannt. Dort ist ein programmierbarer Modul angegeben, der einen Zähler, eine Speicherschaltung und eine Steuerlogik für jeden Kanal aufweist. Ein derartiges System erfordert jedoch eine sehr umfangreiche und sperrige Hardware und leidet an einer ungenügenden Anpassungsfähigkeit, die es nicht ermöglicht, Änderungen der Spezifikation hinreichend Rechnung zu tragen. Außerdem efithält ein solches System w§d§f eine Maskenfunktion, die nachstehend näher erläutert ist, um zu bestimmen, ob die Zählungen eines Registers als Ausgabezeit wirksam sind oder nicht, noch enthält es eine Funktion zur Bestimmung des Kanals.

Aufgabe der Erfindung ist es, eine Leistungssteuerung der in Rede stehenden Art anzugeben, die für eine präzise Steuerung einer Brennkraftmaschine oder dgl. ausgelegt, ausreichend anpassungsfähig in Abhängigkeit von Änderungen der Spezifikationen und sowohl hinsichtlich der Hardware und der Software einfach ist.

Zur Erreichung dieses Zieles wird gemäß der Erfindung eine Leistungssteuerung angegeben, die folgende Baugruppen aufweist: eine Vielzahl von Registern zum Speichern von Maskendaten und Ausgabezeitdaten; eine erste Einrichtung, die an die Vielzahl von Registern angeschlossen ist, um im Zeitscheibenverfahren Daten in den Registern wiederzugewinnen;

31243a3

eine Zeitsteuerung ι eine Vergleichseinrichtung, die an die Zeitsteuerung und die Vielzahl von Registern angeschlossen ist, urn die Inhalte der Zeitsteuerung mit von der ersten Einrichtung erhaltenen Ausgabezeitdaten zu vergleichen; und eine Wähleinrichtung, die an die Vielzahl von Registern und die Vergleichseinrichtung angeschlossen ist, um zu wählen, ob eine effektive Koinzidenzabtastung gemacht wird oder nicht, die von der Vergleichseinrichtung in Abhängigkeit von den Maskendaten erhalten wird.

Gemäß der Erfindung wird ein Eingabe/Ausgabe-System oder I/O-System verwendet, das eine Ausgabezeit eines Signals mit dem von einer Zeitsteuerung als Referenz gemessenen Absolutzeit vergleicht und die eine Ausgabesteuerungsverarbeitung durchführt, wenn die Koinzidanz zwischen den beiden obigen Zeitpunkten abgetastet wird. Somit ist das erfindungsgemäße System als Mehrzwecksystem geeignet und spricht auf Änderungen der Spezifikationen in hinreichender Weise an. Außerdem ist das erfindungsgemäße System für eine Steuerung mit einer Vielzahl von Ausgangssignalen und hoher Präzision geeignet, wobei die Software und die Hardware verringert werden. Das bedeutet, Warteschlangen für die Software sind nicht erforderlich, ebensowenig ist es erforderlich, RAMs in Zuordnung zu den Registern einzubauen, um die entsprechenden Ausgabezeiten zu speichern, um den nächsten Ausgabezeitpunkt zu berechnen.

Da die Ausgabezeiten von den Registern zur Speicherung dieser Ausgabezeiten im Zeitteilungs- oder Zeitscheibenbetrieb dem Komparator geliefert werden und die Vergleichsoperation durchgeführt wird, ohne die Steuerung durch den Mikroprozessor zu erfordern, wird die Belastung oder Beanspruchung des Mikroprozessors verringert. Außerdem enthalten gemäß der Erfindung die Register zum Speichern der Ausgabezeiten Maskenfelder zum Wählen, ob das Vergleichsergebnis wirksam sein soll oder nicht. Somit können die Register zum Speichern

der Ausgabezeiten als Arbeits-RAM behandelt werden, indem man die Maskendaten der entsprechenden Register auch dann löscht, wenn die Anzahl der Ausgabekanäle für die Steuerung klein ist.

Da die Register zum Speichern der Ausgabezeiten Kanalbestimmungsfelder enthalten, kann die gleichzeitige Ausgabe über viele Kanäle für die Brennkraftmaschinensteuerung z.B. dadurch erreicht werden, daß man die beiden Kanalbestimmungsfeider eines bestimmten Registers auf hohen Logikpegel setzt, wie es nachstehend näher erläutert ist. Eine Anfrage zur Ausgabe von Impulsen kleiner oder schmaler Impulsbreite durch einen Kanal kann auch erreicht werden, indem man die beiden Ausgabezeiten in den beiden Registern speichert und die Kanalbestinunungsfeider von jedem dieser beiden Register so setzt, daß sie ihren Kanal bestimmen. Auf diese Weise können Ausgabeanfragen in einem Intervall erhalten werden, das kürzer ist als die Verarbeitungsauflösung des Mikroprozessors über einen Kanal, so daß eine genauere Steuerung der Maschine durchgeführt werden kann.

Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in:

Fig. 1 Zeitablaufdiagramme von Steuersignalen bei der Steuerung der Brennkraftmaschine eines Kraftfahrzeugs gemäß einem herkömmlichen System, wobei

Fig. 1A ein Zeitablaufdiagramm des Kurbelwellenwinkelsignals,

Fig. 1B ein Zeitablaufdiagramm des Zündungssignals,

Fig. 1C ein Zeitablaufdiagramm des Kraftstoffeinspritzsignals und

Fig. 1D ein Zeitablaufdiagramm der Absolutzeit angeben;

Pig. 2 oir\ pi orh anil«!+}■■) 1 ti plnoa horküirutil iι hon ρ Ι systems für eine Brennkraftmaschine;

Fig. 3 eine Darstellung zur Erläuterung der Warteschlangen von Ausgabezeiten und Steuerbefehlen bei einer herkömmlichen Steuerung einer Brennkraftmaschine;

Fig. 4 ein Flußdiagramm zur Erläuterung der Prozedur der Verarbeitung bei Abtastung eines Kurbelwellenwinkelsignals bei einem herkömmlichen Steuerungssystem;

Fig. 5 ein Flußdiagramm zur Erläuterung der Prozedur der Verarbeitung bei Koinzidenz der von einer Zeitsteuerung gemessenen Absolutzeit und der Ausgabezeit eines Steuersignals bei einem herkömmlichen Steuerungssystem;

Fig. 6 ein Blockschaltbild zur Erläuterung einer Ausführungsform der Erfindung;

Fig. 7 ein detailliertes Schaltbild der Steuerlogik gemäß Fig. 6;

Fig. 8 ein detailliertes Schaltbild eines Wählers gemäß Fig. 7;

Fig. 9A - 9N Zeitablaufdiagramme zur Erläuterung der Operationen der Steuerlogik gemäß Fig. 7 und des Wählers gemäß Fig. 8, wobei

Fig. 9A ein Zeitablaufdiagramm eines Basistaktsignals φ\ als Eingangssignals für die Steuerlogik,

Fig. 9B ein Zeitablaufdiagramm eines Basistaktsignals Φ2,

Fig. 9C ein Zeitablaufdiagramm eines Vorgabe- oder PRESET-Signals,

Fig. 9D ein Zeitablaufdiagramm eines Lade- oder LOAD-Signals,

Fig. 9E ein Zeitablaufdiagramm von Ausgabesignalen SHAO bis SHA3 der Verschiebungseinrichtung,

Fig. 9F ein Zeitablaufdiagramm der Ausgabesignale SHBO bis SHB3 der Verschiebungseinrichtung,

Fig. 9G ein Zeitablaufdiagramm eines SEL-Eingangssignals zum Wähler,

Fig. 9H und 91 Zeitablaufdiagramme von Ausgabesignalen SLl und SL2 eines ersten und eines zweiten Wählers,

Fig. 9J-9M Zeitablaufdiagramme von Gattersteuerungssignalen G1, G2, GG1 und GG2 und

Fig. 9N ein Zeitablaufdiagramm von Eingangssignalen CH1 und CH2 zu den ersten und zweiten Wählern angeben;

Fig. 10 ein Flußdiagramm zur Erläuterung der Prozedur der Verarbeitung bei Abtastung eines Kurbelwellenwinkelsignals bei einer erfindungsgemäßen Steuerung; und in

Fig» 11 ein Flußdiagranun zur Erläuterung der Prozedur der Verarbeitung bei Koinzidenz der von einer Zeitsteuerung gemessenen Absolutzeit und der Ausgabezeit eines Steuersignals bei einer erfindungsgemäßen Steuerung.

Figur 6 zeigt ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen Steuerung. In Figur 6 erkennt man eine Zeitsteuerung oder einen Zeitgeber 34, der ein frei laufender Zähler ist und die Äbsolutzeit anzeigt? sein Ausgabesignal kann über einen internen Datenbus 36 gelesen werden, so daß der laufende oder augenblickliche Wert der Absolutzeit bekannt ist. Die Register R1 und R2 sind Register zum Speichern von Maskendaten 38 und 4 0 bzw. Ausgabezeitdaten 42 und 44 ο Die Register RR1 und RR2 sind Register zum Speichern von Maskendaten 46 und 48, von Kanalbestimmungsdaten 50 und 52 bzw. von Ausgabezeitdaten 54 und 56. Die Maskendaten sind Kennzeichen mit einem 1-Bit-Aufbau zur Beurteilung, ob die jeweiligen, in den Registern R1, R2_t RR1 oder RR2 gespeicherten Ausgabezeiten wirksam sein sollen oder nicht. Wenn bei dieser Ausführungsform z.B. die Maskendaten den Logikpegel "1" haben, werden die Ausgabezeitdaten als wirksam buerteilt; und wenn die Maskendaten den Logikpegel "0" haben, werden die Ausgabezeitdaten als nicht wirksam beurteilt. Die entsprechenden Maskendaten für die Register R1, R2, RR1 und RR2 werden auf einem Maskenbus 60 über Übertragungsgatter 581, 582, 583 bzw. 584 ausgegeben. Die entsprechenden Ausgabezeitdaten der Register R1, R2, RR1 und RR2 werden auf einem Zeitbus 64 über Übertragungsgatter 621., 622, 623 bzw. 624 ausgegeben. Die Kanaldaten 50 und 52 der Register RR1 und RR2 haben bei dieser Ausführungsform einen 2-Bit-Äufbau, so daß der eine oder beide Kanäle von Kanal 1 (CH1) und Kanal 2 (CH2) bestimmt werden können. Wenn somit

eines der Bits den Logikpegel "1" hat, wird der diesem Bit entsprechende Kanal gewählt. Wenn beide Bits den Logikpegel "1" haben, werden beide Kanäle 1 und 2 gewählt- Diese Kanaldaten werden auf einem Kanalbus 68 über Übertragungsgatter 661 bzw. 662 ausgegeben.

Die Übertragungsgatter 581 bis 584, 621 bis 624 sowie 661 und 662 werden so gesteuert, daß die Maskendaten und die Ausgabezeitdaten der Register R1 und R2, und die Maskendaten, die Kanalbestimmungsdaten und Ausgabezeitdaten der Register RR1 und RR2 im Zeitteilungs- oder Zeitscheibenbetrieb auf dem Maskenbus 60, dem Kanalbus 68 und dem Zeitbus 64 ausgegeben werden können. Diese Übertragungsgatter 581-584, 621-624. sowie 661 und 662 werden von einer nachstehend näher beschriebenen Steuerlogik 70 gesteuert. Die auf dem Zeitbus 64 ausgegebenen Ausgabezeitdaten werden dem Eingang eines Komparators 72 zugeführt. Das Ausgangssignal des Zeitgebers 34 wird dem anderen Eingang des Komparators 72 zum Vergleich zugeführt. Wenn die beiden Eingangssignale miteinander übereinstimmen, liefert der Komparator 72 ein Koinzidenzsignal, das einem Maskengatter 7 4 zugeführt wird. Ein Steuersignal zum Öffnen oder Schließen des Maskengatters 74 wird vom Maskenbus 60 geliefert. Wenn somit die Maskendaten den Logikpegel "1" haben, öffnet das Maskengatter 74, so daß die Koinzidenzdaten der Steuerlogik 70 geliefert werden. Die Steuerlogik gibt Gattersteuersignale GI, G2, GG1 und GG2 heraus. Das Gattersteuersignal G1 steuert die Übertragungsgatter 581 und 621, das Gattersteuersignal G2 steuert die Übertragungsgatter 582 und 662. Das Gattersteuersignal GG1 steuert das Übertragungsgatter 583, 661 und 623, und das Gattersteuersignal GG2 steuert die Übertragungsgatter 584, 662 und 624.

Die Eingangssignale φΛ , φ2 , PRESET und RESET werden der Steuerlogik 70 zugeführt. Die Eingangssignale φλ und φ2 sind Basistaktsignale des Systems. Das PRESET-Signal wird verwendet, um die Steuerlogik 70 zu starten, und das RESET-Signal wird verwendet, um die Ausgabeanfrage zu löschen. Die Steuerlogik 7 0 liefert am Ausgang Ausgabeanfragesignale ORQ1 und ORQ2.

Figur 7 zeigt ein Schaltbild zur Erläuterung von Einzelheiten der Steuerlogik gemäß Fig. 6. In Fig. 7 ist eine Verschiebungseinrichtung 76 angegeben, die von einer strichpunktierten Linie umgeben ist. Diese Verschiebungseinrichtung 76 ist eine Ringverschiebungseinrichtung, die voreingestellt werden kann und anzeigt, welches der Register R1, R2, RR1 oder RR2 gewählt ist. Diese Verschiebungseinrichtung 76 enthält acht Inverter 781 bis 788, eine erste Gruppe von Übertragungsgattern 801 bis 808, eine zweite Gruppe von Ubertragungsgattern 821 bis 824 sowie AND-Gatter'84 und 86. Das Basistaktsignal 01 wird den Übertragungsgattern 802, 804, 806 und 808 in der ersten Gruppe von Übertragungsgattern zugeführt, um sie zu steuern. Das Basistaktsignal φ2 wird den Übertragungsgattern 801, 803, 805 und 807 in der ersten Gruppe von Übertragungsgattern zugeführt, um sie zu steuern. Das Taktsignal φ2 wird über das AND-Gatter 86 den Übertragungsgattern 821-824 der zweiten Gruppe von Übertragungsgattern zugeführt, um sie synchron mit dem PRESET-Signal zu steuern. Das PRESET-Signal wird an den anderen Eingang des AND-Gatters 84 über einen Inverter angelegt. Wenn somit das PRESET-Signal einen niedrigen Logikpegel und das Basistaktsignal φ2 einen hohen Logikpegel haben, werden die Übertragungsgatter 801, 803, 805 und 807 aus der ersten Gruppe von Übertragungsgattern geöffnet. Die Ausgangssignale der Übertragungsgatter 801„ 803, 805 und 807 werden einem Eingang der entsprechenden AND-Gatter 881-884 zugeführt. Das Taktsignal φ\ wird den anderen Eingängen dieser AND-Gatter 881-884 zugeführt.

Infolgedessen lassen die AND-Gatter 881, 882, 883 und 884 die Gattersteuersignale G1, G2, GG1 und GG2 synchron mit dem Taktsignal $1 hindurch.

Die Ausgangssignale SHBO und SHB1 der Inverter 782 und werden den Eingängen B eines ersten Wählers 901 und eines zweiten Wählers 902 zugeführt. Die Kanaldaten CH1 und CH2 werden den Eingängen A der Wähler 901 und 902 über den Kanalbus 68 zugeführt. Hinsichtlich der Funktion dieser Wähler und 9 02 wird ein Wählsignal· SEL von einem OR-Gatter 92 erhalten, so daß der Ausgang der Verschiebungseinrichtung 76 gewählt wird, wenn die Gattersteuersignale G1 und G2 angelegt werden, und der Kanalbus 68 wird gewählt, wenn die Gattersteuersignale GG1 und GG2 angelegt werden. Bei dieser Ausführungsform wird der Eingang A selektiv an einen Ausgang Y angeschlossen, wenn dieses Wählsignal SEL den Logikpegel "1" hai, und der Eingang E wird göwHhlt., wenn das Wählsignal SEL den Logikpegel "0" hat. Die Ausgangssignale der Wähler 901 und 902 werden an Eingänge der AND-Gatter 94 bzw. 96 angelegt. Ein Koinzidenzsignal MEQU vom Komparator 72 wird über das Maskengatter 74 an den anderen Eingang der jeweiligen AND-Gatter 94 bzw. 96 angelegt. Diese AND-Gatter liefern die Y-Ausgangssignale der Wähler 901 und 902 an eine dritte Gruppe von Übertragungsgattern 981 und 982 synchron mit dem Koinzidenzsignal MEQU. Diese Übertragungsgatter 981 und 982 werden vom Taktsignal φ2 gesteuert und liefern die Ausgangssignale der Wähler 9 01 und 902 über die AND-Gatter 94 und 96 zu den Setzeingängen von ersten und zweiten RS-Flip-Plops 1001 und 1002. Infolgedessen werden diese Flip-Flops 1001 und 1002 gesetzt und an den entsprechenden Ausgängen Q die Ausgangssignale ORQ1 und ORQ2 abgegeben. Diese Flip-Flops 1001 und 1002 werden von dem RESET-Signal zurückgesetzt, das an die Rücksetzanschlüsse angelegt wird. Der Bereich 101, der von einer strichpunktierten Linie in Fig.

umgeben ist, bestimmt, ob das die Koinzidenzabtastung repräsentierende Signal an den Ausgabeteilen, die R1 , R2 entsprechen, oder an den Ausgabeteilen empfangen t-zerden, die von den Kanalbestimmungsdaten von RR1, RR2 bestimmt sind ο

Figur 8 zeigt ein detailliertes Schaltbild der Wähler 901 und 902 ο Das Eingangssignal A wird an einen Eingang eines AND-Gatters 102 angelegt, während das Eingangssignal B an den einen Eingang eines AND-Gatters 108 angelegt wird. Das Wählsignal SEL wird an den anderen Eingang des AND-Gatters 102 angelegt, und das invertierte Signal des Wählsignals SEL wird an den anderen Eingang des AND-Gatters 108 über einen Inverter 106 angelegt. Beide Ausgangssignale dieser AND-Gatter 102 und 108 werden an die Ausgänge Y über ein OR-Gatter 104 angelegt» Wenn das Wählsignal SEL den Logikpegel "1" hat, wird das Eingangssignal A am Ausgang Y über das AND-Gatter 102 und das OR-Gatter 104 erhalten. Wenn das Wählsignal SEL den Logikpegei "0" hat, x^ird das Eingangssignal B an den Ausgängen Y über den Inverter 106, das AND-Gatter 108 und das OR-Gatter 104 erhalten«

Die Figuren 9A bis 9N geigen Zeitablaufdiagramme der Schaltungen gemäß Fig« 7 und 8. Figur 9A zeigt ein Zeitablauf= diagramm des Taktsignals $1, Fig» 9B zeigt ein Zeitablaufdiagramm des Taktsignals φ2, Figur 9C zeigt ein Zeitablaufdiagramm des voreinstellbaren Signals PRESET, Fig» 9D zeigt ein Zeitablaufdiagramm des Ladesignals LOAD, Fig. 9E zeigt ein Zeitablaufdiagramm der Ausgangssignale SHAO bis SHA3 der Schiebereinrichtung 76, Fig» 9F zeigt ein Zeitablaufdiagramm der Ausgangssignale SHBO bis SHB3 der Verschiebungseinrichtung 76, Fig« 9G zeigt ein Zeitablauf- ' diagramm des Wählsignals SEL als Eingangssignal für die Wähler 901 und 902, Fig, 9H und 91 zeigen Zeitablaufdiagramme

der Ausgangssignale SL1 und SL2 der ersten und zweiten Wähler 901 bzw. 902, Fig. 9J bis 9M zeigen Zeitablaufdiagramme der Gattersteuersignale G1, G2, GG1 bzw. GG2, und Fig. 9N zeigt ein Zeitablaufdiagramm der Kanalwählsignale CH1 und CH2 als Eingangssignale für die ersten und zweiten Wähler 901 und 902.

Die Wirkungsweise der Ausführungsform gemäß Fig. 7 wird nachstehend anhand dieser Zeitablaufdiagramme erläutert. Zunächst wird ein Impuls 110 des Taktsignals φ2 gemäß Fig. 9B an einen Eingang der AND-Gatters 86 sowie an einen Eingang des AND-Gatters 84 angelegt. Das voreinstellbare Signal PRESET mit hohem Pegel gemäß Fig. 9C wird an den anderen Eingang des AND-Gatters 86 angelegt, und das vom Inverter invertierte Signal PRESET wird an den anderen Eingang des AND-Gatters 84 angelegt. Infolgedessen wird das .AND-Gatter 86 geöffnet und das Signal PRESET wird als Impuls 112 des Ladesignals LOAD gemäß Fig. 9D an die Übertragungsgatter 821, 822, 823 und 824 angelegt. In diesem Augenblick wird das AND-Gatter 84 geschlossen. Als Ergebnis werden die Logikwerte "1", "0", "0" und "0" in die Verschiebungseinrichtung 76 gesetzt, und die Impulse 116., der Signale SHAO, SHA1, SHA2 und SHA3 gemäß Fig. 9E jeweils an einen Eingang der jeweiligen AND-Gatter 881, 882, 883 und 884 angelegt.

Als Nächstes wird der Impuls 114 des Taktsignals $1 an den anderen Eingang der jeweiligen AND-Gatter 881, 882, 883 und 884 angelegt. Infolgedessen gibt das AND-Gatter 881 ein Ausgangssignal mit hohem Logikpegel heraus, während de AND-Gatter 882, 883 und 884 Ausgangssignale mit niedrigem Logikpegel herausgeben. Infolgedessen wird der Impuls des Signals G1 gemäß Fig. 9J am AND-Gatter 881 ausgegeben.

Der Impuls 118 des Gattersteuersignals G1 wird an die Ubertragungsgatter 581 und 621 angelegt, um diese übertragungsgatter 581 und 621 zu öffnen. Die in das Register R1 gesetzten Ausgabezeitdaten 42 werden somit dem einen Eingang des Komparators 72 über den Zeitbus 64 geliefert. Andererseits werden die Maskendaten des Registers R1 an das Maskengatter 74 über den Maskenbus 60 angelegt. Die Absolutzeitdaten vom Zeitgeber 34 werden an den anderen Eingang des Komparators 72 angelegt, um einen Vergleich durchzuführen.

Wenn eine Koinzidenz als Vergleichsergebnis abgetastet wird, wird ein Koinzidenzsignal EQU des Komparators 72 an den einen Eingang des Maskengatters 74 angelegt. Wenn die Maskendaten 38 hohen Logikpegel haben (das Vergleichsergebnis der Ausgabezeitdaten 42 am Komparator 72 wird ausgeblendet, wenn die Maskendaten 38 niedrigen Logikpegel haben), wird das Signal mit hohem Logikpegel als Eingangssignal dem als AND-Gatter ausgebildeten Maskengatter 74 gemäß Fig. 7 zugeführt. Somit liefert das Maskengatter 74 ein Koinzidenzsignal im EQU mit hohem Ligikpegel, und dieses Signal mit hohem Logikpegel wird jeweils an einen Eingang der AND-Gatter 94 und 96 angelegt.

Da der Taktimpuls 114 des Taktsignals $1 an die Übertragungsgatter 802, 804, 806 und 808 angelegt wird, werden diese Übertragungsgatter geöffnet. Der Impuls 120.. des Signals SHBO geht auf hohen Logikpegel, und die Signale SHB1 bis SHB3 gehen auf niedrigen Logikpegel zu einem Zeitpunkt, wie es in Fig. 9F dargestellt ist. Dann wird das Signal mit hohem Logikpegel an den Eingang B des Wählers 901 angelegt, und das Signal mit niedrigem Logikpegel wird an den Eingang B des Wählers 902 angelegt. Da der Impuls 122 des Wählsignals SEL mit niedrigem Logikpegel gemäß Fig. 9G an die entsprechenden Wähleingänge SEL der Wähler angelegt

werden, wählen die Wähler 901 und 902 den Eingang B; gemäß der Erfindung wird der Eingang A dann gewählt, wenn das Wählsignal SEL hohen Logikpegel hat, und der Eingang B wird gewählt, wenn das Wählsignal SEL niedrigen Logikpegel hat.

Der Impuls 124 des Signals SL1 mit hohem Logikpegel gemäß Fig. 9H wird am Ausgang Y des Wählers 901 abgegeben, der an den anderen Eingang des AND-Gatters 94 angelegt wird. Ein Impuls 126 des Signals SL2 gemäß Fig. 91 wird am Ausgang Y des Wählers 902 abgegeben, der an den anderen Eingang des AND-Gatters 96 angelegt wird. Infolgedessen läßt das AND-Gatter 94 das Koinzidenzsignal MEQU passieren, und das AND-Gatter 96 sperrt den Durchgang des Koinzidenzsignals MEQU. Infolgedessen wird das Koinzidenzsignal MEQU mit hohem Logikpegel an das Übertragungsgatter 981 angelegt. Ein zweiter Impuls 128 des Taktsignals φ2 öffnet das Ubertragungsgatter 981 und wird an den Setzeingang des Flip-Flops 1001 angelegt, um es zu setzen. Dann gibt das Flip-Flop 1001 ein Ausgabeanfragesignal ORQ1 an den Ausgang Q. Wenn keine zeitliche Koinzidenz abgetastet wird und das Koinzidenzsignal MEQU einen niedrigen Logikpegel hat, wird das Flip-Flop 1001 nicht gesetzt.

Da das voreinstellbare Signal PRESET in diesem Augenblick einen niedrigen Logikpegel hat, wird es vom Inverter invertiert, und ein Signal mit hohem Logikpegel wird dem AND-Gatter 84 eingegeben. Infolgedessen läßt das AND-Gatter 84 einen Impuls 128 des Taktsignals $52 hindurch, der an die Ubertragungsgatter 801, 803, 805 und 807 angelegt wird. Diese Ubertragungsgatter 801, 803, 805 und 807 werden geöffnet, so daß die in der Verschiebungseinrichtung 76 gespeicherten Daten verschoben werden. Die Logikwerte "0", "1", "0" und "0" werden in die Verschiebungseinrichtung

gesetzt, und Impulse 130. . der Signale SHAO, SHA1,

ι—4

SHA2 und SHA3 gemäß Fig. 9E werden an jeweils einen Eingang der jeweiligen AND-Gatter 881, 882, 883 bzw. 884 angelegt. Ein zweiter Impuls 132 des Taktsignals φλ gemäß Fig« 9A wird jeweils an den anderen Eingang der jeweiligen AND-Gatter 881, 882, 883 bzw. 884 angelegt.

Das AND-Gatter 882 liefert ein Ausgangssignal mit hohem Logikpegel, und die anderen AND-Gatter 881, 883 und 884 liefern jeweils Ausgangssignale mit niedrigem Logikpegel. Somit wird ein Impuls 134 des Gattersteuersignals G2 gemäß Fig. 9K vom AND-Gatter 882 ausgegeben. Ein Impuls 134 des Gattersteuersignals G2 wird an die Übertragungsgatter 582 und 622 zur Öffnung dieser Gatter angelegt. Die in das Register R2 gesetzten Äusgabezeitdaten 44 werden dann dem einen Eingang des !Comparators 72 über den Zeitbus 64 zugeführt. Andererseits werden die Maskendaten 40 des Registers R2 dem Maskengatter 74 über den Maskenbus 60 zugeführt. Die Absolutzeitdaten vom Zeitgeber 34 werden dem anderen Eingang des !Comparators 72 zu Vergleichszwecken zugeführt»

Wenn eine Koinzidenz abgetastet wird, wird ein Koinzidenzsignal EQU vom Komparator 72 an den einen Eingang des Maskengatters 74 angelegt. Wenn die Maskendaten 40 hohen Logikpegel haben, werden Signale mit hohem Logikpegel auf beide Eingänge des Maskengatters 74 gemäß Fig. 7 gegeben, so daß das Maskengatter 74 ein Koinzidenzsignal MEQU mit hohgBi L9gifep§gsl liefert, dä§ ä§nn §n j§w§il§ §in§n Eingang der AND-Gatter 94 und 96 angelegt wird. Der Impuls 132 des Taktsignals φ"\ wird an die Ubertragungsgatter 802, 804, 806 und 808 angelegt, um diese Gatter zu öffnen. Ein Impuls 136' des Signals SHB1 geht auf hohen Logikpegel, und die Signale SHBO, SHB2 und SHB3 gehen jeweils auf niedrigen Logikpegel zu einem Zeitpunkt, wie es in Fig. 9F dargestellt

31?43B3

ist. Das Signal mit hohem Logikpegel wird an den Eingang B des Wählers 902 angelegt, und das Signal mit niedrigem Logikpegel wird an den anderen Eingang B des Wählers 901 angelegt. Da andererseits der Impuls 122 des Wählsignals SEL gemäß Fig. 9G an die Wähleingänge SEL der Wähler 901 und 902 angelegt wird, wählen die Wähler- 901 und 902 den Eingang B. Ein Impuls 138 des Signals SL2 mit hohem Logikpegel gemäß Fig. 91 wird am Ausgang Y des Wählers 902 ausgegeben und an den anderen Eingang des AND-Gatters 96 angelegt.

Ein Impuls 140 des Signals SL1 mit niedrigem Logikpegel gemäß Fig. 9H wird vom Ausgang Y des Wählers 901 ausgegeben und an den anderen Eingang des AND-Gatters 94 angelegt. Somit läßt das AND-Gatter 96 das Koinzidenzsignal MEQU passieren, und das AND-Gatter 94 sperrt den Durchgang des Koinzidenzsignals MEQU. Das Koinzidenzsignal MEQU mit hohem Logikpegel wird an das Übertragungsgatter 982 angelegt. Das Übertragungsgatter 982 wird vom dritten Impuls 142 des Taktsignals φ2 geöffnet, der dem Setzeingang des Flip-Flops 1002 zugeführt wird, um das Flip-Flops 1002 zu setzen. Infolgedessen liefert das Flip-Flop 1002 an seinem Ausgang ein Ausgabeanfragesignal ORQ2. Wenn keine zeitliche Koinzidenz abgetastet wird und das Koinzidenzsignal MEQU niedrigen Logikpegel hat, wird das Flip-Flop 10 02 nicht gesetzt.

Da das voreinstellbare Signal PRESET in diesem Augenblick niedrigen Logikpegel hat, wird es vom Inverter invertiert, so daß Signale mit hohem Logikpegel auf beide Eingänge des AND-Gatters 84 gegeben werden. Infolgedessen läßt das AND-Gatter 84 den Impuls 142 des Taktsignals Φ2 passieren, um ihn an die Übertragungsgatter 801, 803, 805 und 807 anzulegen. Diese Übertragungsgatter 801, 803, 805 und

werden geöffnet, und die Daten in der Verschiebungseinrichtung 76 verschoben. Logikwerte T₁ "0", "1" und "0" werden in die Verschiebungseinrichtung 76 gesetzt, und Impulse ¹⁴⁴i-4 ^der J^eweili9^en Signale SHAO, SHA1, SHA2 und SHA3 werden an jeweils einen Eingang der AND-Gatter 881, 882, 883 bzw. 884 angelegt. Als Nächstes wird ein dritter Impuls 146 des Taktsignals 01 gemäß Fig. 9A an den jeweiligen anderen Eingang der AND-Gatter 881, 882, 883 und 884 angelegt. Das AND-Gatter 883 liefert ein Ausgangssignal mit hohem Logikpegel, und die anderen AND-Gatter 881, 882 und 884 liefern jeweils Ausgangssignale mit niedrigem Logikpegel .

Infolgedessen wird ein Impuls 148 des Gattersteuersignals GG1 gemäß Fig ο 9L vom AND-Gatter 883 abgegeben. Der Impuls 148 des Gattersteuersignals GG1 wird an die Übertragungsgatter 583, 661 und 623 angelegt, um sie zu öffnen. Die in das Register RR1 gesetzten Ausgabeζeitdaten 54 werden dem einen Eingang des !Comparators 72 über den Zeitbus 64 zugeführt, während die Maskendaten 46 dem Maskengatter 74 über den Maskenbus 60 zugeführt werden, und die Kanalbestimmungsdaten 5 0 werden den Eingängen A der Wähler 901 und 902 gemäß Fig. 7 über den Kanalbus 68 zugeführt, und zwar gemäß dem Zeitablauf nach Fig. 9N. Die Absolutzeitdaten vom Zeitgeber 34 werden dem anderen Eingang des Komparators 72 zu Vergleichszwecken zugeführt. Wenn der Vergleich ergibt, daß die Eingangssignale miteinander übereinstimmen, wird ein Koinzidenzsignal EQU vom Komparator 72 an den einen Eingang des Maskengatters 74 angelegt. Wenn in diesem Augenblick die Maskendaten 46 hohen Logikpegel haben, wird ein Signal mit hohem Logikpegel in das Maskengatter gemäß Fig. 7 eingegeben, so daß das Maskengatter 74 ein Koinzidenzsignal MEQU mit hohem Logikpegel liefert, das an jeweils einen Eingang der AND-Gatter 94 und 96 angelegt wird.

Andererseits wird der dritte Impuls 146 des Taktsignals φλ an die Übertragungsgatter 802, 804, 806 und 808 angelegt, um sie zu öffnen. Infolgedessen geht der Impuls 15O₃ des Signals SHB2 auf hohen Logikpegel, und die Signale SHBO, SHB1 und SHB3 gehen jeweils auf niedrigen Logikpegel mit einem zeitlichen Ablauf, wie er in Fig. 9F dargestellt ist. Der Impuls 15O₃ des Signals SHB2 wird an die Wähleingänge SEL der Wähler 901 und 902 über das OR-Gatter angelegt. Die Wähler 901 und 902 wählen dann den Eingang A. Wenn die Kanalwählsignale CH1 für den ersten Kanal der Kanalbestimmungsdaten 5 0 hohen Logikpegel haben und die Kanalwählsignale CH2 für den zweiten Kanal niedrigen Logikpegel haben, wird ein Impuls 152 des Signals SL1 mit hohem Logikpegel gemäß Fig. 9H am Ausgang Y des Wählers 901 abgegeben und an den anderen Eingang des AND-Gatters 94 angelegt.

Ein Impuls 154 des Signals SL2 mit niedrigem Logikpegel gemäß Fig. 91 wird vom Ausgang Y des Wählers 902 abgegeben und an den anderen Eingang des AND-Gatters 96 angelegt. Das AND-Gatter 94 läßt dann das Koinzidenzsignal MEQU passieren, und das AND-Gatter 96 sperrt den Durchgang des Koinzidenzsignals MEQU. Somit wird ein Koinzidenzsignal MEQU mit hohem Pegel an das Übertragungsgatter 981 angelegt, und ein vierter Impuls 156 des Taktsignals φ2 öffnet das Übertragungsgatter 981 und wird an den Setzeingang des Flip-Flops 1001 angelegt, um es zu setzen. Das Flip-Flop 1001 liefert an seinem Ausgang ein Ausgabeanfragesignal ORQ1 Wenn keine zeitliche Koinzidenz abgetastet wird und das Koinzidenzsignal MEQU niedrigen Logikpegel hat, wird das Flip-Flop 1001 nicht gesetzt.

Wenn das Kanalwählsignal CH1 niedrigen Logikpegel und das Kanalwählsignal CH2 hohen Logikpegel haben, gibt der Wähler 902 einen Impuls 154 des Signals SL2 mit hohem Logikpegel

gemäß Fig, 91 an seinem Ausgang Y heraus und legt es an den anderen Eingang des ÄND-Gatters 96= Der Impuls 152 des Signals SL1 mit niedrigem Logikpegel gemäß Fig. 9H wird vom Ausgang Y des Wählers 901 ausgegeben und an den anderen Eingang des AND-Gatters 94 angelegt» Das AWD= Gatter 96 läßt dann das Koinzidenzsignal' MEQU passieren, und das AND-Gatter 94 sperrt den Durchgang des Koinzidenzsignals MEQUo Somit wird das Koinzidenzsignal MEQU mit hohem Logikpegel an das Übertragungsgatter 982 angelegt. Ein vierter Impuls 156 des Taktsignals φ2 öffnet das Übertragungsgatter 982 und wird an den Setzeingang des Flip-Flops 1002 angelegt,, um es zu setzen. Infolgedessen liefert das Flip-Flop 1002 an seinem Ausgang ein Ausgabeanfragesignal ORQ2o Wenn keine zeitliche Koinzidenz abgetastet wird und das Koinzidenzsignal MEQU niedrigen Logikpegel hat, wird das Flip-Flop 1002 nicht gesetzt»

Wenn andererseits die beiden Bits der Kanalbestimmungsdaten 50 beide hohen Logikpegel haben, werden ein Impuls 152 des Signals SL1 mit hohem Logikpegel und ein Impuls 154 des Signals SL2 mit hohem Logikpegel an die AND-Gatter und 96 angelegt, so daß die Ausgabeanfragesignale ORQ1 und ORQ2 von den Flip-Flops 1001 bzw. 1002 ausgegeben v/erden.

Da das oben erwähnte, voreinstellbare Signal PRESET niedrigen Logikpegel hat, wird es vom Inverter invertiert,, so daß Signale mit hohem Logikpegel an beide Eingänge des AND-Gatters 84 angelegt werden. Das AND-Gatter 84 läßt somit den Impuls 156 des Taktsignals φ2 passieren und legt ihn an die Übertragungsgatter 801, 803, 805 und 807. Diese Übertragungsgatter 801, 803, 805 und 807 werden dann geöffnet und die Daten in der Verschiebungseinrichtung 76 verschoben.

Logikwerte "0", "0", "0" und "1" werden in die Verschiebungseinrichtung 76 gesetzt und Impulse 158.. der jeweiligen Signale SHAO, SHAl, SHA2 bzw. SHA3 werden an jeweils einen Eingang der jeweiligen AND-Gatter 881, 882, 883 bzw. 884 angelegt. Ein vierter Impuls 160 des Taktsignals φΛ gemäß Fig. 9A wird an den jeweils anderen Eingang der jeweiligen AND-Gatter 881, 882, 883 bzw. 884 angelegt. Infolgedessen liefert das AND-Gatter 884 ein Ausgangssignal mit hohem Logikpegel, und die anderen AND-Gatter 881, 882 und 883 liefern jeweils Ausgangssignale mit niedrigem Logikpegel. Ein Impuls 162 des Gattersteuersignals GG2 gemäß Fig. 9M wird vom AND-Gatter 884 ausgegeben. Somit wird ein Impuls 162 des Gattersteuersignals GG2 an die Übertragungsgatter 584, 662 und 624 angelegt, um diese Übertragungsgatter zu öffnen. Die in das Register RR2 gesetzten Ausgabezeitdaten 56 werden dann dem einen Eingang des Komparators 72 über den Zeitbus 64 zugeführt. Die Maskendaten 48 werden dem Maskengatter 74 über den Maskenbus 60 zugeführt. Die Kanalbestimmungsdaten 52 werden dem jeweiligen Eingang A der Wähler 901 und 9 02 gemäß Fig. 7 über den Kanalbus 68 in einem zeitlichen Ablauf gemäß Fig. 9N zugeführt. Die Absolutzeitdaten vom Zeitgeber 34 werden dem anderen Eingang des Komparators 72 zu Vergleichszwecken zugeführt. Wenn der Vergleich ergibt, daß die Eingangssignale übereinstimmen, wird das Koinzidenzsignal EQU vom Komparator 72 an den einen Eingang des Maskengatters 74 angelegt. Wenn in diesem Augenblick die Maskendaten 48 hohen Logikpegel haben, werden Signale mit hohem Logikpegel an beide Eingänge des Maskengatters 74 gemäß Fig. 7 angelegt, so daß dieses Maskengatter 74 an seinem Ausgang ein Koinzidenzsignal MEQU mit hohem Logikpegel liefert und es an jeweils einen Eingang der beiden AND-Gatter 94 und 96 anlegt.

Der vierte Impuls 160 des Taktsignals φ*\ wird an die Übertragungsgatter 802, 804, 806 und 808 angelegt, um sie zu

öffnen. Somit geht der Impuls 164. des Signals SHB3 auf hohen Logikpegel, und die Impulse 164- bis 164« der Signale SHBO, SHB1 und SHB2 gehen jeweils auf niedrigen Logikpegel mit einem zeitlichen Verlauf gemäß Fig. 9F. Der Impuls 164- des Signals SHB3 wird an den Wähleingang SEL der jeweiligen Wähler 901 und 902 über das OR-Gatter 92 angelegt. Die Wähler 901 und 902 wählen den Eingang A. Wenn das Kanalwahlsignal CH1 der Kanalbestimmungsdaten 52 hohen Logikpegel und das Kanalwählsignal CH2 niedrigen Logikpegel haben, liefert der Wähler 901 einen Impuls 166 des Signals SL1 mit hohem Logikpegel gemäß Fig. 9H am Ausgang Y und legt ihn an den anderen Eingang des AND-Gatters 94. Ein Impuls 168 des Signals SL2 mit niedrigem Logikpegel gemäß Fig. 91 wird vom Ausgang Y des Wählers 9 02 ausgegeben und an den anderen Eingang des AND-Gatters 96 angelegt. Das AND-Gatter 94 läßt dann den Impuls 166 des Koinzidenzsignals MEQU passieren, und das AND-Gatter 96 sperrt den Durchgang des Koinzidenzsignals MEQU. Das Koinzidenzsignal MEQU mit hohem Logikpegel wird an das übertragungsgatter 981 angelegt. Ein fünfter Impuls 170 des Taktimpulses φ2 öffnet das übertragungsgatter 981 und wird an den Setzeingang des Flip-Flops 1001 angelegt, um es zu setzen. Das Flip-Flop 1001 liefert dann an seinem Ausgang ein Ausgabeanfragesignal ORQ1 .-

Wenn andererseits das Kanalwählsignal CH1 niedrigen Logikpegel und das Kanalwählsignal CH2 hohen Logikpegel haben, liefert der Wähler 902 einen Impuls 168 des Signals SL2 mit hohem Logikpegel gemäß Fig. 91 an seinem Ausgang Y und legt ihn an den anderen Eingang des AND-Gatters 96. Der Impuls 166 des Signals SL1 mit niedrigem Logikpegel gemäß Fig. 9H wird vom Ausgang Y des Wählers 901 abgegeben und an den anderen Eingang des AND-Gatters 94 angelegt. Infolgedessen läßt das AND-Gatter 96 das Koinzidenzsignal MEQU passieren, und das AND-Gatter 94 sperrt den Durchgang des Koinzidenzsignals MEQU. Das Koinzidenzsignal MEQU mit

hohem Logikpegel wird an das Übertragungsgatter 982 angelegt. Der fünfte Impuls 170 des Taktsignals <z$2 öffnet das Ubertragungsgatter 982 und wird an den Setzeingang des Flip-Flops 1002 angelegt, um es zu setzen. Somit liefert das Flip-Flop 1002 an seinem Ausgang ein Ausgabeanfragesignal ORQ2 mit hohem Logikpegel.

Wenn andererseits beide Bits der Kanalbestimmungsdaten 52 hohen Logikpegel haben, werden ein Impuls 166 des Signals SL1 mit hohem Logikpegel und ein Impuls 168 des Signals SL2 mit hohem Logikpegel an die AND-Gatter 94 bzw. 96 angelegt, und Ausgabeanfragesignale ORQ1 und ORQ2 mit hohem Logikpegel werden von den Flip-Flops 1001 bzw. 1002 abgegeben. Wenn keine zeitliche Koinzidenz abgetastet wird und das Koinzidenzsignal niedrigen Logikpegel besitzt, werden die Flip-Flops 1001 und 1002 nicht gesetzt, wie es oben erläutert worden ist.

Die Fig. 10 und 11 zeigen Flußdiagramme gemäß der Erfindung und entsprechen den Fig. 4 und 5 gemäß dem Stande der Technik, welche Flußdiagramme zur Abtastung des Kurbelwellenwinkelsignals bzw. der Verarbeitung bei Koinzidenz der Ausgabezeitdaten zeigen.

Zur Abtastung des Kurbelwellenwinkelsignals erfolgt beim Schritt 172 eine Beurteilung, ob das Kurbelwellenwinkelsignal einen Winkel von 0° angibt oder nicht. Wenn das Kurbelwellenwinkelsignal einen Winkel von 0° angibt, geht das Programm zum Schritt 174 weiter, um die Ausgabezeiten τ. ., und τ. , zu berechnen. Die Verarbeitung wird beim Schritt 176 beendet, indem man die Zeiten T₁₁ und τ. * in die Register R1 und R2 setzt.

Gemäß der Verarbeitung bei Abtastung der Ausgabezeitdaten, wie es in Fig. 11 dargestellt ist, wird zunächst beim Schritt 178 ein Signal mit hohem Logikpegel oder niedrigem Logikpegel auf dem entsprechenden Kanal aufgegeben. Als Nächstes erfolgt beim Schritt 180 eine Buerteilung, ob die Berechnung der nächsten Ausgabezeiten erforderlich ist oder nicht. Wenn dies der Fall ist, geht das Programm zum Schritt 182 weiter, wo die Berechnung der nächsten Ausgabezeitdaten durchgeführt wird; beispielsweise wird die Berechnung der Zeiten f. - und τ. . durchgeführt. Beim Schritt 184 werden die neuen Ausgabezeiten in die Register R1 oder R2 gesetzt.

Wie sich aus der obigen Beschreibung ergibt, ist eine Verwendung von Warteschlangen der Ausgabezeitdaten nicht erforderlich, da die entsprechenden Ausgabezeiten bereits in den Registern R1, R2, RR1 und RR2 gespeichert sind. In gleicher Weise genügt es hinsichtlich der Einreihung Oder der Warteschlangen der Befehle, daß nur die Unterscheidung gespeichert wird, ob das Ausgangssignal des jeweiligen Kanals beim nächsten Ausgabezeitpunkt auf hohen oder niedrigen Logikpegel gesetzt wird, und es ist nicht erforderlich, die Befehle in einer speziellen Reihenfolge zu stapeln. Außerdem können die Register R1, R2, RR1 und RR2 als Mehrzweckarbeitsbereiche zur Steuerung des Maskenbits verwendet werden» Wenn derartige Daten den Wert "1" haben, wird eine "1" im Kanalbestimmungsbereich des Registers RR1 gespeichert, und die Ausgabeanfragen beider Kanäle können gleichzeitig erhalten werden. Wenn daher die Ausgabezeitdaten in die Register R1 und RR1 gesetzt und die Kanalbestimmungsdaten in das Register RR1 zum Setzen des Kanals 1 gesetzt werden, können die Ausgabeanfragesignal ORQ1 zweimal innerhalb eines Intervalls erhalten werden, das kürzer ist als die Zykluszeit der Zentraleinheit, so daß eine präzise Steuerung der Brennkraftmaschine vorgenommen werden kann.

Leerseite

Claims

Patentansprüche

C 1.]Ausgabesteuerung, gekennzeichnet durch folgende Baugruppen

A) eine Speichereinrichtung (R1, R2) zum Speichern von Maskendaten und Ausgabezeitdaten;

B) eine erste Einrichtung (76) , die an die Speichereinrichtung (R1, R2) angeschlossen ist, um in der Speichereinrichtung gespeicherte Daten wiederzugewinnen;

C) einen Zeitgeber (34);

D) eine Vergleichseinrichtung (72) , die an den Zeitgeber (34) und die Speichereinrichtung (R1, R2) angeschlossen ist, um den Inhalt des Zeitgebers (34) mit den von der ersten Einrichtung (76) wiedergewonnenen Ausgabezeitdaten zu vergleichen und als Vergleichsergebnis ein Koinzidenz-Abtastsignal abzugeben; und

E) eine zweite Einrichtung (74), die an die Speichereinrichtung (R1, R2) und die Vergleichseinrichtung (72) angeschlossen ist, um festzustellen, ob die Speichereinrichtung (R1, R2) als Register, das die Ausgabezeitdaten festhält, oder als Arbeitsspeicher mit wahlfreiem Zugriff in Abhängigkeit von den Maskendaten verwendet wird.
2. Ausgabesteuerung, gekennzeichnet durch folgende Baugruppen:

A) eine Speichereinrichtung (RR1, RR2) zum Speichern von Maskendaten, Kanalbestimmungsdaten und Ausgabezeitdaten;

B) eine erste Einrichtung (76) , die an die Speichereinrichtung (RR1, RR2) angeschlossen ist, um in der Speichereinrichtung gespeicherte Daten wiederzugewinnen;

C) einen Zeitgeber (34);

D) eine Vergleichseinrichtung (72), die an die Speichereinrichtung (RR1, RR2) und den Zeitgeber (34) angeschlossen ist, um den Inhalt des Zeitgebers (34) mit von der ersten Einrichtung (76) wiedergewonnenen Ausgabezeitdaten zu vergleichen und als Vergleichsergebnis ein Koinzidenz-Abtastsignal zu liefern;

E) eine zweite Einrichtung (74) , die an die Speichereinrichtung (RR1, RR2) und die Vergleichseinrichtung (72) angeschlossen ist, um festzustellen, ob die Speichereinrichtung (RR1, RR2) als Register, das die Ausgabezeitdaten festhält, oder als Arbeitsspeicher mit wahlfreiem Zugriff in Abhängigkeit von den Maskendaten verwendet wird; und

F) eine dritte Einrichtung (101), die an die Speichereinrichtung (RR1 , RR2) und die zweite Einrichtung (74) angeschlossen ist, um ein Ausgangssignal auf einem Ausgabekanal zu erhalten, der von Kanalbestimmungsdaten bestimmt wird, wenn die zweite Einrichtung (74) bestimmt hat,

die Speichereinrichtung als Register zu verwenden.
3. Ausgabesteuerung, gekennzeichnet durch folgende Baugruppen:

A) eine erste Speichereinrichtung (R1, R2) zum Speichern von Maskendaten und Ausgabezeitdaten, die vorgegebenen Ausgabekanälen entsprechen;

B) eine zweite Speichereinrichtung (RR1, RR2) zum Speichern von Maskendaten, Kanalbestimmungsdaten und Ausgabezeitdaten;

C) eine erste Einrichtung (76) , die an die ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) angeschlossen ist, um die in den ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) gespeicherten Daten wiederzugewinnen;

D) einen Zeitgeber (34);

E) eine Vergleichseinrichtung (72) , die an den Zeitgeber (34) angeschlossen ist, um den Inhalt des Zeitgebers mit von der ersten Einrichtung wiedergewonnenen Ausgabezeitdaten zu vergleichen und als Vergleichsergebnis ein Koinzidenz-Abtastsignal zu liefern;

F) eine zweite Einrichtung (74) , die an die ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) und die Vergleichseinrichtung (72) angeschlossen ist, um festzustellen, ob die ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) als Register, welche Ausgabezeitdaten festhalten, oder als Arbeitsspeicher mit wahlfreiem Zugriff in Abhängigkeit von den Maskendaten verwendet werden; und

G) eine dritte Einrichtung (101) , die an die ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) und die zweite Einrichtung (74) angeschlossen ist, um festzustellen, ob ein Ausgangssignal auf einem

Ausgangskanal, der der ersten Speichereinrichtung entspricht, oder auf einem Ausgangskanal erhalten wird, der von den Kanalbestimmungsdaten bestimmt wird, wenn die zweite Einrichtung (74) bestimmt hat, daß die ersten und zweiten Speichereinrichtungen als Register verwendet werden.
4. Steuerung nach Anspruch 1, dadurch gekennzeichnet, daß die Speichereinrichtung (R1 , R2) eine Vielzahl von Registern (Rl, R2) aufweist.
5. Steuerung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Einrichtung (76) die in der Speichereinrichtung (R1, R2) gespeicherten Daten im Zeitteilungs- oder Zeitscheibenbetrieb wiedergewinnt.
6. Steuerung nach Anspruch 2, dadurch gekennzeichnet, daß die Speichereinrichtung (RR1, RR2) eine Vielzahl von Registern (RR1, RR2) aufweist.
7. Steuerung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Einrichtung die in der Speichereinrichtung (RR1, RR2) gespeicherten Daten im Zeitteilungs- oder Zeitscheibenbetrieb wiedergewinnt.
8. Steuerung nach Anspruch 3, dadurch gekennzeichnet, daß die ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) eine Vielzahl von Registern (R1, R2, RR1, RR2) aufweisen.
9. Steuerung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Einrichtung (76) die Daten in den ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) im Zeitteilungs- oder Zeitscheibenbetrieb wiedergewinnt.
10. Ausgabesteuerung zur Verwendung in einem digitalen Verarbeitungssystem, die an einen Datenbus des Systems anschließbar ist und auf Taktimpulse anspricht, gekennzeichnet durch folgende Baugruppen:

A) einen Datenbus (36);

B) eine Einrichtung (R1 , R2) zum Aufnehmen und Speichern von Maskendaten und Ausgabezeitdaten vom Datenbus in Abhängigkeit von Signalen auf dem Datenbus;

C) Gatter (583, 584, 661, 662, 623, 624), die an die Speichereinrichtung angeschlossen sind, um die übertragung der Maskendaten und Ausgabezeitdaten aus der Speichereinrichtung zu steuern;

D) eine Gattersteuerung (76), die an die Gatter (583, 584, 661, 662, 623, 624) angeschlossen ist, um diesen Gattern Schaltsteuersignale in Abhängigkeit von Taktsignalen zu liefern, um dadurch die Daten in der Speichereinrichtung wiederzugewinnen;

E) eine Zähleinrichtung (34) , die an die Speichereinrichtung (R1, R2) und den Datenbus angeschlossen ist, um mit einer Geschwindigkeit zu zählen, die in Abhängigkeit von den Taktimpulsen bestimmt ist;

F) eine Vergleichseinrichtung (72), die an die Zähleinrichtung (34) und die Speichereinrichtung (R1, R2) angeschlossen ist, um ein Koinzidenzsignal in Abhängigkeit von der Koinzidenz des Inhalts der Zähleinrichtung

(34) und der Ausgabezeitdaten zu erzeugen; und

G) eine Einrichtung (74), die an die Zähleinrichtung (34) und die Speichereinrichtung (R1, R2) angeschlossen ist, um festzustellen, ob die Speichereinrichtung (R1, R2) als Register, das die Ausgabezeitdaten festhält, oder als Arbeitsspeicher mit wahlfreiem Zugriff in Abhängigkeit von der Koinzidenz des Inhalts der Zähleinrichtung

(34) und der Ausgabezeitdaten verwendet wird.
11. Ausgabesteuerung zur Verwendung in einem digitalen Verarbeitungssystem, das an einen Datenbus des Systems anschließbar ist und auf Taktimpulse anspricht, gekennzeichnet durch folgende Baugruppen:

A) einen Datenbus (36);

B) eine Einrichtung (RR1, RR2) zur Aufnahme und zur Speicherung von Maskendaten, Kanalbestimmungsdaten und Ausgabezeitdaten vom Datenbus (36) in Abhängigkeit von Signalen auf dem Datenbus (36);

C) erste Gatter (583, 584, 661, 662, 623, 624), die an die Speichereinrichtung (RR1, RR2) angeschlossen sind, um die übertragung der Maskendaten, Kanalbestimmungsdaten und Ausgabezeitdaten von der Speichereinrichtung (RR1, RR2) zu steuern;

D) eine Gattersteuerung (76) , die an diese ersten Gatter (583, 584, 661, 662, 623, 624) angeschlossen ist, um Schaltsteuersignale für diese Gatter in Abhängigkeit von den Taktimpulsen zu liefern, um dadurch die in der Speichereinrichtung (RR1, RR2) gespeicherten Daten wiederzugewinnen;

E) eine Zähleinrichtung (34), die an die Speichereinrichtung (RR1, RR2) und den Datenbus (36) angeschlossen ist, um mit einer Geschwindigkeit zu zählen, die in Abhängigkeit von den Taktimpulsen bestimmt ist,

F) eine Vergleichseinrichtung (72), die an die Zähleinrichtung (34) und die Speichereinrichtung (RR1, RR2) angeschlossen ist, um ein Koinzidenzsignal in Abhängigkeit von der Koinzidenz des Inhalts der Zähleinrichtung (34) und der Ausgabezeitdaten zu erzeugen;

G) eine Einrichtung (74) , die an die Zähleinrichtung (34) und die Speichereinrichtung (RR1, RR2) angeschlossen ist, um zu bestimmen, ob vom Ausgang der Vergleichseinrichtung ein Koinzidenzsignal zu einer Wähleinrichtung (9 01, 902) geliefert wird, und zwar in Abhängigkeit von

der Koinzidenz des Inhalt der Zähleinrichtung (34) und der Ausgabezeitdaten;

H) eine Wähleinrichtung (901, 902), die an die Speichereinrichtung (RR1, RR2) und die Gattersteuerung (76) angeschlossen ist und an welche die Kanalbestimmungsdaten und ein Ausgangssignal von der Gattersteuerung (76) angelegt werden, wobei diese die Kanalbestimmungsdaten oder das Ausgangssignal von der Gattersteuerung (76) in Abhängigkeit von einem Wählsignal von der Gattersteuerung (76) abgibt;

I) zweite Gatter (94, 96) zur Ausgabe von Ausgabedaten von der Wähleinrichtung (901 , 902) synchron mit der Ausgabe des Koinzidenzsignals; und

J) Flip-Flops (1001, 1002), die an die zweiten Gatter (94, 96) angeschlossen sind, um die Datenausgabe von den zweiten Gattern (94, 96) zu halten.
12. Ausgabesteuerung zur Verwendung in einem digitalen Verarbeitungssystem, das an einen Datenbus des Systems anschließbar ist und auf Taktimpulse anspricht, gekennzeichnet durch folgende Baugruppen:

A) einen Datenbus (36) ;

B) eine erste Speichereinrichtung (R1, R2) zur Aufnahme und zur Speicherung von Maskendaten und Ausgabezeitdaten vom Datenbus (36) in Abhängigkeit von Signalen auf dem Datenbus (36);

C) eine zweite Speichereinrichtung (RR1, RR2) zur Aufnahme und zur Speicherung von Maskendaten, Kanalbestimmungsdaten und Ausgabezeitdaten vom Datenbus (36) in Abhängigkeit von Signalen auf dem Datenbus (36);

D) erste und zweite Gatter (581-584, 621-624, 661, 662), die an die ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) angeschlossen sind, um die übertragung der Maskendaten, Kanalbestimmungsdaten und Ausgabezeitdaten zu steuern, die von den ersten und zweiten Speicher-

einrichtungen (581-584, 621-624, 661, 662) ausgegeben werden;

E) eine Gattersteuerung (76), die an die ersten und zweiten Gatter (581-584, 621-624, 661, 662) angeschlossen ist, um Schaltsteuersignale für die ersten und zweiten Gatter (581-584, 621-624, 661, 662) in Abhängigkeit von den Taktimpulsen zu liefern, um dadurch die in den ersten und zweiten Speichern (R1, R2, RR1, RR2) gespeicherten Daten wiederzugewinnen;

F) eine Zähleinrichtung (34) , die an die ersten und zweiten Speicher (R1, R2, RR1, RR2) und den Datenbus (36) angeschlossen ist, um mit einer Geschwindigkeit zu zählen, die in Abhängigkeit von den Taktimpulsen bestimmt ist;

G) eine Vergleichseinrichtung (72) , die an die Zähleinrichtung (34) und die ersten und zweiten Speichereinrichtungen (R1 , R2, RR1, RR2) angeschlossen ist und ein Koinzidenzsignal in Abhängigkeit von der Koinzidenz des Inhalts der Zähleinrichtung (34) und der Ausgabezeitdaten erzeugt;

H) eine Einrichtung (74) , die an die ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2), die Vergleichseinrichtung (72) und eine Wähleinrichtung (901 , 902) angeschlossen ist, um zu bestimmen, ob ein Koinzidenzsignal vom Ausgang der Vergleichseinrichtung (72) zur Wähleinrichtung (901 , 902) in Abhängigkeit von den Maskendaten geliefert wird oder nicht;

I) eine Wähleinrichtung (901, 902), die an die ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) und die Gattersteuerung (76) angeschlossen ist und an welche die Kanalbestimmungsdaten und ein Ausgangssignal von der Gattersteuerung (76) angelegt werden, wobei sie die Kanalbestimmungsdaten oder das Ausgangssignal von der Gattersteuerung (76) in Abhängigkeit

von einem Wählsignal von der Gattersteuerung (76)

abgibt;
J) zweite Gatter (94, 96) zur Ausgabe von Ausgabedaten

von der Wähleinrichtung (901 , 9 02) synchron mit der

Ausgabe des Koinzidenzsignals; und
K) Flip-Flops (1001, 1002), die an die zweiten Gatter

(94, 96) angeschlossen sind, um die Ausgangsdaten von

den zweiten Gattern (94, 96) zu halten.
13. Steuerung nach Anspruch 10, dadurch gekennzeichnet, daß die Speichereinrichtung (R1,:R2) eine Vielzahl
von Registern (R, R2) aufweist.
14. Steuerung nach Anspruch 10, dadurch gekennzeichnet, daß die Gattersteuerung (76) den Gattern (583,

584, 661, 662, 623, 624) Schaltsteuersignale liefert, um
die in der Speichereinrichtung (R1, R2) gespeicherten Daten im Zeitteilungsbetrieb oder Zeitscheibenbetrieb wiederzugewinnen.
15. Steuerung nach Anspruch 11, dadurch gekennzeichnet, daß die Speichereinrichtung (RR1, RR2) eine Vielzahl
von Registern (RR1, RR2) aufweist.
16. Steuerung nach Anspruch 11, dadurch gekennzeichnet, daß die Gattersteuerung (76) den Gattern (583,

584, 661, 662, 623, 624) Schaltsteuersignale liefert,
um die in der Speichereinrichtung (RR1, RR2) gespeicherten Daten im Zeitteilungs- oder Zeitscheibenbetrieb wiederzugewinnen .

- ίο -
17. Steuerung nach Anspruch 12, dadurch gekennzeichnet, daß die ersten und zweiten Speichereinrichtungert (R1, R2, RR1 , RR2) eine Vielzahl von Registern (R1, R2, RR1, RR2) aufweisen.
18. Steuerung nach Anspruch 12, dadurch gekennzeichnet, daß die Gattersteuerung (76) den ersten und zweiten Gattern (581-584, 621-624, 661, 662) Schaltsteuersignale liefert, um die in den ersten und zweiten Speichereinrichtungen (R1, R2, RR1, RR2) gespeicherten Daten im Zeitteilungs- oder ZeitScheibenbetrieb wiederzugewinnen.
19. Steuerung nach Anspruch 1, gekennzeichnet durch einen Datenbus (36) , an den die Speichereinrichtung (R1, R2) angeschlossen ist.
20. Steuerung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die erste Einrichtung (76) eine Verschiebungseinrichtung (76) aufweist, um sequentiell Steuersignale abzugeben, um die Daten in der Speichereinrichtung (R1, R2, RR1, RR2) in Abhängigkeit von der Eingabe der Taktimpulse zu speichern.
21. Steuerung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Einrichtung (74) ein Gatter aufweist.
22. Steuerung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die dritte Einrichtung (101) folgende Baugruppen aufweist:

elaetii Wälllot (901 , 0Ö2) , üo*. etii C)Xc oicLo Kiutidht-Utiy

(76) und die Speichereinrichtung (R1, R2, RR1, RR2) angeschlossen ist und an welche die Kanalbestimmungsdaten und ein Ausgangssignal der ersten Einrichtung (76)

angelegt werden, wobei der Wähler die Kanalbestimmungsdaten oder das Ausgangssignal von der ersten Einrichtung (76) in Abhängigkeit von einem Wählsignal von der ersten Einrichtung (76) abgibt;

Gatter (94, 96), die an den Wähler (901, 902) angeschlossen sind, um Ausgangsdaten vom Wähler (901, 902) synchron
mit Ausgangsdaten der Abtastung der zeitlichen Koinzidenz von der Vergleichseinrichtung abzugeben; und
Flip-Flops (1001, 1002), die an die Gatter angeschlossen sind, um die Ausgangsdaten der Gatter zu halten.