DE3112546A1 - Geisterbildunterdrueckungssystem - Google Patents
GeisterbildunterdrueckungssystemInfo
- Publication number
- DE3112546A1 DE3112546A1 DE19813112546 DE3112546A DE3112546A1 DE 3112546 A1 DE3112546 A1 DE 3112546A1 DE 19813112546 DE19813112546 DE 19813112546 DE 3112546 A DE3112546 A DE 3112546A DE 3112546 A1 DE3112546 A1 DE 3112546A1
- Authority
- DE
- Germany
- Prior art keywords
- circuit
- signal
- ghost
- delay
- delay circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/21—Circuitry for suppressing or minimising disturbance, e.g. moiré or halo
- H04N5/211—Ghost signal cancellation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Networks Using Active Elements (AREA)
- Noise Elimination (AREA)
Description
GEISTERBILDUNTERDRÜCKÜNGSSYSTEM
Die Erfindung betrifft allgemein ein Geisterbildauslöschungs- bzw. -Unterdrückungssystem und insbesondere ein Geisterbildunterdrückungssystem/mittels
dem ein Geistersignal in der Videosignalstufe beseitigt bzw. unterdrückt wird.
Ein herkömmliches System, das ein Geistersignal in der Videostufe
unterdrückt, ist in Fig. 1 dargestellt. Bei dem herkömmlichen System gemäß Fig. 1 wird ein von einer Antenne 1 empfangenes
Signal über einen Tuner 2 und einen Videozwischenfrequenzverstärker, kurz Video-ZF-Verstärker 3 einem Videodetektor 4 zugeführt,
in dem das Videosignal erfaßt wird. Das Videosignal davon wird einem als Subtrahierer arbeitenden Addierer 5 zugeführt,
der ebenfalls mit dem Geisterbildunterdrückungssignal versorgt ist, das durch Imitieren des eingangsseitigen Geistersignals
von einem Transversalfilter gebildet wird, wie das weiter unten erläutert wird. Daher wird das Videosignal, von dem das Geistersignal
beseitigt ist, von dem Addierer 5 abgeleitet und dann einem Ausgangsanschluß 6 zugeführt.
■- - -- --- J ί I z54b
Das von dem Addierer 5 abgeleitete Videosignal wird über einen Kontakt 36a eines Betriebsartwahlschalters 36 einer Verzögerungsschaltung
7 zugeführt, die Teil eines Transversalfilters ist. Diese Verzögerungsschaltung 7 besteht aus mehreren Verzögerungseinheiten, deren jede eine Verzögerungszeit besitzt, die einer
Signalabtastperiode entspricht, beispielsweise 100 ns, die in mehreren Stufen angeordnet sind und wobei η Abgriffe jeweils
von den jeweiligen Stufen herausgeführt sind. Die jeweiligen Ausgangssignale von den Abgriffen werden Gewichtungsfunktionsschaltungen
1O1, 10? ... 10 mit Multipliziererbauart zugeführt.
Das Videosignal von dem Addierer 5 wird auch einem Differenzierer 11 zugeführt, durch den der Geisterpegel erfaßt wird. In
diesem Fall ist die Pegelerfassungsperiode des Geisterbildes so gewählt, daß sie eine derartige Periode ist, die in dem Standard-Fernsehsignal
enthalten ist und die so lange wie möglich nicht durch das Videosignal beeinflußt ist, beispielsweise wird allgemein
die Periode des Vertikalsynchronsignals als die erwähnte Geisterbild_erfassungsperiode verwendet. Im allgemeinen und wie
in Fig. 2 dargestellt, wird die Periode H/2 von der Vorderflanke VE eines Vertikalsynchronsignals zu einem Ausgleichsimpuls HE
als Erfassungsperiode gewählt. Der Signalpegel während der Erfassungsperiode wird differenziert und die Abgriffs-Ausgangssignale
der Verzögerungseinheiten werden proportional dem differenzierten Pegel gewichtet.
Beispielsweise trittdann, wenn ein Geistersignal mit einer Phasendifferenz
φ ( φ = co X,, CJ = Winkelfrequenz eines Videoträgers
in der Hochfrequenzstufe) von dem Videosignal mit 45° und einer Verzögerungszeit Ύ an der Hochfrequenzstufe mit 45° enthalten
ist, . ein solches Videosignal mit dem Signalverlauf Fig. 3A in der Geisterbilderfassungsperiode auf. Dieses Signal
wird differenziert und in der Polarität invertiert. Dann wird ein Signal mit dem differenzierten Signalverlauf gemäß Fig. 3B
erhalten. Dieser differenzierte Signalverlauf kann annähernd als Impulsantwort des Geistersignals angesehen werden.
Der differenzierte Signalverlauf, der dem Geisterpegel-Erfassungssignal
entspricht, der von dem Differenzierer 11 erhalten wird, wird über einen Verstärker 3 7 einem Demultiplexer 12 zugeführt.
Dieser Demultiplexer 12 besteht aus mehreren Verzögerungseinheiten,
deren jede eine Verzögerungszeit besitzt, die der Signalabtastperiode entspricht, die in mehreren Stufen angeordnet sind
und wobei η Abgriffe von den jeweiligen Stufen herausgeführt sind, ähnlich wie bei der Verzögerungsschaltung 7. Die jeweiligen
Abgriffs-Ausgangssignale werden Schalteinrichtungen 15-, 15, ...15
jeweils zugeführt.
Das Videosignal von dem Videodetektor 4 wird auch einem Synchronsignalseparator
16 zugeführt, der sein Ausgangssignal einem Verknüpfungsimpulsgenerator 38 zuführt. Dieser Verknüpfungsimpulsgenerator
38 erzeugt Verknüpfungsimpulse, deren jeder der Periode von H/2 von der Vorderflanke VE des Vertikalsynchronsignals entsprich^
und führt dieses den Schalteinrichtungen 15.. ... 15 zu
deren Ein- bzw. Durchschalten zu.
Die Signale von den Schalteinrichtungen 15.. ... 15 werden jeweils
analogen sammelnden oder akkumulierenden Addierern zugeführt, die jeweils aus Widerständen 17-, 17, ··· 17 und Kondensatoren
18.., 182 ··· 18 bestehen. Die Signale von den
Kondensatoren 18- bis 18 werden den Gewichtungsfunktionsschaltungen
bzw. Gewichtungsschaltungen 10- bis 10 jeweils zugeführt. Die Ausgangssignale der Gewichtungsschaltungen
10- bis 10 werden einem Addierer 20 zugeführt und in diesem addiert, wodurch ein Geisterbildunterdrückungssignal erzeugt
wird, das dann dem subtrahierenden Addierer 5 zugeführt wird.
Die obige Verzögerungsschaltung 7, die Gewichtungsschaltungen 10- bis 10 und der Addierer 20 bilden ein sog. Transversalfilter.
Dieses Transversalfilter ist in der Rückkopplungsschleife eingefügt derart, daß ein sog. inverses Filter gebildet ist,
weshalb die GeisterSignalkomponente, die in dem Videoeingangssignal
enthalten ist, beseitigt werden kann. In diesem Fall wird
Ji I Zl D H O
die Verzerrung eines Signalverlaufes innerhalb einer H/2-Periode von der Vorderflanke eines bestimmten Vertikalsynchronsignals
erfaßt und werden die Gewichtungsfunktionen bestimmt. Danach
wird, wenn die Geistersigna!komponente weiter ununterdrückt im
Videoausgangssignal verbleibt, die Verzerrung weiter durch den Differenzierer 11 erfaßt zur Verringerung der Geistersignalkomponente,
die in dem Videoausgangssignal unausgelöscht bleibt, wobei die sammelnden Addierer dafür arbeiten.
Wenn der Betriebsartwählschalter 36 zu seinem Anschluß 36b umgeschaltet
ist, wird die Geisterbildunterdrückungsschaltung in eine Vorwärts- oder Mitkopplungsbetriebsart aus der Rückkopplungsbetriebsart
umgeschaltet. Selbst in der Vorwärts-Betriebsart wird der dem erläuterten ähnlichen Geisterbildunterdrückungsbetrieb
durchgeführt.
Fig. 4 zeigt eine andere Ausführungsform des herkömmlichen Geisterbildunterdrückungssystems.
Bei dem Ausführungsbeispiel· gemäß Fig. 1 wurde ein ausgangsseitiges Transversalfilter verwendet,
bei dem die Abgriffsausgangssignale von der Verzögerungsschaltung 7 gewichtet werden und dann in dem Addierer 20 addiert
werden, um das Geisterbildunterdrückungssignai zu erzeugen. Dagegen
wird bei dem Ausführungsbeispiel· gemäß Fig. 4 ein eingangsseitig addierendes Transversalfilter verwendet, bei dem Eingangssignale, die gewichtet werden, jeweils den Abgriffen der Verzögerungsschaltung
7 zugeführt werden. Der Geisterbildunterdrükkungsbetrieb des Ausführungsbeispieis gemäß Fig. 4 ist vorkommen
der gl·eiche wie der gemäß Fig. 1.
Bei jeder der herkömmiichen Ausführungsformen gemäß den Fig. 1
und 4 sind zwei einzeine unabhängige Verzögerungsschaitungen wie
der Dernuitipiexer 12 zum Abtasten des Signa^erlaufs des eingangsseitigen
Videosignals in der Geisterbilderfassungsperiode und zum Erzeugen des Gewichtungssignal·s, das zum Imitieren der
Geisterbiidkomponente erforder^ch ist, und die Verzögerungsscha^ung
7 zum Erzeugen des Geisterb^dunterdruckungssignais
i I ^. ο 4 6
erforderlich. Deshalb ist das herkömmliche System umfangreich und weist komplizierten Aufbau auf. Weiter wird, wenn die Verzögerungscharakteristiken
der beiden Verzögerungsschaltungen 7 und 12 nicht gleich sind, der Geisterbildunterdrückungsbetrieb
unvollständig. Weiter nehmen, wenn die vollständige Geisterbiidunterdrückungsschaltung als integrierte Schaltung
(IC) ausgebildet ist, da die Anzahl der externen Anschlüsse, die herauszuführen sind, sehr groß ist, usw. die jeweiligen
Verzögerungsschaltungen einen großen Bereich auf einem Halbleiterwafer ein. Als Ergebnis ist es schwierig, zwei Verzögerungsschaltungen
als eine ^integrierte Schaltung als ein Steckteil zu erreichen, vielmehr ist es notwendig, die integrierte
Schaltung in zwei Steckteile aufzuteilen.
Es ist daher Aufgabe der Erfindung, ein neuartiges Geisterbildunterdrückungssystem
auszubilden, das unter Vermeidung der eingangs genannten Nachteile einfachen Aufbau besitzt.
Die Erfindung geht von der Erkenntnis aus, daß im Fall eines Geisterbildunterdrückungssystems, das das eingangsseitig addierende
Transversalfilter verwendet, die Richtung für die übertragung
des erfaßten Geistersignalpegels in der Verzögerungsschaltung die gleiche ist, wie die in dem Demultiplexer, weshalb
die Punktionen beider Verzögerungsschaltungen durch eine einzige Verzögerungsschaltung durchgeführt werden können.
Gemäß einem Merkmal der Erfindung wird ein Geisterbildunterdrückungssystern
angegeben, das aufweist einen Eingangsanschluß, der mit einem Videosignal einschließlich einer Geistersignalkomponente
versorgtjist, eine Geisterbildunterdrückungsschaltung, die mit dem Eingangsanschluß verbunden ist und die ein
Transversalfilter aufweist^und einen Ausgangsanschluß, der mit
der Geisterbildunterdrückungsschaltung verbunden ist zum Ableiten eines Videoausgangssignals, in dem die Geistersignalkomponente
im wesentlichen unterdrückt ist, wobei sich das Transversalfilter dadurch auszeichnet, daß es in Kombination aufweist:
1. eine gemeinsame Verzögerungsschaltung, die als Signal-Verzögerungsschaltung
und als Demultiplexer im Zeitmultiplex (Zeitvielfach) verwendet wird,
2. eine Speicherschaltung, die mit der gemeinsamen Verzögerungsschaltung
verbunden ist und betätigt wird, wenn die gemeinsame Verzögerungsschaltung für den Demultiplexer
verwendet wird, und
3. eine Gewichtungsschaltung, die zwischen der Speicherschaltung und der gemeinsamen Verzögerungsschaltung angeschlossen
ist.
Die Erfindung wird anhand der in der Zeichnung dargestellten
Ausführungsheispiele näher erläutert. Es zeigen
Fig. 1 ein Blockschaltbild eines herkömmlichen Geisterbildunterdrückungssystems,
bei dem ein ausgangsseitig addierendes Transversalfilter verwendet ist,
Fig. 2 und 3 Signalverläufe zur Erläuterung des Betriebes des Geisterbildunterdrückungssystems gemäß Fig. 1,
Fig. 4 ein Blockschaltbild eines anderen herkömmlichen Geisterbildunterdrückungssystems, bei dem ein eingangsseitig
addierendes Transversalfilter verwendet ist,
Fig. 5 ein Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen Geisterbildunterdrückungssystems,
Fig. 6A, 6B, 6C jeweils Signalverläufe zur Erläuterung des Betriebes des Ausführungsbeispiels gemäß Fig .5,
Fig. 7 ein Blockschaltbild eines anderen Ausführungsbeispiels der Erfindung,
Fig. 8 schematisch ein Beispiel eines praktischen Schaltbildes eines Teils der Anordnung gemäß Fig. 7,
Fig. 9, 10 und 11 Schaltbilder bzw. Diagramme bzw. eine Frequenzcharakteristik zur Erläuterung der Verzögerungsschaltung
des Ausführungsbeispiels gemäß Fig. 8,
Fig. 12 ein Schaltbild einer anderen Ausführungsform der
Verzögerungsschaltung, die ebenfalls bei der Erfindung verwendbar ist.
οι ilü4o
fierkömmliche Geisterbildunterdrückungssysteme wurden bereits
anhand der Fig. 1 bis 4 erläutert. Ein Beispiel der Geisterbildunterdrückungssystems
gemäß der Erfindung wird im folgenden mit Bezug auf Fig. 5 erläutert, wobei dann, wenn gleiche Bezugszeichen wie in den fig. 1 und 4 verwendet sind, damit entsprechende
Elemente bzw. Teile bezeichnet sind.
Fig. 5 zeigt eine Verzögerungsschaltung 39, die aus η Verzögerungseinheiten
D1, D2...D besteht, deren jede eine Verzögerungszeit
besitzt, die gleich der Signalabtastperiode von beispielsweise 100 ns ist,und die in Kaskade geschaltet sind. Die
Ausgangssignale der Gewichtungsschaltungen 1O1 bis 10 werden
jeweils den Verzögerungseinheiten D1...D der Verzögerungsschaltung
39 zugeführt, und die Ausgangssignale der jeweiligen Stufen der Verzögerungseinheiten D1 bis D werden über die Schalteinrichtung
1 5.. ... 1 5 und die Widerstände 11^ ... 1 7R den Kondensatoren
18.. bis 18 zugeführt, die jeweils die Gewichtangsfunktionen
speichern. Ein Schalter 40 ist an der Eingangsseite der Verzögerungseinheit D1 der ersten Stufe der Verzögerungsschaltung
39 vorgesehen und der subtrahierende Addierer 5 ist an der Ausgangsseite der Verzögerungseinheit D der letzten
Stufe der Verzögerungsschaltung 39 vorgesehen. Das Videosignal, von dem die GeisterSignalkomponente beseitigt ist,
wird von dem Addierer 5 abgeleitet und dem Ausgangsanschluß 6 zugeführt. Dieses Videosignal wird über den Differenzierer 11
und den Verstärker 37 einem Eingangsanschluß 40a des Schalters 40 zugeführt, dessen anderer Eingangsanschluß 40b mit einer
Festvorspannungsquelle 41 verbunden ist. Ein Impulsgenerator 42 ist vorgesehen, der mit dem Ausgangssignal von dem Synchronsignalseparator
16 versorgt ist und einen Steuerimpuls P1 erzeugt
und diesen dem Schalter 40 zuführt. Wenn der Steuerimpuls P1
hohen Pegel besitzt, ist der Eingangsanschluß 40a gewählt, während dann, wenn der Steuerimpuls P1 auf niedrigem Pegel ist,
der Eingangsanschluß 40b gewählt ist.
Wenn beispielsweise ein Geistersignal mit einer Verzögerungszeitt
und einer Phasenverschiebung von 180° {φ= 180°) wie gemäß
Fig. 6A in dem Videoeingangssignal enthalten ist/ erzeugt der Impulsgenerator 42 einen Impuls P1, der während der Geisterbilderfassungsperiode
T- nach der Vorderflanke VE des Vertikalsynchronsignals den hohen Pegel einnimmt, wie in Fig. 6B dargestellt.
Die Geisterbilderfassungsperiode T0 beträgt maximal H/2 von der
Vorderflanke VE. Der Steuerimpuls P1 wird auch einem Verknüpfungsimpulsgenerator
43 zugeführt, der dann einen Verknüpfungsimpuls Pp erzeugt, der hohen Pegel in einer sehr kurzen Periode
unmittelbar nach der Geisterbilderfassungsperiode T. einnimmt, wie das in Fig. 6C dargestellt ist. Dieser Verknüpfungsimpuls
P_ wird den Schalteinrichtungen 15.. bis 15 zu deren Durchschalten
während lediglich der Hochpegelperiode des Verknüpfungsimpulses P- zugeführt.
Das Videosignal, das am Ausgangsanschluß 6 auftritt, wird über den Betriebsartwählschalter 36 den jeweiligen Gewichtungsschaltungen
1O1 bis 10 zugeführt. Wegen der Vorwärtskopplungs- oder
Mitkopplungsbetriebsart wird das Videosignal von dem Videodetektor 4 den Gewichtungsschaltungen 10. bis 10 über den Betriebsartwahlschalter
36 zugeführt.
Wenn der Steuerimpuls P1 auf dem Pegel in der Geisterbilderfassungsperiode
TQ ist , ist der Eingangsanschluß 40a des Schalters 40 gewählt, wie das in Fig. 5 dargestellt ist. Folglich tritt
der Signalverlauf in der Geisterbilderfassungsperiode T_ über die Gewichtungsschaltungen 1O1 ... 10 und Verzögerungseinheiten
D1 ... D , wird danach differenziert, verstärkt und dann über
den Schalter 40 zur Verzögerungsschaltung 39 an deren erster Stufe zugeführt. Zu dem Zeitpunkt, zu dem die Geisterbilderfassungsperiode
T- zu Ende geht, werden Ausgangssignale, die durch Abtasten des Geisterbilderfassungssignals erhalten werden,
von den jeweiligen Verzögerungseinheiten D1 bis D erzeugt.
Die Schalteinheiten 15.. ... 15 werden jeweils durch die Verknüpfungsimpulse P2 durchgeschaltet, wobei dann Abgriffsausgangssignale
von den Verzögerungseinheiten D1 bis D der
Verzögerungsschaltung 39 jeweils in den Kondensatoren Ie1 bis
18 gespeichert werden.
In der Periode, die sich von der Geisterbilderfassungsperiode
T0 unterscheidet, ist der Schalter 40 so umgeschaltet, daß dessen
Eingangsanschluß 40b gewählt ist. Daher werden die Gewichtungssignale, die in den Kondensatoren Ie1 bis 18 gespeichert
sind, und das Videosignal jeweils den Gewichtungsschaltungen
10- bis 10 zugeführt, wobei die Ausgangssignale von diesen
jeweils den Verzögerungseinheiten D.. bis D der Verzögerungsschaltung 39 zugeführt werden. Auf diese Weise wird dadurch
das Geisterbildunterdrückungssignal erzeugt und dem Addierer 5 zugeführt, an dem die GeisterSignalkomponente von dem Videoeingangssignal
beseitigt bzw. unterdrückt oder ausgelöscht wird.
Bei "dem Ausführungsbeispiel der Erfindung gemäß Fig .5 führt die
Vorspannungsquelle 41 die notwendige Betriebsspannung zur Verzögerungsschaltung 39, wenn sie auf einem Halbleiterwafer als
integrierte Schaltung ausgebildet ist.
Aus der vorstehenden Erläuterung des Ausführungsbeispiels der Erfindung ergibt sich, daß erfindungsgemäß die Demultiplexer-Funktion
zum Erzeugen des Gewichtungssignals von dem Geisterbildpegel-Erfassungssignal und die Verzögerungsfunktion zum Erzeugen
des.Geisterbildunterdrückungssignals beide unter Verwendung
einer einzigen gemeinsamen Verzögerungsschaltung 39 im Zeitmultiplex durchgeführt werden. Daher ist im Vergleich zu
herkömmlichen Anordnungen,bei denen zwei einzelne unabhhängige
Verzögerungsschaltungen verwendet sind, die Erfindung einfach im Aufbau und geeignet zur Ausführung als integrierte Schaltung.
Da weiter bei der Erfindung lediglich eine einzige Verzögerungsschaltung verwendet ist, ist durch die Erfindung die Verzerrung
oder Störung des Geisterbildunterdrückungsbetriebes beseitigt, die durch die Ungleichförmigkeit der Charakteristiken · zwischen
zwei Verzögerungsschaltungen verursacht werden, wie das bisher der Fall war.
Anhand Fig. 7 wird ein anderes Ausführungsbeispiel der Erfindung
erläutert, bei dem, wie das erläutert werden wird, zum Erfassen des Geistersignalpegels eine Differenzschaltung anstelle des
Differenzierers 11 bei dem Ausführungsbeispiel gemäß Fig. 5
verwendet wird. Als Verzögerungseinrichtung für die Differenzschaltung werden die Verzögerungseinheiten der Verzögerungsschaltung
39 verwendet. Zu diesem Zweck sind,wie in Fig. 7 dargestellt, an der Ausgangsseite der Verzögerungseinheit D der letzten Stufe
der η Verzögerungseinheiten D bis D eine Schalteinrichtung
15 w ein Widerstand 17 + 1 und ein Kondensator 18 .. vorgesehen.
Die in den Kondensatoren 1S1 und 18« gespeicherten Signale werden
beide einem subtrahierenden Addierer 4S1 zugeführt, von dem
die Differenz zwischen den beiden Signalen abgeleitet wird. Die so erhaltene Differenz wird der Gewichtungsschaltung 10. als
Gewichtungssignal zugeführt. In ähnlicher Weise werden die Signale, die jeweils in den beiden Kondensatoren 18. und 18. . gespeichert
sind, einem subtrahierenden Addierer 45. zugeführt, wobei das Ausgangssignal davon der Gewichtungsschaltung 10. zugeführt
wird. Der Aufbau des Ausführungsbeispiels gemäß Fig. 7 ist im übrigen im wesentlichen der gleiche wie in Fig. 5, mit
der Ausnahme, daß die Differenzausgangssignale benachbarter zwei der subtrahierenden Addierer 45.. bis 45 jeweils den Gewichtungsschaltungen
1O1 bis 10 zugeführt werden und kein Differenzierer
11 verwendet ist.
Fig. 8 zeigt ein praktisches Schaltbild eines Teils eines Ausführungsbeispiels
gemäß Fig. 7. Bei dem Schaltbild sind die Kondensatoren 18.. bis 18 , die die Gewichtungssignale speichern, als
externe Schaltungselemente vorgesehen, jedoch sind die anderen Schaltungselemente auf dem gleichen Halbleiterwafer als integrierte
Schaltung vorgesehen. Die Verzögerungsschaltung 39 besteht aus den Verzögerungseinheiten D1 bis D , deren jede gleichen
Aufbau besitzt, wobei in Fig. 8 lediglich die Verzögerungseinheit D1 und ein Teil der Verzögerungseinheit D- dargestellt
ist. Die Verzögerungseinheit D1 besteht aus einem zweistufigen
RC-Phasenschieber, die kaskasengeschaltet sind. Ein Transistor 51, dessen Kollektor mit der Versorgungsleitung 47 über einen
3 i s 2o4b
Widerstand 49 und dessen Emitter mit einer Erde- bzw. Masseleitung
48 über einen Widerstand 50 verbunden ist, bildet einen Phasenspalter. Der RC-Phasenschieber ist dadurch gebildet, daß
Kollektor und Emitter des Transistors 51 über einen Kondensator C und einen Widerstand R miteinander verbunden sind. Die
Widerstände 49 und 50 sind mit gleichem Widerstandswert gewählt und die Spannungsverstärkung des Transistors 51 ist zu annähernd
Eins gewählt. Daher haben das Kollektorausgangssignal und das Emitterausgangssignal des Transistors 5ί gegengesetzte Polarität,
jedoch gleichen Pegel. Weiter bildet ein Transistor 52 einen Phasenspalter und ist ein ähnlicher RC-Phasenschieber
durch Verbinden des Kollektors und des Emitters des Transistors 52 über einen Kondensator C und einen Widerstand R gebildet. Ein
Differenzverstärker aus Transistoren 53a und 53b ist an der Eingangsseite des durch den Transistor 51 gebildeten Phasenschiebers
vorgesehen. Eine Konstantstromquelle aus Transistoren 54a und 54b ist zwischen den jeweiligen Emittern der Transistoren
53a und 53b und der Masseleitung 48 angeschlossen. Die Emitter der Transistoren 53a und 53b sind über einen Widerstand 55 gekoppelt.
Eine Stromspiegelschaltung aus einer Diode 56, einem Transistor 57 und Widerständen 58, 59, die jeweils den gleichen
Widerstandswert besitzen, ist zwischen den jeweiligen Kollektoren der Transistoren 53a und 53b und der Versorgungsleitung 47
vorgesehen. Der Kollektor des Transistors 53b ist mit der Basis des Transistors 51 verbunden. Zwischen zwei Stufen des RC-Phasenschiebers
ist ein Differenzverstärker aus Transistoren 60a und 60b vorgesehen und zwischen den Kollektoren der Transistoren 60a
und 60b und der Versorgungsleitung 47 ist eine Stromspiegelschaltung aus einer Diode 61 und einem Transistor 62 vorgesehen. Der
Kollektor des Transistors 60b ist mit der Basis des Transistors 52 verbunden.
Wie erläutert, ist durch Verbinden zweier RC-Phasenschieber in Kaskade eine quadratische Verzögerungseinheit gebildet. Weiter
sind eine positive,Vorwärtskopplungs- oder Mitkopplungsschaltung und eine negative oder Rückkopplungsschaltung zwischen den Eingangs-
und AusgangsSeiten der quadratischen Verzögerungseinheit
■ - . -· j ι kD'fb
vorgesehen, wodurch bezüglich des Abklingens der Verzögerungszeit im Hochfrequenzbereich des Videobandes kompensiert ist.
In Fig. 8 ist ein Signalweg einschließlich eines Widerstands Rf, der den Emitter des Transistors 53a des eingangsseitigen
Differenzverstärkers mit dem Emitter eines Transistors 53b eines ausgangsseitigen Differenzverstärkers in der nächststu-
koppelt,
figen Verzögerungseinheit D2" für sowohl die Mitkopplungsschaltung
als auch die Rückkopplungsschaltung verwendet.
Die vorstehende Verzögerungseinheit wird nun mit Bezug auf die Fig. 9 bis 11 näher erläutert. Der grundsätzliche Aufbau ist
die quadratische Verzögerungseinheit, die durch Verbinden von zwei Phasenschiebern, d.h. Verzögerungsschaltungen gebildet ist,
die die gegenphasigen Signale über den Kondensatoren und die Widerstände addieren, in Kaskadenschaltung, wie das erläutert
ist.
Fig. 9 zeigt die in Kaskadenschaltung angeschlossenen jeweiligen Phasenschieber 78 und 79, die die quadratische Verzögerungseinheit D. bilden. An Kollektor und Emitter des Transistors 51
des Phasenschiebers 58 werden gegenphasige, jedoch gleichpegelige Signale erzeugt. Kollektor und Emitter des Transistors 51
sind über einen Kondensator C1 bzw. einen Widerstand R1 miteinander
verbunden, wobei der Verbindungspunkt zwischen dem Kondensator C1 und dem Widerstand R1 als Ausgangsanschluß des Phasenschiebers
78 herausgeführt ist. Der Phasenschieber 79 der nächsten Stufe ist in ähnlicher Weise durch einen Transistor 52
für die Phasenspaltung/ einen Widerstand R2 und einen Kondensator
C0 gebildet. Mit S1=JwC1R1 ergibt sich die Beziehung zwi-
£,
III"
sehen einer Eingangsspannung e.. zum Phasenschieber 78 und einer
AusgangsSpannung e2 davon zu:
e2 ~ 1TTsV er
Folglich ergibt sich mit S2=JoC3R2 die Beziehung zwischen dem
Eingangssignal e1 und einem Ausganssignal e3 der Verzögerungs
einheit D., in der die Phasenschieber 78 und 79 kaskadengeschaltet sind, zu:
-15-
e3 " (
- (S1+S2>
e.
2
Mit S =8^2 ergibt sich aus der Gleichung (1):
Mit S =8^2 ergibt sich aus der Gleichung (1):
1 + S -mb ,,.
e = —-— βι (2)
m =
Folglich ergibt sich m ^ 2. Mit R1=R3=R und mit C1=C3=C ergibt
sich der Minimalwert für m zu 2.
Weiter ergibt sich eine Phasendifferenz 0 zwischen dem Eingangssignal
und dem Ausgangssignal der Verzögerungseinheit D.
=
2
Dadurch wird das Abklingen bzw. der Abklingfaktor der Verzögerungszeit Td (= -Jj-) der Verzögerungseinheit D1 im Hochfrequenzbereich
groß.
Bei der derart ausgebildeten erfindungsgemäßen Verzögerungsschaltung sind die positive, Mitkopplungsschaltung und die negative,
Rückkopplungsschaltung zwischen den Eingangs- und Ausgangsanschlüssen der Verzögerungseinheit D. gemäß Fig. 9 angeschlossen,
um m kleiner als 2 zu machen und um bezüglich der Frequenzcharakteristik der Verzögerungszeit in einem Hochfrequenzbereich
zu kompensieren.
Das heißt, der Zähler der Gleichung (2) wird mit der positiven,
Mitkopplung und der Nenner der Gleichung (2) wird mit der negativen, Rückkopplung geändert.
J I I z. J 4 b
Wie in Fig. 10 dargestellt, sind Addierer 80 und 81 jeweils an der Eingangs- bzw. der Ausgangsseite der Verzögerungseinheit D.
vorgesehen, die eine Eingangs/Ausgangsbeziehung besitzt, wie
sie in Gleichung (1) ausgedrückt ist, wobei die Spannung, durch Multiplizieren der Ausgangsspannung e, mit einer Funktion
k zum Addierer 8Ij rückgekoppelt wird und wobei die Spannung durch Multiplizieren der Eingangs spannung e.. mit der Funktion k
zum Addierer 81 positiv mitgekoppelt wird.
Mit e. = Ausgangsspannung vom Addierer 80 und mit e5 = Ausgangsspannung
der Verzögerungseinheit D1 ergeben sich folgende Gleichungen
:
e4 = e.j - ke3 (3),
e5 = ("T-H-)2 e4
= ( )2e4 +kei (5).
Aus den Gleichungen (3) und (5) ergibt sich folgende Gleichung (6)
e3 - ("Till·2 (e1 - ke3J +ke1
Durch Umschreiben der Gleichung (6) ergibt sich
/1 ~S\ 2 ,
M+S/
e =
(T+s) k + Ί
- 2(1-k)S + (1+k)S2
- 2(1-k)S + (1+k)S2
1+2 TfI s + s
.7,
Aus der vorstehenden Gleichung (7) ergibt sich, daß die entsprechenden
Koeffizienten des Zählers und des Nenners gleich gewählt sind derart, daß m=2((1-k)/(1+k)). Daher kann, wenn die Funktion
k gewählt ist, der Wert von m gesteuert werden. Das ergibt, da k=(2-m)/(2+m)/für m=1,653 den Wert k=0,095, während für m=1,706
sich ergibt k=0,079. Daher können der Zähler und der Nenner in der Gleichung (7) gleichzeitig korrigiert werden.
Die Phasendifferenz Θ zwischen dem Eingangssignal und dem Ausgangssignal
der verbesserten Verzögerungsschaltung gemäß Fig.10 ergibt sich zu:
2 tan
"1
T+k
1 + s
Im Fall der Verzögerungseinheit D. ohne Mitkopplung und Rückkopplung
(k=0), wie in Fig. 9 dargestellt, ergibt sich die Frequenzcharakteristik für die Verzögerungszeit T-, wie gemäß der
Kurve 82a in der Darstellung gemäß Fig. 11, während sich die Frequenzcharakteristik für die Verzögerungszeit T, der Verzögerungseinheit
D. gemäß Fig. 10 gemäß der Kurve 82b in der Darstellung gemäß Fig. 11 ergibt. Wie sich aus der Darstellung in
Fig. 11 ergibt, kann bei der verbesserten Verzögerungseinheit, obwohl der Wert der Verzögerungszeit T, klein wird, die obere
Grenze für die Frequenz an der eine vorgegebene Verzögerungszeit erhalten wird, durch die Hochfrequenzkompensation hochgemacht
werden.
In Fig. 8 ist wie erläutert, die Mitkopplunqsschaltung und die
Rückkopplunqsschaltung durch den Signalweg gebildet, der den
Widerstand R_ aufweist. Als Beispiel wird ein Fall betrachtet, bei dem ein Strom i^ (Änderungskomponente) durch den Widerstand
Rf in der dargestellten Richtung fließt, aufgrund der Tatsache,
daß die Eingangsspannung erhöhend verändert wird. In der Verzögerungseinheit
D„ der nächsten Stufe sind die Emitter der Transistoren
53a und 53b mit der Konstantstromquelle verbunden , die durch Transistoren 54a und 54b gebildet ist^ und die durch die
O I
Transistoren 53a und 53b fließenden Ströme sind durch die Stromspiegelschaltung
gleichgemacht, die durch eine Diode 56 und einen Transistor 57 gebildet ist. Daher fließt der Strom i^/2
durch jeden der Transistoren 53a und 53b in der Verzögerungseinheit D2 der nächsten Stufe. Da das Emitterpotential des Transistors
53a festgelegt ist, steigt das Emitterpotential des Transistors 53b abhängig vom Strom if/2 an und steigt in ähnlicher
Weise dessen Basispotential an. Daher wird der positive Vorwärts- bzw. Mitkopplungsbetrieb durchgeführt. In ähnlicher
Weise wird der negative oder Rückkopplungsbetrieb durchgeführt.
Das heißt, wenn der Strom if gemäß Fig. 8 durch Änderunq der
Ausgangsspannung erzeugt wird, die die Emitterspannung des Transistors 53b der nächststufigen Verzögerungseinheit D0 ist,
und zwar zu dessen Verringerung, fließt der Strom i^/2 durch die
Transistoren 53a, 53b der Verzögerungseinheit D... Da das Basispotential und das Emitterpotential des Transistors 53a in der
Verzögerungseinheit D1 abhängig von der Eingangsspannung festgelegt
ist, steigt das Emitterpotential und das Basispotential des Transistors 53b an, wodurch der negative oder Rückkopplungsbetrieb durchgeführt wird.
Die Schalteinricntangen 1S1 bis 15 sind jeweils durch zwei
Transistoren 53a und 53b mit Bidirektionalaufbau gebildet und zwischen dem Kollektor des Transistors 53b in dem eingangsseitigen
Differenzverstärker und jedem der Kondensatoren 1S1 bis
18 eingefügt. Der Verknüpfungsimpuls P2 wird über einen Anschluß
64 den Basen der Transistoren 63a und 63b zugeführt. In der Periode, in der der Verknüpfungsimpuls P4 hohen Pegel besitzt,
sind beide Transistoren 63a und 63b durchgeschaltet und werden die Kondensatoren 18, bis 18 darüber entladen. Die An-
1 η
Schlußspannungen über den Kondensatoren 1S1 bis 18 werden als
die Gewichtungssignale über eine Emitterfolgerschaltung aus Transistoren 65a und 65b mit hoher Eingangsimpedanz abgeleitet.
Die Gewichtungsschaltungen 1O1 bis 10 bestehen jeweils aus einem
doppelt abgeglichenen bzw. Ringmultiplizierer, der auch als Dif-
ferenzschaltung 4S1 bis 45 wirkt. Das heißt, ein Differenzverstärker
ist aus den Transistoren 66a und 66b gebildet und ein Differenzverstärker ist aus den Transistoren 67a und 67b
gebildet. Die jeweiligen Emitterverbindungspunkte der Differenzverstärker sind mit den Ausgangsanschlüssen eines Differenzverstärkers
verbunden, der aus Transistoren 68a und 68b besteht, deren Emitter mit Transistoren 69a bzw. 69b verbunden
sind, die wiederum eine Konstantstromquelle bilden. Über den Basisverbindungspunkt der Transistoren 66a und 67a und dem der
Transistoren 66b und 67b ist das Videosignal angelegt. Das Gewichtungssignal, das von der Eingangsseite jeder Verzögerungseinheit abgeleitet und in den Kondensator 18.. gespeichert
ist, wird der Basis des Transistors 68a zugeführt und das von der Ausgangsseite jeder Verzögerungseinheit abgeleitete und in
dem Kondensator 18„ gespeicherte Gewichtungssignal wird der Basis
des Transistors 68b zugeführt. Daher werden die Kollektorausgangssignale der Transistoren 68a, 68b zu den Differenzkomponenten
zwischen den beiden Gewichtungssignalen und entsprechend daher die Transistoren 68a und 68b dem Addierer 45..in
Fig. 7. Die multiplizierten Produkte der Differenzkomponenten und der Videosignale, die zueinander gegenphasig sind, treten
an den Kollektorverbindungspunkten der Transistoren 66a, 67b bzw. an dem der Transistoren 66b, 67a auf.
Der Kollektorverbindungspunkt der Transistoren 66a, 67b ist mit dem Verbindungspunkt des Widerstands 58 und der Diode 56
an dem eingangsseitigen Differenzverstärker verbunden und der Kollektorverbindungspunkt der Transistoren 66b, 67a ist mit dem
Verbindungspunkt des Widerstands 59 und dem Emitter des Transistors 57 an dem eingangsseitigen Differenzverstärker verbunden.
Da der Emitterstrom der Transistoren 53a und 53b am eingangsseitigen Differenzverstärker als Festwert ausgebildet ist
mittels der Konstantstromquelle (Transistoren 54a, 54b) fließt ein gewichteter Signalstrom durch die Schleife, die den Emitterwiderstand
55 enthält, wodurch über dem Widerstand 55 die Signalspannung erzeugt wird, die an die Basis des Transistors
angelegt wird.
Das Videosignal wird den Gewichtungsschaltungen 10- bis 10 über
einen Differenzverstärker zugeführt, der aus Transistoren 70a ■und· 70b besteht. Das heißt, das Videosignal über den Betriebsartwahlschalter
36 (Fig. 7) wird einem Anschluß 44c zugeführt, der mit der Basis des Transistors 70a verbunden ist.
Ein Differenzverstärker ist weiter durch Transistoren 71a und
71 b gebildet. Das Videosignal vom Verstärker 37 (Fig. 7) wird einem Anschluß 46 zugeführt, der mit der Basis des Transistors
71a verbunden ist. Die Kollektoren der Transistoren 71a, 71b sind jeweils mit den Basen der Transistoren 72a bzw. 72b verbunden.
Widerstände 73a, 73b sind jeweils zwischen die Emitter der Transistoren 72a, 72b und der Versorgungsleitung 47 eingefügt.
Die Emitter der beiden Transistoren 72a, 72b sind über einen Schalter 40' gekoppelt. Zwischen den Kollektoren der
Transistoren 72a, 72b und der Masseleitung 58 ist eine Stromspiegelschaltung eingefügt, die aus einer Diode 73, einem
Transistor 74 und Widerständen 75a, 75b besteht, die jeweils den gleichen Widerstandswert besitzen. Der Kollektorverbindungspunkt
der Transistoren 72b, 74 ist mit der Basis des Transistors 53a in der Verzögerungseinheit D1 der ersten Stufe der Verzögerungsschaltung
39 verbunden und auch mit dem Verbindungspunkt zwischen den Widerständen 76, 77, die zwischen der Versorgungsleitung
47 und der Masseleitung 48 eingefügt sind.
Die Transistoren 72a, 7J2b und der Schalter 40' bilden ein Beispiel
des praktischen Aufbaus der Schalteinrichtung 40 gemäß Fig. 7. In diesem Fall ist der Schalter 40' so gesteuert, daß
er in der Geisterbilderfassungsperxode T0, in der der Steuerimpuls
P1 auf hohem Pegel ist, durchgeschaltet bzw. eingeschaltet
ist. Wenn der Schalter 40' durchschaltet, arbeiten die Transistoren 72a und 72b als Differenzverstärker, weshalb der Videosignal-Strom
der Basis des Transistors 53a zugeführt wird. Dieser Zustand entspricht demjenigen in Fig. 7, in dem der Eingangsanschluß
40a des Schalters 40 gewählt ist. In einer sich von der Geisterbilderfassungsperxode TQ unterscheidenden Periode
ist der Schalter 40' geöffnet bzw. gesperrt. Da die Widerstände
73a, 73b annähernd eine Konstantstromguelle bilden, ist keine
Signalstromschleife gebildet. Daher wird eine feste Gleichspannung (die Vorspannungsquelle 41 in Fig. 7) an die Basis des
Transistors 53a angelegt.
Wie erläutert, werden in einer sich von der Geisterbilderfassungsperiode
T_ unterscheidenden Periode die Ausgangssignale von den Gewichtungsschaltungen 1O1 bis 10 der Verzögerungsschaltung 39 zugeführt.
Das Ausführungsbeispiel der Erfindung gemäß den Fig. 7 und 8 besitzt ähnlich dem Ausführungsbeispiel der Erfindung gemäß
Fig. 5 den Vorteil, daß lediglich eine einzige gemeinsame Verzögerungsschaltung ausreicht. Weiter kann, wenn ein Aufbau verwendet
wird, bei dem RC-Phasenschieber kaskadengeschaltet als Verzögerungsschaltung 39 verwendet werden, diese als integrierte
Schaltung auf einem Halbleiterwafer gebildet werden, der der gleiche für die zugeordneten Schaltungselemente ist.
Fig. 12 zeigt ein weiteres Ausführungsbeispiel der Halbleiter-Verzögerungsschaltung,
die eine Eimerketteneinrichtung (BBD) verwendet. Bei diesem Ausführungsbeispiel besteht eine Verzöqerungseinheit
D. aus Transistoren 83, 84 und Kondensatoren 85, 86. Dabei ist der Transistor 83 basisseitig mit einer Taktversorgungsleitung
87 verbunden, ist die Kollektor/Emitter-Strecke des Transistors 84 zu der des Transistors 83 reihenrreschaltet und
ist dessen Basis mit einer Taktversorgungsleitung 88 verbunden, ist der Kondensator 85 zwischen dem Verbindungspunkt des Kollektors
des Transistors 83 und des Emitters des Transistors 84 und der Taktversorgungsleitung 87 angeschlossen und ist der Kondensator
86 zwischen dem Verbindungspunkt des Emitter des Transistors 83 in der nächststufigen Verzögerungseinheit D-J+1 un<^ dem
Kollektor des Transistors 84 und der Taktversorgungsleitung 88 angeschlossen.
J ι ι λ54ο
Die Transistoren 83 und 84 werden abwechselnd durchgeschaltet mittels zweiphasiger Taktimpulszüge, die über die jeweiligen
Leitungen 87 und 88 zugeführt werden. Wenn der Transistor 83 durchgeschaltet ist, wird Ladung von dem Kondensator 85 zum
Kondensator 86 übertragen, während dann, wenn der Transistor gesperrt ist, die Ladung von dem Kondensator 86 zum Kondensator
85 übertragen wird. Daher wird das Videosignal sequentiell in der Richtung von der Verzögerungseinheit D. zur nächsten Verzögerungseinheit
D-+1 übertragen.
Die Erfindung ist wie erwähnt, in ähnlicher Weise auch dann anwendbar,
wenn die Verzögerungsschaltung 39 durch die Eimerketteneinrichtung
gebildet ist.
Wenn die Eimerketteneinrichtung durch bipolare Transistoren gebildet
ist, wie in Fig. 12 dargestellt, kann sie auf dem gleichen Halbleiterwafer als integrierte Schaltung ausgebildet sein,
auf dem die zugeordneten Schaltungselemente gebildet sind.
Selbstverständlich sind noch andere Ausführungsformen der Erfindung
möglich.
wait
Claims (6)
- ANSPRÜCHEGeisterbildunterdrückungssystem, miteinem Eingangsanschluß, der mit einem eine Geistersignalkomponente enthaltenden Videosignal versorgt ist,
einer Geisterbildunterdrückungsschaltung, die mit dem Eingangsanschluß verbunden ist und die ein Transversalfilter
enthält, undeinem Ausgangsanschluß, der mit der Geisterbildunterdrückungsschaltung verbunden ist zum Ableiten eines Videoausgangssignals, in dem die Geistersignalkomponente im wesentlichen unterdrückt ist,
dadurch gekennzeichnet,
daß das Transversalfilter in Kombination aufweist:1, eine gemeinsame Verzögerungsschaltung (39) , die im Zeitmultiplex als Signalverzögerungsschaltung und als Demultiplexer verwendbar ist, - 2. eine Speicherschaltung (18) , die mit der gemeinsamen Verzögerungsschaltung (39) verbunden ist und betätigt ist, wenn die gemeinsame Verzögerungsschaltung (39) als
Demultiplexer verwendet ist, und - 3. eine Gewichtungsschaltung (10), die zwischen der Speicherschaltung (18) und der gemeinsamen Verzögerungsschaltung (39) angeschlossen ist.2. Geisterbildunterdrückungssystem nach Anspruch 1, dadurch gekennzeichnet, daß das Transversalfilter Eingangssignale addiert.3. Geisterbildunterdrückungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die gemeinsame Verzögerungsschaltung (39) auf einem Halbleiterwafer als integrierte Schaltung ausgebildet ist.
- 4. Geisterbildunterdrückungssystem nach Anspruch 3, dadurch gekennzeichnet, daß auch die Gewichtungsschaltung (10) auf dem Halbleiterwafer als integrierte Schaltung ausgebildet ist.
- 5. Geisterbildunterdrückungssystem nach einem der Anspruch bis 4,dadurch gekennzeichnet, daß die gemeinsame Verzögerungsschaltung (39) mehrere Verzögerungseinheiten (D1, D2·.· D ) aufweist, deren jede als RC-Phasenschieber ausgebildet ist (Fig. 9).
- 6. Geisterbildunterdrückungssystem nach einem der Ansprüche bis 4,dadurch gekennzeichnet, daß die gemeinsame Verzögerungsschaltung (39) eine als Eimerketteneinrichtung ausgebildete Verzögerungsleitung ist (Fig.12)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4132980A JPS56137776A (en) | 1980-03-31 | 1980-03-31 | Ghost eliminating device |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3112546A1 true DE3112546A1 (de) | 1982-03-04 |
Family
ID=12605473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813112546 Withdrawn DE3112546A1 (de) | 1980-03-31 | 1981-03-30 | Geisterbildunterdrueckungssystem |
Country Status (8)
Country | Link |
---|---|
US (1) | US4357631A (de) |
JP (1) | JPS56137776A (de) |
AU (1) | AU544319B2 (de) |
CA (1) | CA1154150A (de) |
DE (1) | DE3112546A1 (de) |
FR (1) | FR2479626B1 (de) |
GB (1) | GB2073553B (de) |
NL (1) | NL8101569A (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58154979A (ja) * | 1982-03-09 | 1983-09-14 | Sony Corp | ゴ−スト除去装置 |
JPS59211388A (ja) * | 1983-05-17 | 1984-11-30 | Toshiba Corp | ゴ−スト除去装置 |
JPS59214387A (ja) * | 1983-05-19 | 1984-12-04 | Sony Corp | ゴ−スト除去装置 |
GB2187064B (en) * | 1986-02-21 | 1990-01-31 | Stc Plc | Adaptive filter |
JP2792290B2 (ja) * | 1991-11-29 | 1998-09-03 | 日本電気株式会社 | 磁気消去ヘッドの駆動方法 |
JP3178441B2 (ja) * | 1998-12-04 | 2001-06-18 | 日本電気株式会社 | 入力信号減衰回路および通信回路 |
US7471341B2 (en) * | 2004-02-18 | 2008-12-30 | Analog Devices, Inc. | Apparatus, methods, and articles for a blind ghost cancellation on an SD video |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4044381A (en) * | 1974-06-03 | 1977-08-23 | Hitachi, Ltd. | Automatic waveform equalizing system for television receiver |
US3956585A (en) * | 1974-12-23 | 1976-05-11 | General Electric Company | Bucket-brigade ghost canceller |
US4127874A (en) * | 1976-05-27 | 1978-11-28 | Tokyo Shibaura Electric Co., Ltd. | Apparatus for removing ghost signals from received video signals |
JPS5669975A (en) * | 1979-11-13 | 1981-06-11 | Toshiba Corp | Ghost reducing device |
JPS5669976A (en) * | 1979-11-13 | 1981-06-11 | Toshiba Corp | Ghost reducing device |
-
1980
- 1980-03-31 JP JP4132980A patent/JPS56137776A/ja active Pending
-
1981
- 1981-03-26 AU AU68780/81A patent/AU544319B2/en not_active Ceased
- 1981-03-27 US US06/248,199 patent/US4357631A/en not_active Expired - Fee Related
- 1981-03-27 CA CA000373997A patent/CA1154150A/en not_active Expired
- 1981-03-30 NL NL8101569A patent/NL8101569A/nl not_active Application Discontinuation
- 1981-03-30 GB GB8109898A patent/GB2073553B/en not_active Expired
- 1981-03-30 DE DE19813112546 patent/DE3112546A1/de not_active Withdrawn
- 1981-03-31 FR FR8106478A patent/FR2479626B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS56137776A (en) | 1981-10-27 |
AU544319B2 (en) | 1985-05-23 |
GB2073553A (en) | 1981-10-14 |
NL8101569A (nl) | 1981-10-16 |
CA1154150A (en) | 1983-09-20 |
FR2479626B1 (fr) | 1985-11-08 |
FR2479626A1 (fr) | 1981-10-02 |
AU6878081A (en) | 1981-10-08 |
GB2073553B (en) | 1983-10-05 |
US4357631A (en) | 1982-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2115958C3 (de) | Variable Verzögerungsanordnung zur Einstellung der Phasenbeziehung zwischen zwei Signalen | |
DE2366526C2 (de) | Synchrondetektor für Farbsynchronsignale | |
DE2712024A1 (de) | Schaltungsanordnung zur regenerierung von synchronsignalen | |
DE3545376C2 (de) | ||
DE3137447A1 (de) | Fernsehempfaenger-schaltungsanordnung zur identifikation der norm | |
DE2317739C3 (de) | ||
DE3112546A1 (de) | Geisterbildunterdrueckungssystem | |
DD202485A5 (de) | Fernsehempfaenger | |
DE3100687C2 (de) | ||
DE3237386C2 (de) | ||
DE2159653B2 (de) | Automatische phasenregeleinrichtung | |
DE2646737C3 (de) | Hilfstraeger-regenerationsschaltung fuer einen farbfernsehempfaenger | |
DE2934139C2 (de) | Elektronische Abtast- und Halteschaltung | |
DE3012138A1 (de) | Fernsehempfaenger | |
DE2820242A1 (de) | Zeilenauswahlschaltung fuer einen fernsehempfaenger | |
DE2746538B2 (de) | Halbleiterschaltungsanordnung zur Verarbeitung eines Farbbildsignals eines Farbfernsehempfängers | |
DE2335763C2 (de) | Aperturkorrekturschaltung | |
DE957951C (de) | Synchronisationseinrichtung für Fernseh-Kontrollgeräte | |
DE2655219C3 (de) | Laufzeit-Decoderschaltungsanordnung für einen PAL-Farbfernsehempfänger | |
DE1038106B (de) | Synchronisiereinrichtung fuer Fernsehempfaenger | |
DE3337298C2 (de) | Anordnung zur automatischen Regelung der Vorspannung einer Bildröhre | |
DE2057531C3 (de) | Schaltungsanordnung zur Störaustastung bei einem Informationssignal | |
DE2737810C2 (de) | Schaltungsanordnung zum Unterdrücken von Störimpulsen, die Synchronimpulse vortäuschen | |
DE2307203C3 (de) | Schaltung zur Synchronisierung der Zeilenablenkung einer Bildröhre | |
DE1537316B2 (de) | Schaltungsanordnung zur begrenzung von stoersignalen in einer einrichtung, die ein signalgemisch abgibt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8141 | Disposal/no request for examination |