DE3016819C2 - Schaltungsanordnung zur Erzeugung und Steuerung von verschiedenen Zeittakten - Google Patents
Schaltungsanordnung zur Erzeugung und Steuerung von verschiedenen ZeittaktenInfo
- Publication number
- DE3016819C2 DE3016819C2 DE3016819A DE3016819A DE3016819C2 DE 3016819 C2 DE3016819 C2 DE 3016819C2 DE 3016819 A DE3016819 A DE 3016819A DE 3016819 A DE3016819 A DE 3016819A DE 3016819 C2 DE3016819 C2 DE 3016819C2
- Authority
- DE
- Germany
- Prior art keywords
- delay line
- delay
- capacitor
- circuit
- tap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/30—Time-delay networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Schallungsanordnung zur Erzeugung und Steuerung
von verschiedenen Zeittakten nach dem Gattungsbegriff des Patentanspruches 1.
Eine derartige Schaltungsanordnung ist beispielsweise aus der DE-OS 27 34 190 bekannt bzw. ist in der
älteren DE-OS 29 28 488 dargestellt und beschrieben. Dort wird zur Erzeugung der für den Betrieb eines Speicher-Subsystems
erforderlichen Zeiltakte ein Paar von Verzögerungsleitungen in Reihe geschaltet. Hierbei hat
es sich herausgestellt, daß bei gleichen Vcrzögerungsabschnitten der Verzögerungsleitungen und bei gleicher
Impedanzcharakteristik die Reihenschaltung zu einer Fchliinpassung und somit zu Reflexionen führt, wodurch
die Zuverlässigkeit des Zeittaktgenerators nachteilig beeinflußt wird. Zwar kann man auf eine Reihenschaltung
verzichten; in diesem Fall müssen jedoch zusätzliche Treiber/Pufferschaltkreise vorgesehen werden, um
eine mögliche Fehlanpassung zu verhindern. Dies führt zu einem erhöhten Schaltkreisaufwand und zu zusätzlichen
Schaltungskosten.
Es ist daher die Aufgabe der vorliegenden Erfindung, bei der bekannten Schaltungsanordnung mit '.wei in
Reihe geschalteten Verzögerungsleitungen mit einem ίο Minimum an zusätzlichen Schaltkreiskomponenten einen
zuverlässigen Betrieb sicherzustellen. Die Lösung . dieser Aufgabe gelingt gemäß den kennzeichnenden
Merkmalen des Patentanspruches 1. Weitere vorteilhafte Ausgestaltungen der erfindungsgemäßen Schaltungsanordnung
sind den Unteransprüchen entnehmbar.
Aus dem Buch von Meinke/Gundlach »Taschenbuch der Hochfrequenztechnik«, 3. Auflage, 1968, Springer-Verlag,
Seiten 957—959 ist es bereits bekannt, ein T-Glied
durch einen Kondensator zu überbrücken und hierdurch eine Wahl zwischen Tiefpaß- und Allpaß-Verhalten
zu erzielen. Dieser Maßnahme konnte jedoch kein Hinweis auf die erfindungsgemäße Lösung entnommen
werden, wo der Kondensator in Reihe zwi-. sehen die Abgriffe zweier Verzögerungsleitungen gcschaltet
ist, um durch Unterdrückung von Reflexionen eine Verfälschung tf-är Taktsignal zu verhindern.
Im vorliegenden Fall umfaßt der durch die Schaltungsanordnung
gebildete Zeittaktgenerator ein kapazitives Element, das zwischen verschiedene vorbestimmte
Abgriffe zweier in Reihe geschalteter Verzögerungsleitungen geschaltet ist, um einen Kompensationsschaltkreis zu bilden, der einen vorbestimmten Teil einer
jeden Verzögerungsleitung mit einschließt. Im bevorzugten Ausführungsbeispiel ist das kapazitive EIement
zwischen dem letzten Abgriff der ersten Verzögerungsleitung und dem ersten Abgriff der zweiten Verzögerungsleitung
angeordnet.
Der Schaltkreis arbeitet in der Weise, daß ein Teil des
als ein Eingang an die zweite Verzögerungsleitung ar>gelegten Signales mit der richtigen Polarität und Phase
jedes reflektierte Signal unterdrückt, daß an die erste Verzögerungsleitung angelegt wird. Durch einen Anschluß
des kapazitiven Elementes an jene Abgriffe der Verzögerungsleitungen, die gleiche Verzögerungsbeträge
zwischen dem Teil des Eingangssignalcs und dem reflektierten Signal liefern, wird das reflektierte Signal,
welches durch eine Impedanz-Fehlanpassung zwischen den beiden Verzögerungsleitungen erzeugt wird, vollständig
unterdrückt. Gleichzeitig wird die schnelle Anstiegszeitcharakteristik der Signale bewahrt, die durch
den speziellen Aufbau der Verzögerungsleitungen erziclbar ist.
Anhand eines in den Figuren der Zeichnung dargestellten Ausführungsbeispieles sei im folgenden die Erfindung
näher erläutert. Es zeigt
F i g. 1 ein Blockdiagramm eines Teiles eines Subsystems mit einem Zeiltaktgenerator, der den erfindungsgumäßen
Kompensationsschaltkreis aufweist,
F i g. 2 die Art der Verzögerungsleitung, wie sie bei
bo Aufbau des Zeittaktgenerators benutzt wird,
Fig.3 die Anordnung der Komponenten beim Aufbau
des Zeittaktgenerators gemäß F i g. 1.
F i g. 4 den schemalischcn Aufbau des Zeittaktgencrators
gemäß Fig. 1, und
Fig. 5a bis 5c verschiedene Kurvenformen zur F.rläuterung
der Wirkungsweise der vorliegenden Erfindung.
F i g. 1 zeigt in einem Blockdiagramm einen Teil eines Subsystems, das einer Speichersteuerung 200 entspricht.
ψ Die Steuerung 200 umfaßt einen Zeittaktgenerator 204,
E der in F i g. 4 in näheren Einzelheiten dargestellt ist. Der
■\ Zeittakigenerator 204 liefert Impulssignale an verschic-
' dene logische Schaltkreisabschnitte der Steuerung, die
durch den Block 205 repräsentiert werden. Die Impulssi-
-'. gnale werden danach über Busschaltkreise an einen Bus
eines nicht dargestellten Datcnverarbeitungssystemes angelegt.
Es sei darauf verwiesen, daß irgendwelche durch den Zeittaktgenerator erzeugte Spannungsspitzen Fehlerzustände
in dem Datenverarbeitungssystem erzeugen können, die unter Umständen nicht feststellbar sind. Es
ist daher erforderlich. Schritte zu unternehmen, um sicherzustellen,
daß alle Ausgangs-Impulssignale, die zur Verwendung innerhalb der Steuerung erzeugt werden,
: sowohl die gewünschte Anstiegscharakteristik aufwei-.:-■■'
sen, als auch von irgendwelchen Spannungsänderungen :■■ frei sind, die die vorgegebenen Schwellwerte der Logiki:
schaltkreise innerhalb des Systems überschreiten könn- == ten.
•3 Normalerweise werden die vorstehend ernannten
; Forderungen durch bestimmte Spezifikationen der Ver-•V
zögerungslcitungen erzielt, die beim Aufbau des Zeit- $ taktgencralors 204 verwendet werden. Gemäß F i g. 2b
\i'- ist normalerweise jede Verzögerungsleitung mit mehre-
\i ren Abgriffen aus einer Anzahl von gleichen Spulen/ μ Kondensatorabschnitten aufgebaut. Die Anzahl der Abgriffe
legt die Anzahl der Abschnitte fest. Diese Abschnitte befinden sich in einem Dual-in-line-Gehäuse,
wie dies in F i g. 2a dargestellt ist.
If Gemäß den Fig.2a und 2b umfaßt jede Verzögc-
'■ rungslcitung 10 Abschnitte, wobei die verschiedenen
h Abgriffe die folgenden gleichen Verzögerungsbeträge
ύ liefern:
Abgriff 1
Abgriff 2
Abgriff 3
Abgriff 4
Abgriff 5
Abgriff 6
Abgriff 7
Abgriff 8
Abgriff 9
AusgangsabgriT
Abgriff 2
Abgriff 3
Abgriff 4
Abgriff 5
Abgriff 6
Abgriff 7
Abgriff 8
Abgriff 9
AusgangsabgriT
20 ns ±
40 ns ±
60 ns ±
80 ns ±
100 ns ±
40 ns ±
60 ns ±
80 ns ±
100 ns ±
120 ns
140 ns
IbO ns
180 ns
200 ns
140 ns
IbO ns
180 ns
200 ns
3 ns.
3 ns.
3 ns.
3 ns.
4 ns.
5 ns.
6 ns.
7 ns.
8 ns.
9 ns.
10 ns.
Zusätzlich zu den vorstehend gemachten Angaben besitzt die Verzögerungsleitung folgende elektrische Eigenschaften:
F.ingangs-Anstiegszeit
Eingangs-Abfallzcit
Impulsbreite
Impulsamplitudc
Maximale Impuls-Wiederholungsfrequenz
Quellenimpedanz
Ausgangs-Anstiegszeit
Aiisgangs-Abfallzcit
Gesamt-Zeitver/.ögerung =
Verzögerung von Abgriff
zu Abgriff
Eingangs-Abfallzcit
Impulsbreite
Impulsamplitudc
Maximale Impuls-Wiederholungsfrequenz
Quellenimpedanz
Ausgangs-Anstiegszeit
Aiisgangs-Abfallzcit
Gesamt-Zeitver/.ögerung =
Verzögerung von Abgriff
zu Abgriff
Charakteristische Impedanz =
Impulsstörung:
Überseh wing/l'nterschwingwclligkeil und interne
hehlanpassung ιιηα
Einstreuung
Impulsstörung:
Überseh wing/l'nterschwingwclligkeil und interne
hehlanpassung ιιηα
Einstreuung
10 ns ± 1 ns.
10 ns ± 1 ns.
600 ns ± 5 ns.
5 V Maximum
10 ns ± 1 ns.
600 ns ± 5 ns.
5 V Maximum
1 MHz.
100 Ohm ± 10%.
100 Ohm ± 10%.
40 ns Maximum.
40 ns Maximum.
200 ns ± 5%.
200 ns ± 5%.
< 17 ns > 23 ns.
100 Ohm ± 10%.
100 Ohm ± 10%.
10% Maximum.
Es ist vermerkt worden, daß der Eingangsabschnitt einer Verzögerungsleitung den größten Änderungsbetrag
hinsichtlich der Anstiegs- und Abfallzeil des Eingangsimpulses hervorruft. Während die Verzögerung in
jedem Abschnitt die gleiche ist. werden bestimmte Änderungen beim Aufbau des Eingangsabschnittes eingeführt,
um sowohl dem Kriterium der Anstiegs- und Abfallzeil, als auch der Impulsstörung Rechnung zu tragen.
Zur Bildung einer großen Anzahl von Impulssignalen
ίο wird der Zeittaktgenerator 204 aus zwei in Reihe geschalteten
Verzögerungsleitungen aufgebaut, wie dies in den F i g. 3 und 4 dargestellt ist. Die zwei Verzögerungsleitungen
sind auf der Steuerschaltkreisplatine 300 gemäß Fig.3 angeordnet. Die Platine wird so geätzt,
daß Abgriffe der Verzögerungsleitungen an die verschiedenen Anschlußpunkte geführt sind. Durch externe
Verdrahtung kann an dem geeigneten Anschluß ein bestimmtes Funktionssignal abgenommen werden.
Dies ist aus. F i g. 4 besser ersichtlich. Es ist erkennbar,
daß der Zeittaktgenerator 204 die z·' i-\ in Reihe geschalteten
Verzögerungsleitungen 204-12 und 204-14 mit jeweils mehreren Abgriffen und für eine Gesamtverzögerung
jeder Verzögerungsleitung von 200 ns aufweist. Sowohl die Eingänge als auch die Ausgänge der
Verzöge; üngleitungcn 204-12 und 204-14 sind über Widerstände
204-20 und 204-21 mit ihren charakteristischen Impedanzen abgeschlossen. Der UND/ODER-Gatter-
und Trciberschaltkreis 204-10 mit vier Eingängen liefert ein 220 ns-Impulssignal an den Eingang der
Verzögerungsleitung 204-12.
Der Eingang der Verzögerungsleitung 204-12 ist über ein Paar von in Reihe geschalteten Inverterschaltkreisen
204-13 und 204-11 zurück auf eines der UND-Gatter des Schaltkreises 204-10 geführt. Gemäß der vorliegenden
Erfindung verbindet ein Kondensator 204-22 den Abgriff fVder Verzögerungsleitung 204-12 mit dem Abgriff
/Yder Verzögerungsleitung 204-14.
Die gestrichelten Linien in Γ i g. 4 zeigen die Verbindungen zwischen den Abgriffen Λ/20 und M20 und einer
Anzahl von festen Funktionssignalen an. Wie dargestellt,
sind einige Funktionssignale zurück auf andere der UND-Gatter über Inverterschaltkreisc 204-15 bis
204-18 und über ein UND-Gatter 204-19 geführt.
Anhand des vorstehend beschriebener Aufbaues des Zeittaktgenerators sei nunmehr dessen Wirkungsweise
beschrieben:
Der Zeittakigenerator 204 erzeugt eine Reihe von
Zeillaktimpulscn, die den Zeittakt für die verbleibenden Abschnitte der Speichersteuerung 200 während eines
Speicherzyklus vorgeben. Der Generator löst eine Reihe von Zeittaktimpulsen auf Grund eines Signale·:·
MYACKRlO aus, wenn dieses auf den Binärwert »1« über die Busschaltkreise des Systems geschaltet wird,
wodurch dem Speicher-Subsystem die Annahme einer Buszyklusanforderung angezeigt wird, oder Wenn über
ein Signal REFCOMlO mit dem Binärwert »1« der Beginn eines Speicher-Auffrischzyklus angezeigt wird.
Hierdurch wird v.>n dem IJND/ODER-Gauer- und TreiberschaUkreis 204-10 das Signal DLYINNlO von
dem Binarwert »0« auf den Binärwert »1« umgeschaltet. Daraufhin wird ein positiv verlaufendes Irr.puissignal
über dem 100 Ohm-Abschlußwiderstand 204-20 erzeugt, das sich über die Verzögerungsleitungen 204-12
und 204-14 fortpflar./«. Das Eingangssignal DLYINNlO
wird über ein Paar von in Reihe geschalteten lnverterschultkrci.se
204-11 und 204-13 zurück auf den Eingang des Schallkreises 204-10 über ein UND-Gatter geschaltet,
um das Signal DLYINNIO zu verriegeln und auf
dem Binärwert »I« zu halten. Der Schallkreis bleibt
solange verriegelt, wie das über einen Inverterschalt· kreis 204-15 angelegte Signal DLYWOlOO den Binärwert»!« beibehält.
Nach einem Intervall von 200 ns schallet das Signal
DLYWO100 auf den Binarwert »0« um, wodurch das Signal DLYINNIO auf den Binärwert »0« zurückkehrt.
Das positiv verlaufende Impulssignal pflanzt sich jedoch weiterhin durch die Verzögerungsleitung 204-14 fort.
Die Abgriffanschlüssc B bis Z beider Verzögerungsleitungen 204-12 und 204-14 liefern festliegende Verzögerungen von 20 ns. Die an diesen Abgriffen während
eines Operationszyklus erzeugten Impulssignalc werden über Schaltbrückcn an die verschiedenen Speichcrabschnitte der Steuerung verteilt.
Es gibt bestimmte Arten von Speicheroperationen. wie beispielsweise Byle-Sehreib- und Auslöscoperatio-
ϊ!£Γ!, die zusäizüchc Folgen vnn Zcitiakt impulsen erfordern. Bei diesen Arten von Speichcropcrationen wird
mehr als ein Durchlauf durch die Verzögerungsleitungen 204-12 und 204-14 durchgeführt. Beispielsweise
wird im Falle von Byte-Schreib- und Auslöseoperationen ein Signal PARTWTIO auf den Binärweri »1« gesetzt. Dieses Signal verbleibt auf dem Binärwert »I« bis
zum Ende des ersten Durchlaufes, zu welchem Zeitpunkt die Signale DL2CYC10 und DL2CYC0O, die über
die Inverterschaltkrcisc 204-17 und 204-18 angelegt werden, das zugeordnete UND-Gatter in die Lage versetzen, das Sign.ι1 DLYINNlO erneut auf den Binärwert
»1« zu schalten. Hierdurch wird eine weitere Gruppe von Zeittaktsignalen hervorgerufen, die zu der ersten
Gruppe von Zeittaktsignalen identisch ist.
Bei einer Byte-Schreiboperalion sind nur zwei Durchläufe erforderlich, wobei der erste Zyklus der Ausführung einer Leseoperation und der zweite Zyklus der
Ausführung einer Schreiboperation dient. Im Falle einer Auslöseoperation ist ein zweiter Zyklus erforderlich, um
Bits mit dem Binärwert »0« nach jedem Auffrischzyklus in jeden Speicherplatz des Speichers einzuschreiben.
Zu diesem Zweck setzt beispielsweise das Signal REFCOMlO über das Signal PARTSSOO das Signal
PARTWTlO auf den Binärwert»!«.
Wenn der Zeittaktgenerator 204 einen Operationszyklus beginnt, so erzeugt er Zcittaktsignalc. die über die
Zcilen/Spalten-Adrcssen-Zeittaklschaltkreise des Blokkes 205 in F i g. 1 zwei Gruppen von Taktsignalen erzeugen, die als Normalgruppcn bezeichnet seien.
Diese Signale werden durch in Reihe geschaltete Inverterschaltkreise und UND-Schaltkreise erzeugt, die
die Zeittakts^-nalc TTAP1210. TTAP0410 und
TTAP0310 invertieren und kombinieren. Zwei Gruppen von Taktsignalen werden einem Steuerschaltkreis zugeführt, der ebenfalls in dem Block 205 enthalten ist.
Während des Normalbctnebs eliminiert der erfindungsgemäße Kompensationsschaltkrcis jegliche Spannungsspitzen, die durch die Reihenschaltung der zwei
Verzögerungsleitungen 204-12 und 204-14 erzeugt werden. Wie zuvor erwähnt, führt jeder Unterschied in der
lmpedanzcharakteristik des ersten Abschnittes der Verzögerungsleitung 204-14 im Vergleich mit dem letzten
Abschnitt der Verzögerungsleitung 204-12 zu einer Impedanz-Fehlanpassung, durch welche Spannungsreflex'ionen hervorgerufen werden. Es ist bekannt, daß sich
der Reflexionsfaktor K durch folecnden Ausdruck darstellen läßt: K = (Z- Zn)Z(Z +~Z»), wobei Z die Abschlußimpedanz und Z0 die charakteristische Impedanz
der Verzögerungsleitung darstellt.
a) keine Spannungsrcflexioncn auftreten, wenn
Z = Ζ« ist, d. h. wenn die Impedanzen der beiden
Abschnitte aufeinander abgestimmt sind (d. h. K-O):
b) Spannungsrcflexionen auftreten, wenn Zgrößcr als
Zo und somit der letzte Abschnitt einen zu großen Abschluß darstellt {d.h. K
> 0);
c) negative Spannungsreflexionen auftreten, wenn Z kleiner als Z» ist und somit der letzte Abschnitt
ίο einen zu kleinen Abschluß darstellt (d. h. K
< 0):
d) eine totale negative Spannungsrcflcxion auftritt, wenn Z=O ist, was im Falle eines Kurzschlusses
im letzten Abschnitt vorliegt (el. h. K «· I); und
e) eine totale positive Spannungsreflexion auftritt, wenn Z = <» ist und somit der letzte Abschnitt
durch einen offenen Schaltkreis gebildet wird (d. h. K - I).
reflektierten Welle mit der Polarität der eingehenden Welle übereinstimmt und umgekehrt bedeuten negative
Spannungsreflexioncn. daß die Polarität der reflektierten Welle der Polarität der eintreffenden Welle entgegengesetzt ist.
Um die erforderlichen Anstiegs- und Abfallzeitcn zu
erzielen und zusätzlich ein Überschwingen bzw. Unterschwingen zu vermeiden, besitzt der erste Abschnitt der
Verzögerungsleitung eine Impedanz, die geringer als die charakteristische Impedanz ist. Dies kann zu ncgnti
vcn Spannungsreflcxionen führen, die sich von der Ver
zögerungsleitung 204-14 zurück zu der ansteuernden Quelle der Verzögerungsleitung 204-12 fortpflanzen.
Diese Reflexionen entsprechen zu einem geringen Teil der eingehenden Impuls-Wellenform, die sich ohne Rc
flexion durch die Verzögerungsleitung 204-14 fort
pflanzt, welche durch die charakteristische Impedanz mittels des Widerstandes 204-2Ϊ abgeschlossen ist. Der
Kondensator 204-22. der einen kleinen Kapazitätswert besitzt, bewirkt jedoch eine Unterdrückung der ncgati
vcn Spannungsreflcxionen vom Abgriff Z zurück auf
den Abgriff U. Jeder Anschluß des Kondensators 204-22 ist mit einem Abgriff verbunden, um eine identische
Verzögerung von 20 ns zu bilden. Infolgedessen ergibt sich, daß die positive Flanke der eingehenden Impuls-
Wellenform am Abgriff H der Verzögerungsleitung
204-14 zum gleichen Zeitpunkt auftritt, wo die negative reflektierte Spannung am Abgriff Uder Verzögerungsleitung 204-12 auftritt. Somit unterdrückt der Kondensator 204-22 die negativ verlaufende reflektierte Span-
nungsspitze durch die kleine positive Spannung, die aus der eingehenden Impuls-Wellenform abgeleitet wird.
Eine Unterdrückung der Spannungsspitzen tritt sowohl hinsichtlich der Anstiegs- und Abfaliflanken der
eingehenden Impuls-Wellenform auf, ohne daß die Zcit
verzögerung der Abschnitte beeinflußt wird.
Die Art und Weise, in der der Kompensationsschallkrcis die Spannungsspitzen eliminiert, geht am besten
aus den F i g. 5a bis 5c hervor. F i g. 5a veranschaulicht die Impulsform an verschiedenen Punkten entlang der
bo beiden miteinander verbundenen Verzögerungsleitungen 204-12 und 204-14 bei nicht vorhandenem erfindungsgemäßen Kompensationsschaltkreis. Der erste
Impuls entspricht dem Signal DLYINNIO am Eingang der Verzögerungsleitung 204-12. Wie aus der Impuls-
t.5 form ersichtlich, gibt es eine negativ verlaufende Spannungsspitze, auf die eine positiv verlaufende .Spannungsspitze folgt. Diese Spitzen werden an der Stcllecr/.eugi. wo die beiden Verzögerungsleitungen mitcin-
ander in Reihe geschalte! sind. Ks ist jedoch aus der
/weiten Impulsform erkennbar, daß keine Spannungsspil/en an den verschiedenen Abgriffen entlang der
Verzögerungsleitung 204-14 auftreten. Die zweite Impulsform entspricht dem Signal DLY40010 in I·' i g. 4.
Die Amplituden der Spannungsspitzen sind dergestalt, ditP-sie durch Überlagerung mit der eingehenden
Impulsweife an den Abgriffen der Verzögerungsleitung
einen Wert hervorrufen können, dem gegenüber den tatsächlichen Verhältnissen eine früherer od;r späterer
Zeitpunkt zugeordnet wird. Dies kann dazu führen, daß die Signale des Zeittaktgenerators in bestimmten Fällen
zu Zeittaktfchlcrn führen.
Dies ist aus der nächsten Impulsform ersichtlich, die dem Impulssignal am Abgriff fentspricht. In der dargestellten
Weise subtrahieren und addieren sich die negativen und positiven Spannungsspitzen von bzw. zu dem
eingehenden impuls und erzeugen die negniive Unterschwingcharakleristik
am Anfang des eingehenden Impulses und die positive Überschwingcharakteristik an
der Abfallflanke des eingehenden Impulses. Es ist erkennbar, daß die Amplitude jeder reflektierten Spannungsspitze
ungefähr 1 V beträgt und daher den Spannungsschwellwert der logischen Schaltkreise übersteigen
kann, was bedeutet, daß sie innerhalb des Systems als Teil des tatsächlichen Zeittaktimpulses festgestellt
werden können.
Die vierte Impulsform entspricht dem Impulssignal am Abgriff H. Diese Impulsform zeigt, daß das Impulssignal
a.. den verschiedenen Abgriffen der Verzögerungsleitung 204-14 durch die Spannungsspitzen unbeeinflußt
bleibt.
Die verschiedenen Impulsformen in Fig.5b zeigen
dieselben Signale an den gleichen Punkten der beiden Verzögerungsleitungen 204-12 und 204-14 bei Verwendung
des erfindungsgemäßen Kompensationsschaltkreises. In diesem FaTl enthält der Schaltkreis einen
Kondensator mit einem Wert von 68 pF. Es ist aus der ersten Impulsform ersichtlich, daß der Kompensationsschaltkrcis
merklich die Amplitude der Spannungsspitzen auf einen Wert reduziert hat, der den Schwellwcrt
der logischen Schaltkreise des Systems nicht überschreitet. Dies ist noch besser aus der dritten Impulsform am
Abgriff Uersichtlich.
Es sei darauf verwiesen, daß die Amplitude beider Spannungsspitzen auf ungefähr ein Drittel des ursprünglichen
Wertes reduziert worden ist. Die vierte Impulsform am Abgriff H zeigt, daß im wesentlichen
keine unerwünschten Effekte durch den Kompensationsschaltkreis hervorgerufen werden. Der einzige bemerkenswerte
Effekt ist der geringe Spannungsanstieg an der Vorderflanke des Impulssignales. Da jedoch die
Amplitude dieses Anstieges gering ist, ergibt sich kein Problem hinsichtlich des Übersleigens des Schwcllwertes
der logischen Schaltkreise des Systems.
Die letzte Gruppe von Impulsformen in F i g. 5c veranschaulicht
die Impulse an den gleichen Stellen der Verzögerungsleitungen bei Anwendung eines erfindungsgemäßen
Kompensaiionsschaltkreises. Der Schallkreis enthält jedoch nunmehr einen Kondensator
mit einem Wert von 15OpF. Es ist erkennbar, daß in diesem Fall der Schaltkreis weiterhin eine Reduzierung
der Amplitude der Spannungsspitzen bewirkt. Jedoch ist aus der vierten Impulsform am Abgriff H ersichtlich,
daß die Amplitude der an der Vorderflanke der eingehenden Impulswelle auftretenden Spannungsspitze vergrößert
ist Bei einer zu starken Vergrößerung kann diese Spannung als Anfang des Impulses festgestellt
werden. ΙΛ sollte somit ein Wert für den Kondensator
des Schaltkreises ausgewählt werden, durch den eine
Spannung erzeugt wird, deren Amplitude ausreichend ist, um die durch die Reflexion verursachten Spannungsspitzen
zu unterdrücken. Wenn der Wert des Kondensators erhöht wird, so wird die durch den Schaltkreis gelieferte
Amplitude der Spannung vergrößert, wie dies aus F i g. 5c hervorgeht. Bei einer zu starken Vergrößerung
des Kondensators besteht jedoch die Gefahr, daß die to durch den Schallkreis gelieferte und der zweiten Verzögerungsleitung
zugcfUhrtc Spannung groß genug wird, um als Vorderflankc des linpulsssignalcs festgestellt zu
werden.
Die vorstehende Erörterung veranschaulicht die Ergcbnissc,
die durch den erfindungsgemäßen Kompensationsschaltkrcis zwischen den beiden Verzögerungsleitungen
204-12 und 204-14 erzielt werden. Es erscheint jedoch wünschenswert, die Wirkungsweise der Anordnung
hinsichtlich der Unterdrückung der Spannungsspitzen noch näher zu erläutern. Wie zuvor erwähnt,
wurde der Eingangsabschnitt jeder Verzögerungsleitung modifiziert, um bestimmten Vcr/.ögerungsioleranzen
und Obcrschwingcharakteristiken Rechnung zu tragen. Es hat sich herausgestellt, daß die Hinzufügung
einer Kapazität zu dem Eingangsabschnitt erforderlich ist. Hierdurch wurde die Eingangsimpedanz des ersten
Eingangsabschnittes erniedrigt. Gemäß Fig.4 ist erkennbar,
daß die Impedanzen zur linken und rechten Seite des Kondensators 204-22 mil Zi und Z2 bezeichnet
jo sind. Die Impedanz Zi, die sich in Richtung auf den
letzten Abgriff (/ der Verzögerungsleitung 204-12 ergibt ist größer als die Impedanz Zi in Richtung auf den
ersten Abgriff H der Verzögerungsleitung 204-14.
Somit kann der äquivalente Schaltkreis am letzten J5 Abgriff der Verzögerungsleitung 204-12 so betrachtet
werden, daß er den Kondensator 204-22 in Reihe mit einer Impedanz Zi aufweist, in gleicher Weise kann der
äquivalente Schaltkreis und rückwärtige Abschluß des ersten Abgriffes der Verzögerungsleitung 204-14 so betrachtet
werden, daß er den Kondensator 204-22 in Reihe zu der Impedanz Zi aufweist.
Die erste Zeilkonstantc am Abgriff U (T = 180 ns)
der Verzögerungsleitung 204-12 des Schaltkreises einschließlich des Kondensators 204-22 und der Impedanz
Zi ist kleiner bzw. kürzer als die Zeitkpnstante am Abgriff
H der Verzögerungsleitung 204-14 des Schaltkreises unter Einschluß des Kondensators 204-22 und der
Impedanz Zi. Dies verursacht, daß der Kompensationsschallkrcis
auf Grund des eingehenden Impulses am Abgriff Hein Spannungssignal mit einer Amplitude liefert,
die größer als die Amplitude des Spannungssignals ist. die auf Grund des eingehenden Impulses am Abgriff U
dem Abgriff H zugeführt wird. Dementsprechend bewirkt der Kompensationsschaltkreis die Unterdrückung
der positiven und negativen Spannungsspitzen ohne nachteilige Beeinflussung der Charakteristik der Zeittakt-Impulssignale.
Es sei vermerkt, daß die positive Spannungsspitze durch den Schaltkreis jedesmal erzeugt wird, wenn die
Anstiegsflanke des eingehenden Impulses zugeführt wird. Dies wird erkennbar, wenn die Ansliegsflanke des
eingehenden Impulses in Form von zwei Komponenten betrachtet wird. Eine Komponente ist ein positiver
Spannungsverlauf, dessen Beginn mit dem Anfang der Impulsform zusammenfällt. Die andere Komponente ist
ein negativer Spannungsanstieg, der ungefähr 20 bis 25 ns später einsetzt, so daß die Summe beider Anstiege
eine Annäherung an die Vordcrflanke des ursprüngli-
chen Impulses darstellt.
Durch Überlagerung wird ersichtlich, daß der Koni
pensationsschaltkreis ein Exponcntial-Anspreehverhalten für jede Komponente vorgibt, d. h. einen cxponcnlicllen Anstieg bis zum Ende der Anstiegszeit, auf wcl- ■>
chen ein exponeiiiieller Abfall folgt. Wenn zunächst die Vorderflanke fies eingehenden Impulses einem Ende
des Kompensationsschaltkrciscs zugeführt wird, so wird zunächst eine geringe positiv verlaufende Spannung auf
Grund der geringeren Zeitkonstante erzeugt. Dies er- in zeugt den geringen Anstieg der Spannung an der Vorderflanke des vierten Impulses in F i g. 5b. Wenn danach
die Anstiegsflanke des eingehenden Impulses dem anderen Ende des Kompensationsschaltkrciscs zugeführt
wird, so wird eine zweite größere positiv verlaufende ii
Spannung auf Grund der größeren Zeitkonstante erzeugt. Diese Spannung ist groß genug, um wirksam die
negative reflektierte Spannung zu unterdrücken, die durch die Reihenschaltung der Verzögerungsleitungen
204-12 und 204-14 erzeugt wird.
Es sei selbstverständlich vermerkt, daß ein erhöhter Wert der Kapazität des Kondensators 204-22 seinerseits
den Betrag der positiven Spannung erhöht, der auf Grund der Anstiegsflanken des eingehenden Impulses
erzeugt wird. Dies führt zu den Ergebnissen, wie sie im 2·ϊ
Zusammenhang mit F i g. 5c erörtert wurden.
Im bevorzugten Ausführungsbeispicl wurde der Wert
des Kondensators 204-22 mit 68 pF ausgewählt. Es liegt auf der Hand, daß andere Werte ebenso benutzt werden
können, ohne daß hierdurch von der vorliegenden Erfindung abgewichen wird.
35
40
50
55
b·)
Claims (4)
1. Schaltungsanordnung zur Erzeugung und
Steuerung von verschiedenen Zeittakten auf mehreren Tiiktversorgungsleitungen mit
einer ersten, mehrere Abschnitte und Abgriffe aufweisenden Verzögerungsleitung, der an einem Eingangsanschluß
die Eingangs-Zeittakte zugeführt werden, und
einer zweiten, mehrere Abschnitte und Abgriffe aufweisenden Verzögerungsleitung, deren Eingangsanschluß
direkt an den Ausgangsanschluß der ersten Verzögerungsleitung angeschlossen ist, gekennzeichnet durch
einen Kondensator (204-22) zwischen vorbestimmten
Abgriffen (U. H) der ersten und zweiten Verzögerungsleitung
(204-12, 204-14) zur Bildung eines
KompensjitTonsschaltkreises mit den entsprechenden
Abschnitten der Verzögerungsleitungen, um Spannungsreflexionen zu unterdrücken, die durch
die Reihenschaltung der ersten und zweiten Verzögerungsleitung
erzeugt werden.
2. Schaltungsanordnung nach Anspruch 1, bei der die ersten und zweiten Verzögerungsleitungen gleiche
vorbestimmte Verzögerungen zwischen aufeinanderfolgenden Abgriffen liefern, dadurch gekennzeichnet,
daß die erwähnten vorbestimmten Abgriffe (U. H) der ersten und zweiten Verzögerungsleitungen
(20412,204-14) einem letzten und einem ersten
Abgriff entsprechen, um dem Kondensator (204-22) die Zuführung von Spannungssignalen richtiger
Polarität und Phass zur Unterdrückung von Spannungsreflexionen zu gestatten.
3.. Schaltungsanordnung nach Anspruch 2. dadurch gekennzeichnet, daß der letzte Abschnitt der
ersten Verzögerungsleitung (204-12) eine erste Eingangsimpedanz (Z \) aufweist, die größer als eine
zweite Eingangsimpedanz (Z 2) des ersten Abschnittes der zweiten Verzögerungsleitung (204-14) ist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß der Kondensator
(204-22) einen solchen Wert aufweist, daß eine erste Zciitkonstante des Kompcnsationsschaltkreises, der
durch den Kondensator und die zweite Impedanz (Z 2) gebildet wird, kleiner als eine zweite Zeitkonstante
des Kompensationsschaltkreiscs ist. der durch
dein Kondensator und die erste Impedanz (Z 1) gebildet wird, wodurch Spannungsreflexionen ohne nachteilige
Beeinflussung der Charakteristik der Ausgangs-Zeittakte unterdrückt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/036,632 US4302735A (en) | 1979-05-07 | 1979-05-07 | Delay line compensation network |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3016819A1 DE3016819A1 (de) | 1980-11-20 |
DE3016819C2 true DE3016819C2 (de) | 1984-12-20 |
Family
ID=21889717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3016819A Expired DE3016819C2 (de) | 1979-05-07 | 1980-05-02 | Schaltungsanordnung zur Erzeugung und Steuerung von verschiedenen Zeittakten |
Country Status (7)
Country | Link |
---|---|
US (1) | US4302735A (de) |
JP (1) | JPS55153018A (de) |
AU (1) | AU525883B2 (de) |
CA (1) | CA1141439A (de) |
DE (1) | DE3016819C2 (de) |
FR (1) | FR2456435B1 (de) |
GB (1) | GB2049334B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2138230B (en) * | 1983-04-12 | 1986-12-03 | Sony Corp | Dynamic random access memory arrangements |
US4546269A (en) * | 1983-12-01 | 1985-10-08 | Control Data Corporation | Method and apparatus for optimally tuning clock signals for digital computers |
JPH0673524B2 (ja) * | 1984-01-18 | 1994-09-21 | 株式会社東芝 | 超音波診断装置用遅延回路 |
GB2187005B (en) * | 1986-02-21 | 1990-07-18 | Cirrus Designs Limited | Timing system for a circuit tester |
JP3461542B2 (ja) * | 1993-09-20 | 2003-10-27 | 富士通株式会社 | クロック分配装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB614720A (en) * | 1946-07-22 | 1948-12-22 | Gen Electric Co Ltd | Improvements in and relating to electric filter circuits |
US2931982A (en) * | 1950-10-26 | 1960-04-05 | Philips Corp | Device for converting pn-cycles pulse code modulation into pulse position modulation |
US3215942A (en) * | 1961-02-01 | 1965-11-02 | Hazeltine Research Inc | Compact pump signal supply circuit for traveling-wave parametric amplifiers |
US3660786A (en) * | 1970-08-20 | 1972-05-02 | Sprague Electric Co | Compensated delay line |
US4105978A (en) * | 1976-08-02 | 1978-08-08 | Honeywell Information Systems Inc. | Stretch and stall clock |
US4185323A (en) * | 1978-07-20 | 1980-01-22 | Honeywell Information Systems Inc. | Dynamic memory system which includes apparatus for performing refresh operations in parallel with normal memory operations |
-
1979
- 1979-05-07 US US06/036,632 patent/US4302735A/en not_active Expired - Lifetime
-
1980
- 1980-04-16 CA CA000349989A patent/CA1141439A/en not_active Expired
- 1980-05-01 AU AU57976/80A patent/AU525883B2/en not_active Ceased
- 1980-05-02 DE DE3016819A patent/DE3016819C2/de not_active Expired
- 1980-05-06 FR FR8010075A patent/FR2456435B1/fr not_active Expired
- 1980-05-07 JP JP6047880A patent/JPS55153018A/ja active Granted
- 1980-05-07 GB GB8015120A patent/GB2049334B/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2456435A1 (fr) | 1980-12-05 |
FR2456435B1 (fr) | 1985-11-15 |
JPS55153018A (en) | 1980-11-28 |
DE3016819A1 (de) | 1980-11-20 |
US4302735A (en) | 1981-11-24 |
AU525883B2 (en) | 1982-12-02 |
GB2049334B (en) | 1983-01-26 |
JPS6116087B2 (de) | 1986-04-28 |
AU5797680A (en) | 1980-11-13 |
CA1141439A (en) | 1983-02-15 |
GB2049334A (en) | 1980-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3839888C2 (de) | ||
DE2731336A1 (de) | Taktsystem | |
DE4128737C2 (de) | Datenübertragungsschaltkreis | |
DE3850808T2 (de) | Erzeugung von Taktimpulsen. | |
DE2645341C2 (de) | ||
DE3016819C2 (de) | Schaltungsanordnung zur Erzeugung und Steuerung von verschiedenen Zeittakten | |
DE3727035A1 (de) | Taktsignalgenerator | |
EP0778673A1 (de) | Integrierte Schaltung mit programmierbarem Pad-Treiber | |
DE69515018T2 (de) | Schaltung zur konversion serieller in parallele daten | |
DE2906524A1 (de) | Taktsignal-erzeugerschaltung | |
DE3715159A1 (de) | Ic-halbleitervorrichtung | |
EP0933874A1 (de) | Bustreiber | |
DE1249337B (de) | ||
DE3633461A1 (de) | Taktsignalgebervorrichtung | |
EP0042961A2 (de) | Verfahren und Anordnung zur Erzeugung von Impulsen vorgegebener Zeitrelation innerhalb vorgegebener Impulsintervalle mit hoher zeitlicher Auflösung | |
DE19739245C2 (de) | Digitale Schaltung mit einer Filtereinheit zur Unterdrückung von Störimpulsen | |
DE1292183B (de) | Schaltungsanordnung zur Phasenkorrektur von von einem Taktgeber abgegebenen Signalen durch impulsfoermige Steuersignale | |
DE2226485A1 (de) | Impulsverteilungsschaltung | |
DE3026100A1 (de) | Digitale rechenvorrichtung | |
DE2237579C3 (de) | Taktgesteuerte Master-Slave-Kippschaltung | |
DE3636154A1 (de) | Verbesserter verzoegerungsschaltkreis fuer inverter | |
DE2619238C3 (de) | Verfahren und Anordnung zur zeitlichen Einordnung von unabhängigen Operationen, die in einem elektronischen Schaltungssystem ablaufen | |
DE1277332B (de) | Schaltungsanordnung zum Speichern von 1-aus-n-Informationen | |
DE3826266C2 (de) | ||
DE1913672C (de) | Schaltungsanordnung zur Unterdrückung von Störimpulsen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: HONEYWELL BULL INC., MINNEAPOLIS, MINN., US |
|
8339 | Ceased/non-payment of the annual fee |