DE2952888C2 - Spannungsgeneratorschaltung - Google Patents

Spannungsgeneratorschaltung

Info

Publication number
DE2952888C2
DE2952888C2 DE2952888T DE2952888T DE2952888C2 DE 2952888 C2 DE2952888 C2 DE 2952888C2 DE 2952888 T DE2952888 T DE 2952888T DE 2952888 T DE2952888 T DE 2952888T DE 2952888 C2 DE2952888 C2 DE 2952888C2
Authority
DE
Germany
Prior art keywords
connection
terminal
circuit
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2952888T
Other languages
English (en)
Other versions
DE2952888T1 (de
Inventor
Howard Clayton Emmaus Pa. Kirsch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US05/929,369 external-priority patent/US4250414A/en
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2952888T1 publication Critical patent/DE2952888T1/de
Application granted granted Critical
Publication of DE2952888C2 publication Critical patent/DE2952888C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Description

29
Ausgangsanschluß aufweist, mit einem ersten Kondensator (Q5), der einen ersten, mit dem zweiten Schaltungsanschluß (16) verbundenen Anschluß und einen zweiten, mit dem dritten Schaltungsanschluß (18) verbundenen Anschluß besitzt, mit einem Verzögerungsgatter (28), das einen ersten, mit dem ersten Schaltungsanschluß (12) verbundenen Eingangsanschluß und einem mit dem dritten Schaltungsanschluß (18) verbundenen Ausgargsanschluß (20) besitzt. Der Gegenstand des Anspruchs 1 ist ferner gekennzeichnet durch einen vierten und einen fünften Schaltungsanschluß (14,26), ein zweites Schaltelement (Q4), das einen mit dem zweiten Schaltungsanschluß (16) verbundenen Steueranschluß, einen mit dem vierten Schaltungsanschluß (14) verbundenen ersten Ausgangsanschluß und einen mit dem fünften Schaltungsanschluß (26) verbundenen zweiten Ausgangsanschluß aufweist, eine mit dem vierten Schaltungsanschluß (14) verbundene Spannungseinstelleinrichtung (03, Ö15, Ö16, Ö17) und einen zweiten Kondeasator (Ql), der einen ersten und einen zweiten, mit dem ersten bzw. vierten Schaltungsanschluß (12, 14) verbundenen Anschluß besitzt.
Der zweite Kondensator wird niemals vollständig während irgendeines Teils des Betriebszyklus der Spannungsgeneratorschaltung entladen, so daß der Anschluß 14 verhältnismäßig schnell auf den gewünschten Potentialpegel oberhalb des Pegels einer verfügbaren Spannungsquelle (VDD) am Beginn eines Betriebszyklus aufgeladen werden kann, um eine verhältnismäßig kurze Zykluszeit der Anordnung zu ermöglichen.
Kurze Beschreibung der Zeichnungen
Fig. 1 zeigt eine Spannungsgeneratorschaltung entsprechend einem Ausführungsbeispiel der Erfindung;
Fig. 2 zeigt ein Ausführungsbeispiel für einen Teil der Schaltung nach Fig. 1; und
Fig. 3 zeigt ein Ausführungsbeispiel eines anderen Teils der Schaltung nach Fig. 1.
Ins einzelne gehende Beschreibung
In Fig. 1 ist eine Spannungsgeneratorschaltung 10 dargestellt, die in typischer Weise benutzt wird, um selektiv einen Spannungswert an einem Ausgangsanschluß 26 2U erzeugen, der größer (p asiti ver oder negativer) ist als die Spannung VDD einer verfügbaren Spannungsquelle. Wie sich noch zeigen wird, führt ein Eingangssignal mit dem Pegel »0« am Eingangsanschluß 12 der Schaltung zu einem Ausgangssignal »0« am Ausgangsanschluß 26 und umgekehrt ein Eingangssignal mit dem Pegel »1«, dessen Spannung nicht positiver als VDD ist, zu einem Ausgangssignalpegel »1«, dessen Spannung positiver ist als VDD.
Die Spannungsgeneratorschaltung 10 weist MOS-Transistoren Ql, Q2, Q3, Q4, QS, Q6, QT, Q8 und Q9 sowie eine Verzögerungsgatterschaltung 28 auf. Zur Erläuterung wird angenommen, daß die Transistoren n-Kanal-MOS-Transistoren sind. Wenn die Spannungen entsprechend geändert werden, können p-Kanal-MOS-Transistoren verwendet werden. Bei Verwendung von p-Kanal-Transistoren ist der Ausgangspegel »1« negativer als die Spannung der verwendeten Spannungsquelle. Die Verzögerungsgatterschaltung 28 führt eine Inverterfunktion mit Verzögerung aus. Sie weist einen Voraufladeanschluß 22 auf, der bewirkt, daß ein Ausgangsanschluß 20 auf '.inen vorgewählten Wert eingestellt wird, sowie einen weiteren Eingangsanschluß, der mit dem Eingangsanschluß 12 der Schaltung verbunden ist.
Ein Ausführungsbeispiel eines Verzögerungsgatters 28 ist in Fig. 2 dargestellt und weist MOS-Transistoren QlO, QIl, Q12, Q13 und Q14auf. Q14 ist als Option vorgesehen und kann weggelassen werden. Zur Erläuterung wird ebenfalls angenommen, daß diese Transistoren n-Kanal-MOS-Transistoren sind.
Ql und Q5 sind so geschaltet, daß sie als Kondensator
ίο wirken. Der Drain- und Source-Anschluß beider Transistoren sind miteinander verbunden und dienen als ein Anschluß. Das Gate dient als der andere Anschluß. Wenn Ql oder Q5 betätigt sind (eingeschaltet sind), wirken sie als Kondensator, der am Drain- und Source-Anschluß auftretende Spannungsänderungen an den Gate-Anschluß koppelt. Wenn Ql oder QS nicht betätigt sind (ausgeschaltet sind), ist nur eine kleine kapazitive Kopplung vom Drain- und Source-Anschluß zum Gate-Anschluß vorhanden.
Der Eingangsanschluß 12 der Schaltung ist mit dem Gate von Q9, dem Source- und Drain- Anschluß von Ql, dem Drain-Anschluß von Q2 und einem Eingang der Verzögerungsgatterschaltung 28 verbunden. Der Ausgangsanschluß 26 der Schaltung ist mit dem Source-Anschluß von Q9, dem Drain-Anschluß von Q8 und dem Source-Anschluß von Q4 verbunden. Der Drain-Anschluß von Q4, der Gate-Anschluß von Ql und der Source-Anschluß von Q3 liegen zusammen am Anschluß 14. Die Gate-Anschlüsse von QA, QS, Q6 liegen zusammen am Anschluß 16. Der Source-Anschluß von Q6 und der Drain-Anschluß von Ql sind zusammen an den Anschluß 18 und an den Drain- und Source-Anschluß von QS geschaltet. Der Ausgangsanschluß 20 der Verzögerungsgatterschaltung 28 liegt am Gate-An-Schluß von Ql. Der Source-Anschluß von Ql und Q8 ist mit der Versorgungsspannung VSS verbunden. Der Gate-Anschluß und der Drain-Anschluß von Q3 sowie der Drain-Anschluß von Q9 liegen an der Versorgungsspannung VDD.
Gemäß Fig. 2 ist der Gate-Anschluß von QlO mit dem Eingangsanschluß 12 der Schaltung verbunden. Der Gate-Anschluß von QIl und Q12 liegt am Anschluß 22. Der Source-Anschluß von QlO, der Drain-Anschluß von QIl, der Gate-Anschluß von Q13 und der Drain-Anschluß von Q14 sind zusammen mit einem Anschluß 30 verbunden. Der Source-Anschluß von Q12, der Drain-Anschluß von Q13 und der Gate-Anschluß von Q14 liegen am Allsgangsanschluß 20 der Verzögerungsschaltung 28. Der Source-Anschluß von QIl, Q13 und Q14 ist mit der Versorgungsspannung VSS verbunden. Der Drain-Anschluß von QlO und Q12 liegt an der Versorgungsspannung VDD.
Am Ende eines Betriebszyklus der Spannungsgeneralorschaitung 10 wird ein Signal »0« an den Anschluß 12 und ein Signal »1« an die Anschlüsse 22 und 24 angelegt. Zur Erläuterung werden die folgenden Potentialwerte angenommen: VSS = 0 V, VDD = 12 V, »0« etwa 0 V und »1« etwa +10 V oder positiver. Q2 wird betätigt, so daß der Ansch'uß 16 den Pegel »0« annimmt. Durch diese Spannungswerte werden Q4, QS, Q6 ausgeschaltet und Q% eingeschaltet. Q9 ist. ebenfalls ausgeschaltet, da sein Gate-Anschluß (Anschluß 12) auf r'eni Pegel »0« ist. Demzufolge wird der Ausgangsanschluß 26 auf die Spannung VSS (»0«) eingestellt, da Q8 eingeschaltet ist und Q4 und Q9 ausgeschaltet sind. Der Ausgangsanschluß 20 der Verzögerungsgatterschaltung 28 ist auf dem Pegel »1«, wennder Anschluß 12aufdem Pegel »0« und der Anschluß 22 auf dem Pegel »1« sind. Die inne-
29
ren Arbeitsvorgänge der Verzögerungsgatterschaltung 28 sollen später erläutert werden. Ql wird unter diesen Bedingungen eingeschaltet. Der Anschluß 18 nimmt den Pegel VSS an, da Q7 eingeschaltet und Q6 ausgeschaltet sind. Der Anschluß 14 wird über den eingeschalteten Transistor Q3 auf den Pegel VDD abzüglich der Schwellenwertspannung (Vth) von Q3 aufgeladen. Die Sch wellen wertspannungen (Vth) aller dargestellten Transistoren werden als im wesentlichen gleich angenommen.
Am Beginn eines Betriebszyklus wird der Anschluß 12 impulsförmig auf den Pegel »1« gebracht und die Anschlüsse 22 und 24 impulsformig auf den Pegel »0«. Durch diese Signalpegel wird Q9 eingeschaltet und Q8 ausgeschaltet. Dadurch lädt sich der Ausgangsanschluß 26 auf VDD abzüglich der Schwellenwertspannung von Q9 (VDD-Vth) auf. Der Anschluß 16 nimmt den Pegel »1« abzüglich der Schwellenwertspannung von 0.2 an. QX koppelt die positive Spannungsänderung am Anschluß 12 auf den Anschluß 14 und erhöht demgemäß dessen Potential von VDD-Vth auf VDD zuzüglich mehrere Volt. Q4 ist zu diesem Zeitpunkt ausgeschaltet, da der Source-Anschluß (Anschluß 26) von QA im wesentlichen auf dem gleichen Potential wie der Gate-Anschluß (Anschluß 16) liegt und der Drain-Anschluß (Anschluß 14) auf positiverem Potential als der Gate-Anschluß (Anschluß 16) ist.
Der Pegel »1« am Anschluß 12 bewirkt, daß die Verzögerungsgatterschaltung 28 ihren Ausgangsanschluß 20 nach einer der Schaltung 28 zugeordneten Verzögerung auf den Pegel »0« schaltet. Q6 wird eingeschaltet, bevor Ql ausschaltet. Das Verhältnis der Leitwerte von Qf> und Ql ist so gewählt, daß die Spannung, die am Anschluß 18 erscheint, wenn beide Transistoren (76 und Ql eingeschaltet sind, dicht bei VSS liegt. Wenn Ql ausgeschaltet wird, nimmt die Spannung am Anschluß 18 positiv in Richtung auf VDD zu. Q5 ist ebenfalls eingeschaltet, so daß der positive Potentialanstieg am Anschluß 18 kapazitiv über QS zum Anschluß 16 gekop- -to pelt wird. Dadurch steigt das Potential am Anschluß 16 auf VDD zuzüglich mehrere Volt an. Q4 schaltet jetzt ein, und das Potential am Anschluß 14 wird über den betätigten Transistor QA auf den Ausgangsanschluß 26 übertragen. Die Verzögerungszeit der Verzögerungsgatterschaltung 28 ist so gewählt, daß der Anschluß 16 den Potentialwert VDD-Vth (von Ql) vor dem Zeitpunkt erreicht, zu dem das Potential am Anschluß 16 in Richtung auf VDD anzusteigen beginnt.
Das Potential des F.ingangsanschlusses 12 kann jetzt auf den Pegel »0« und das Potential der Anschlüsse 22 und 24 auf den Pegel »1« zurückgebracht werden. Ein weiterer Betriebszyklus der Spannungsgeneratorschaltung 10 kann beginnen.
Da Qi den Anschluß 14 während des gesamten Betriebszyklus auf einem Potential von wenigstens VDD-Vth. hält entlädt sich Q3 nur teilweise während der Zeit, für die eine »0« an den Anschluß 12 angelegt ist. Demgemäß wird der Anschluß 14 schnell vollständig aufgeladen, wenn eine »1« an den Anschluß 12 angelegt ist, d.h. wenn der Anschluß 14 auf den Pegel Null entladen worden wäre, würde mehr Zeit benötigt, um sein Potential unter Ansprechen auf eine »1« auf den gewünschten Wert zu bringen. QA koppelt wahlweise den Ausgangsanschiuß 26 mit und entkoppelt ihn vom Anschluß 14, um einen höheren Spannungswert als den der Versorgungsspannung VDD am Anschluß 26 zu ermöglichen. Die Schaltung kann daher mit höherer Geschwindigkeit als ähnliche beitannte Schallungen arbeiten.
Die interne Arbeitsweise der Verzögerungsschaltung 28 ist die folgende: Wenn eine »0« an den Anschluß 12 und eine »I« an den Anschluß 22 angelegt ist, ist QlO ausgeschaltet und QIl und Q12 sind eingeschaltet. Dadurch nimmt der Anschluß 30 den Pegel »0« (VSS) an, wodurch Q13ausschaltet. Der Ausgangsanschluß 20 der Verzögerungsgatterschaltung 28 nimmt das Potential am Drain des eingeschalteten Transistors Q12 an, nämlich VDD-Vth von Q12. (212, der als Option vorgesehen ist, ist zu diesem Zeitpunkt eingeschaltet. Da sein Drain- und Source-Anschluß beide etwa auf VSS liegen, findet aber keine Stromleitung statt. Der Anschluß 12 wird jetzt impulsförmig auf den Pegel »1« und der Anschluß 22 impulsförmig auf den Pegel »0« gebracht. Dadurch schaltet QlO ein, und QIl und Q12 werden ausgeschaltet. Q14 ist zu diesem Zeitpunkt weiter eingeschaltet. Ohne Q14 würde sich das Potential am Anschluß 30 schnell auf VDD-Vth von Q12 bewegen und demgemäß Q13 einschalten. Dadurch wird der Ausgangsanschluß 20 der Verzögerungsgatterschaltung 28 veranlaßt, den Pegel »0« (VSS) anzunehmen. Q14 bewirkt, daß die Verzögerungsgatterschaltung 28 eine größere Verzögerungszeit beim Ansprechen auf die Änderungen der Eingangssignalpegel als ohne Q14 besitzt. Zu«ätzlich hat Q14 im wesentlichen keinen Einfluß auf die Anstiegszeit der Spannung am Anschluß 20.
Q14 ist bereits eingeschaltet, wenn QlO einschaltet. Q14 hält den Anschluß 30 auf VSS (Pegel »0«), bis dieser Pegel durch das Aufladen des Anschlusses 30 über den eingeschalteten Transistor QlO überschritten wird. Die Leitwerte von QlO und Q14 sind so gewählt, daß, wenn beide eingeschaltet sind, das Potential am Anschluß 30 in Ricntung auf VDD-Vth (von QlO) geht, aber langsamer, als es ohne das Vorhandensein von Q14 der Fall wäre. QI4 verzögen das Auflauert des Anschlusses 30, bis Q13 eingeschaltet ist. Wenn der Anschluß 30 ein Potential von einer Schwellenwertspannung oberhalb VSS erreicht, wird Q13 eingeschaltet, und das Potential am Anschluß 20 nimmt schnell auf VSS ab. Dadurch wird Q14 ausgeschaltet, so daß sich der Anschluß 30 schnell auf VDD-Vth von QlO aufladen kann.
Am Anschluß 30 könnte ein Kondensator anstelle des Transistors Q14 verwendet werden. Ein Nachteil bei der Verwendung eines Kondensators besteht darin, daß er die Anstiegszeit von Spannungen am Anschluß 30 vergrößert, selbst nachdem das Potential am Anschluß 30 um eine Schwellenwertspannung oberhalb VSS liegt. Dadurch wird die Anstiegszeit von Spannungen im Anschluß 20 vergrößert.
Zu Anfang verhindert Q14, daß das Potential am Anschluß 13 ansteigt. Nachdem das Potential jedoch genügend angestiegen ist, um Q13 einzuschalten, schaltet Q13 den Ausgangsanschluß 20 auf VSS und schaltet demgemäß 014 aus. Die Verwendung des Transistors Q14 führt demgemäß eine zusätzliche Verzögerungszeit ein, beeinflußt jedoch nicht die Anstiegszeit von Spannungen, die am Anschluß 20 erscheinen.
In Fig. 3 ist eine an den Anschluß 14 angekoppelte Voraufladeschaltung dargestellt, die die MOS-Transistoren Q15, Q16 und Q17 aufweist. Der Source- und Drain-Anschluß des Transistors Q17sind zusammengeschaltet und mit dem Anschluß 32 verbunden. Der Gate-Anschluß von Q17 ist mit dem Gate-Anschluß von Q15, dem Source-Anschluß von Q16 und dem Anschluß 34 verbunden. Der Gate- und Drain-Anschluß von Q16 und der Drain-Anschluß von Q15
29
7 8 ;:;
liegen alle an der Versorgungsspannung VDD. Diese .·.'■
drei Transistoren können anstelle des Transistors Q3 in
Fig. 1 eingesetzt werden, um den Anschluß 14 auf VDD ü
aufzuladen, statt auf einen Bereich von einer Schwellen- ;*■
wertspannung um VDD. 5 iv:
Der Anschluß 34 ist nominell auf einem Potential von j,:]
VD^-Vth von 016. Der Anschluß 14 ist demgemäß auf |
einem Potential von VDD-2 Vth (Vth von Q15 zuzüg- J
lieh Vth von Q16). Das Potential am Anschluß 32 wird ',j
dann impulsformig positiv erhöht. Dadurch erreicht der io ',
Anschluß 34 ein Potential von VDD zuzüglich mehrere
Volt. Dann kann der Anschluß 14 das Potential VDD .;
erreichen. Die Schaltung gemäß Fig. 1 (mit Ersatz von ;j
Q3 in Fig. 1 durch die Schaltung gemäß Fig. 3) kann >s
demgemäß leichter und schneller das Potential am 15 ^
Anschluß 14 mittels der kapazitiven Wirkung von Ql |
auf VDD zuzüglich mehrere Volt bringen, wenn der '■
Anschluß !2 impu'sförmig von »0« auf »1« gebracht Ί
Der Gate-Anschluß von Ql kann mit Hilfe einer Schaltungsanordnung ähnlich der nach Fig. 3 angeschaltet werden, statt mit VDD verbunden zu sein. Dadurch kann der Anschluß 16 zu Anfang leichter auf den vollen Wert von VDD statt auf VDD-Vth von Ql aufgeladen werden. Demgemäß kann das Potential am Anschluß 16 leichter und schneller auf VDD zuzüglich mehrere Volt ansteigen.
Die Spannungsgeneratorschaltung nach Fig. 1 unter Verwendung der Voraufladeschaltung gemäß Fig. 3 at UeIIe des Transistors Q3 und mit einer Verbindung des Gate-Anschlusses von Ql mit einer ähnlichen Voraufladeschaltung anstelle einer Anschaltung an VDD ist als Teil eines 16-K-RAM hergestellt worden und hat sich als arbeitsfähig erwiesen.
Die hier beschriebenen Ausfuhrungsbeispiele sollen nur zur Erläuterung für die allgemeinen Prinzipien der Erfindung dienen. Zahlreiche Abänderungen sind im Rahmen der Erfindung möglich. Beispielsweise können Kondensatoren verwendet werden, die keine MOS-Transistoren sind. Darüber hinaus kann eine Vielzahl von Verzögerungsgatterschaltungen statt der hier erläuterten Schaltung verwendet werden. Schließlich kann der Transistor Ql durch eine Diode oder eine andere Gleichrichtereinrichtung ersetzt werden.
45
Hierzu 1 Blatt Zeichnungen
50
55
60
65

Claims (1)

  1. 29
    Patentansprüche:
    1. Spannungsgeneratorschaltung mit einem ersten, zweiten und dritten Schaltungsanschluß (12, 16, 18), mit einem ersten Schaltelement (Q2), das einen ersten, mit dem ersten Schaltungsanschluß (12) verbundenen Ausgangsanschluß und einen zweiten, mit dem zweiten Schaltungsanschluß (16) verbundenen Ausgangsanschluß aufweist, mit einem ersten Kondensator (QS), der einen ersten, mit dem zweiten Schaltungs-anschluß (16) verbundenen Anschluß und einen zweiten, mit dem dritten Schaltungsanschluß (18) verbundenen Anschluß besitzt, mit einem Verzögerungsgatter (28), das einen ersten, mit dem ersten Schaltungsanschluß (12) verbundenen Eingangsanschluß und einen mit dem dritten Schaltungsanschluß (18) verbundenen Ausgangsanschluß(20)besitzt, gekennzeichnet durch einen, vierten und einen fünften Schaltungsanschluß (W, 26). ein zweites Schaltelement (Q4), das einen mit dem zweiten Schaltungsanschluß (16) verbundenen Steueranschluß, einen mit dem vierten Schaltungsanschluß (14) verbundenen ersten Ausgangsanschluß und einen mit dem fünften Schaltungsanschluß (26) verbundenen zweiten Ausgangsanschluß aufweist, eine mit dem vierten Schaltungsanschluß (14) verbundene Spannungseinstelleinrichtung (Qi, ßl5, Q16, Q17) und einen zweiten Kondensator (Ql), der einen ersten und einen zweiten, mit dem ersten bzw. vierten Schaltungsanschluß (12,14) verbundenen Anschluß besitzt.
    2. Spannucgsgeneratcrschahong nach Anspruch
    1, gekennzeichnet durch 2in. drittes Schaltelement (Q9), das einen mit dem ersten S iialtungsanschluß (12) verbundenen Steueranschluß und einen ersten, mit dem fünften Schaltungsanschluß (26) verbundenen ersten Ausgangsanschluß besitzt.
    3. Spannungsgeneratorschaltung nach Anspruch
    2, gekennzeichnet durch ein viertes Schaltelement (QS), das einen ersten, mit dem fünften Schaltungsanschluß (26) verbundenen Ausgangsanschluß besitzt.
    4. Spannungsgeneratorschaltung nach Anspruch
    3, dadurch gekennzeichnet, daß die Spannungseinstelleinrichtung (QJ) ein fünftes Schaltelement (Q3) aufweist, dessen Steueranschluß mit seinem ersten Ausgangsanschluß und dessen zweiter Ausgangsanschluß mit dem vierten Schaltungsanschluß (14) verbunden sind.
    5. Spannungsgeneratorschaltung nach Anspruch
    4, dadurch gekennzeichnet, daß das zweite, dritte, vierte und fünfte Schaltelement (Q4, Q9, QS, Q3) alle MOS-Transistoren sind und daß der zweite Kondensator (QY) ebenfalls ein MOS-Transistor ist.
    fi. Spannungsgeneratorschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Spannungseinstelleinrichtung (QiS, Q16, QM) einen dritten Kondensator (Q17) mit einem ersten und einem zweiten Anschluß und ein sechstes und siebtes Schaltelement (QlS, Q16) aufweist, die je einen Steueranschluß und einen ersten und zweiten Ausgangsanschluß besitzen, daß der zweite Anschluß des dritten Kondensators (Q17) mit einem sechsten Schaltungs-, anschluß (32) verbunden ist, daß der erste Anschluß des dritten Kondensators mit einem siebten Schaltungsanschluß (34) und dem Steueranschluß des sechsten Schaltelements (Q\5) sowie dem zweiten
    Ausgangsanschluß des siebten Schaltelements (Q16) verbunden ist, daß der zweite Ausgangsanschluß des sechsten Schaltelements (Q 15) mit dem vierten Schaltungsanschluß (14) verbunden ist, und daß die ersten Ausgangsanschlüsse des sechsten und siebten Schaltelements (Q15, Q16) miteinander und mit dem Steueranschluß des siebten Schaltelements (Q16) verbunden sind.
    7. Spannungsgeneratorschaltiing nach Anspruch 6, dadurch gekennzeichnet, daß das zweite, dritte, vierte, sechste und siebte Schaltelement (Q4, QS, Q9, Q15, Q16) MOS-Transistoren und der zweite und dritte Kondensator (Ql, Q17) ebenfalls MOS-Transistoren sind.
    Technisches Gebiet
    Die Erfindung betrifft Spannungsgeneratorschaltungen und insbesondere dynamische MOS-Spannungsschaltungen, die Spannungsimpulse erzeugen können, deren Spannungsamplitude größer als die Spannung einer verfügbaren Stromversorgung ist.
    Hintergrund der Erfindung
    Viele der heute üblichen dynamischen MOS-Speicher mit wahlfreiem Zugriff (RAM) benötigten Spannungswerte, die positiver oder negativer als diejenigen Spannungen sind, die die in Verbindung mit den Speichern verwendeten Stromversorgungen liefern. Eine häufig benutzte Schaltung, die eine solche Spannung liefert, besteht aus zwei in Reihe geschalteten MOS-Transistoren, wobei ein Kondensator zwischen dem gemeinsamen Anschluß beider Transistoren und dem Gate-Anschluß des ersten Transistors liegt. Der Source-Anschluß eines dritten MOS-Transi'tors ist mit einem Ausgangsanschluß und dem Gate des ersten Transistors verbunden. Der Drain-Anschluß des dritten Transistors ist mit einem Eingangsanschluß und dem Eingang eines Verzögerungsgatters verbunden, dessen Ausgang am Gate-Anschluß des zweiten Transistors liegt. Ein Problem dieser Schaltungsanordnung besteht darin, daß der Kondensator während eines Betriebszyklus vollständig entladen wird und dann während der Verzögerungszeit des Verzögerungsgatters am Beginn jedes Zyklus wieder voll aufgeladen werden muß. Dadurch wird die Arbeitsgeschwindigkeit der Anordnung begrenzt. Außerdem muß eine an den Ausgangsanschluß angeschaltete Lastkapazität ebenfalls über den dritten Transistor und dann durch den Kondensator der Schaltung aufgeladen werden. Dies bedingt, daß der dritte Transistor und der Kondensator der Schaltung beide verhältnismäßig groß sein müssen, um eine weitere Begrenzung der Arbeitsgeschwindigkeit zu vermeiden.
    Zusammenfassung der Erfindung
    Eine Lösung der oben erläuterten Probleme wird mit den Merkmalen des Anspruchs 1 erreicht. Dessen Gegenstand ist eine Spannungsgeneratorschaltung mit einem ersten, zweiten und dritten Schaltungsanschluß (12, 16, 18), mit einem ersten Schaltelement (Q2), das einen ersten, mit dem ersten Schaltungsanschluß (12) verbundenen Ausgangsanschluß und einen zweiten, mit dem zweiten Schaltungsanschluß (16) verbundenen
DE2952888T 1978-07-31 1979-07-24 Spannungsgeneratorschaltung Expired DE2952888C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US05/929,369 US4250414A (en) 1978-07-31 1978-07-31 Voltage generator circuitry
PCT/US1979/000527 WO1980000394A1 (en) 1978-07-31 1979-07-24 Voltage generator circuitry

Publications (2)

Publication Number Publication Date
DE2952888T1 DE2952888T1 (de) 1981-01-08
DE2952888C2 true DE2952888C2 (de) 1986-05-15

Family

ID=25457746

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2952888T Expired DE2952888C2 (de) 1978-07-31 1979-07-24 Spannungsgeneratorschaltung

Country Status (1)

Country Link
DE (1) DE2952888C2 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824447A (en) * 1971-12-03 1974-07-16 Seiko Instr & Electronics Booster circuit
US4048632A (en) * 1976-03-05 1977-09-13 Rockwell International Corporation Drive circuit for a display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824447A (en) * 1971-12-03 1974-07-16 Seiko Instr & Electronics Booster circuit
US4048632A (en) * 1976-03-05 1977-09-13 Rockwell International Corporation Drive circuit for a display

Also Published As

Publication number Publication date
DE2952888T1 (de) 1981-01-08

Similar Documents

Publication Publication Date Title
DE69111113T2 (de) Kondensator-Ladungspumpen.
DE69202340T2 (de) Programmierungsspannungsregelschaltung für programmierbare speicher.
DE3722797C2 (de) Ruecksetzschaltkreis
DE68925160T2 (de) Ladungspumpenschaltung mit Induktivität und Kapazität zum Treiben von Leistungs-MOS-Transistorbrücken
DE2659207B2 (de) In einem integrierten MOSFET-Schaltkreis ausgebildete Verzögerungsstufe
DE3128732C2 (de) Spannungsdifferenzdetektorschaltung
DE1537263B2 (de) Treiberschaltung mit mos feldeffekttransistoren
DE3051230C2 (de) Spannungserhöhungsschaltung
DE2359647A1 (de) Schaltungsanordnung zur erzeugung einer kompensierten steuerspannung
DE2143093C2 (de) Mehrphasenfeldeffekttransistor- Steuerungsschaltung
DE2840892A1 (de) Pufferschaltung
DE68915432T2 (de) Schaltung zur Feststellung eines Versorgungsspannungsabfalls sowie zur Wiederherstellung des Beginnschaltzustands.
DE2734987C3 (de) Flip-Flop-Leseverstärker für integrierte Speichereinrichtungen
DE4117882C2 (de)
DE2314015C3 (de) Signalverstärker
DE2203038C3 (de) Elektronisches, berührungslos arbeitendes Schaltgerät
DE69125465T2 (de) Schnelle Treiberschaltung für kapazitive Last, insbesondere für ICs sowie für Speicher
DE68926147T2 (de) Mit einer begrenzten Anzahl von Bauteilen aufgebaute Schaltungsvorrichtung zum gleichzeitigen Leitendschalten einer Vielzahl von Leistungstransistoren
EP0551906B1 (de) Schaltbarer MOS-Stromspiegel
DE112017002585T5 (de) Stromversorgungssteuervorrichtung
DE102004004881B4 (de) Spannungsabwärtsumsetzer für einen Niederspannungsbetrieb
DE2952888C2 (de) Spannungsgeneratorschaltung
DE69113414T2 (de) Integrierte Konstantstromversorgung.
DE68920122T2 (de) Verfahren und Ladungsfesthaltesignal-Erhöhungsschaltung.
DE2139328C3 (de) Einrichtung zum Betreiben einer kapazitiven Last

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US

8339 Ceased/non-payment of the annual fee