DE2939666C2 - Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger - Google Patents

Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger

Info

Publication number
DE2939666C2
DE2939666C2 DE19792939666 DE2939666A DE2939666C2 DE 2939666 C2 DE2939666 C2 DE 2939666C2 DE 19792939666 DE19792939666 DE 19792939666 DE 2939666 A DE2939666 A DE 2939666A DE 2939666 C2 DE2939666 C2 DE 2939666C2
Authority
DE
Germany
Prior art keywords
solder
semiconductor wafer
solder foil
carrier
foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19792939666
Other languages
English (en)
Other versions
DE2939666A1 (de
Inventor
Horst Dipl.-Phys. Meinders
Johann 7410 Reutlingen Tschepella
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19792939666 priority Critical patent/DE2939666C2/de
Publication of DE2939666A1 publication Critical patent/DE2939666A1/de
Application granted granted Critical
Publication of DE2939666C2 publication Critical patent/DE2939666C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/20—Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Die Bonding (AREA)

Description

Ausführungsbeispiele
1. Ringförmiger Lotrahmen (F i g. 1)
Als spezielle Ausführungsform ist in F i g. 1 ein ringförmiger Lotrahmen 1 mit einem quadratischen Plättchen 2 gewählt worden. Mit der geforderten Lotschichtdicke <£ unter dem Plättchen, der Ausgangsdicke d\ des Lotringes 1 und der Kantenlänge a des Plättchens 2 läßt sich mit Vorgabe eines inneren Lotringradius R\ der äußere Lotringradius /?2 'inter der Annahme bestimmen, daß das gesamte Lotmaterial unter das Plättchen 2 fließt Diet■■? Annahme hat sich bei vielen Lötversuchen als recht gut zutreffend erwiesen. Für den äußeren Lotringradius Λ2 ergibt sich:
Die Erfindung geht aus von einem Verfahren nach dem übereinstimmenden Oberbegriff der Ansprüche 1 und 4.
Bei der Herstellung von Halbleiterbauelementen werden große Anstrengungen unternommen, um eine möglichst lunkerfreie Verbindung zwischen dem Halbleiterplättchen und dem wärmeableitenden Träger zu bekommen, weil die Lunker den thermischen Widerstand zwischen dem Halbleiterplättchen und dem Träger entscheidend verschlechtern. Das Auftreten von Lunkern bei der Plättchenverlötung kann prinzipiell auf drei Ursachen zurückgeführt werden:
!. Es rührt von Gaseinschlüssen im Lot her, welche auf eine ungünstige Strömung des Lotes beim Aufschmelzvorgang zurückzuführen sind.
2. Es rührt von nichtlötfähigen Verunreinigungen auf der Lotfolienoberfläche her.
3. Durch Verunreinigungen werden Zonen auf der Metallisierung des Plättchens bzw. dem Träger vom Lot nicht benetzt.
Für die Breite b des Auflagesegmentes ergibt sich:
b=V2-(a/2-VR2 t-(a/2)2).
Der innere Lotringradius R\ kann nicht beliebig gewählt werden. Seine Auswahl unterliegt der einschränkenden Bedingung, daß die Breite der Lotfront, welche am Anfang des Schmelzprozesses der Breite des Auflagesegments entspricht, einen gewissen Wert nicht überschreiten darf. Beim Aufschmelzen wird das Lot von den Auflagepunkten 11, 12, 13, 14 durch
bo Kapillarkraft zur Plättchenmitte gezogen. Es hat sich experimentell gezeigt, daß bei zu großer Breite b des Auflagesegments die Lotfront beim Zusammentreffen in der Plättchenmitte noch zu breit ist, so daß dort das Gas nicht entweichen kann und ein Zentrallunker entsteht.
Als kritischer Wert hat sich hierfür das b/a-Verhältnis ergeben. In Tabelle 1 ist das Ergebnis der Versuche mit zwei Lotringen angegeben:
Tabelle
Lotringmafle
(in mm)
Versuch
Versuch 2
5,7 5,7
3,33 3,656
4,03 4,30
1,59 0,792
0,28 0,14
8 von 20 keine
Zentrallunker
Bei Versuch 1 mit einem ö/a-Verhältnis von 0,28 trat bei 8 von 20 Lötu.ngen in der Plättchenmitte ein Zentrallunker auf. Bei Versuch 2 mit £>/a=0,14 wurde überhaupt kein Zentrallunker mehr beobachtet. Die Grenze für das Auftreten von Zentrallunkern muß also zwischen 0,28 und 0,14 liegen.
Nach der Vereinigung der vier Lotfronten in der Plättchenmitte läuft der Vorgang ähnlich wie beim Lotkreuz ab. Das weitere von außen herantranspor
tierte Lot führt zur Verbreiterung der Diagonalen und zur Abdrängung des Gases nach außen, bis die ganze Plättchenfläche gleichmäßig mit Lot ausgefüllt ist.
2. Rechteckiges oder beliebig gestaltetes
Lotpliittchen mit einem, zwei oder mehreren
beliebig gestalteten Ärmchen (F i g. 2)
Entsprechend Anspruch 4 und Fig.2 wird ein Lotplättchen 1 mit zwei Ärmchen ib. Ic, einem rechteckigen Lotreservoir la und ein quadratisches Plättchen 2 verwendet Die beiden Ärmchen Ib, ic ragen ein Stückchen unter das Plättchen 2, der Lottransport vom Reservoir la unter das Plättchen 2 erfolgt ebenfalls durch Kapillarwirkung. Bei Verwendung von nur zwei Ärmchen Ib, ic ist die Gefahr des Auftretens von Zentrallunkern ausgeschaltet. Allerdings muß dafür Sorge getragen werden, daß das Plättchen 2 nicht durch die Kapillarwirkung, zum Lotreservoir la gezogen werden kann. Vorteilhafterweise erfolgt das durch einen lose auf der Unterlage liegenden Anschlag 3, der die Bewegung des Plättchens 2 zum Lotreservoir la verhindert.
Hierzu 2 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zur lunkerfreien Verlötung eines metailisierten Halbleiterplättchens mit einem Träger unter Verwendung einer Lotfolie, bei welchem die Lotfolie zwischen das Halbleiterplättchen und den Träger gelegt wird und dann das aus dem Träger, der Lotfolie und dem Halbleiterplättchen bestehende System auf Löttemperatur erwärmt wird, dadurch gekennzeichnet, daß eine rahmenförmige Lotfolie (1) verwendet und so zwischen den Träger und das Halbleiterplättchen (2) gelegt wird, daß die Ecken (11, 12, 13, 14) des Halbleiterplättchens (2) auf der rahmenförmigen Lotfolie (1) aufliegen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als rahmenförmige Lotfolie (1) eine rechteckige, vieleckige, runde oder elliptische Lotfolie verwendet wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zum Verlöten eines quadratischen Halbleiterpiättchens (2) die Größe der rahmenförmigen Lotfolie (1) so gewählt wird, daß die Breite (b) des Auflagesegments (11, 12, 13, 14) des Halbleiterplättchens (2) auf der rahmenförmigen Lotfolie (1) kleiner als ein Fünftel der Kantenlänge (a)aes Halbleiterplättchens (2) ist
4. Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger unter Verwendung einer Lotfolie, bei welchem die Lotfc^e zwischen das Halbleiterplättchen und den Träger gelegt wird und dann das aus dem Träger, der Lotfolie und dem Halbleiterplättchen bestehende System auf Löttemperatur erwärmt wird, dadurch gekennzeichnet, daß eine beliebig gestaltete Lotfolie (1) mit einem großflächigen Reservoirbereich (la) und mindestens einem beliebig gestalteten Ärmchen (ib, ic) verwendet wird, wobei sich der großflächige Reservoirbereich (\a) außerhalb des Halbleiterplättchens (2) befindet und das Ärmchen (ib, 1 counter das Halbleiterplättchen (2) greift.
Zur Vermeidung von Lunkern durch Gaseinschlüsse
sind in der DE-AS 20 32 939 Lotkreuze vorgeschlagen
worden. Beim Aufschmelzen der Lotkreuze wird das zwischen den Diagonalen der Kreuze vorhandene Restgas durch das Lot mittels Kapillarwirkung unter dem Plättchen herausgedrängt. Wenn jedoch das Lotkreuz auf der Oberfläche eine nicht lötfähige Verunreinigung aufweist, so muß hier mit einer Fehlbenetzung des Lotes und mit einem Lunker
lü gerechnet werden.
Das anmeldungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Anspruchs 1 oder des Anspruchs 4 hat demgegenüber den Vorteil, daß eine lunkerfreie Lötung auch beim Auftreten von teilweise verunreinigten Lotfolienoberflächen, die bei einer Mengenfertigung unvermeidlich sind, gewährleistet ist.
An Hand der Zeichnung wird die Erfindung näher erläutert. Es zeigt
F i g. 1 die Auflage eines quadratischen Halbleiterplättchens auf eine Ringlotfolie mit Momentaufnahme der Lotfrontausbreitung,
Fig.2a die Auflage eines quadratischen Halbleiterplättchens auf eine Lotfolie mit rechteckigem Reservoirbereich und mit zwei Ärmchen in der Draufsicht,
F i g. 2b die Anordnung nach F i g. 2a im Schnitt.
DE19792939666 1979-09-29 1979-09-29 Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger Expired DE2939666C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792939666 DE2939666C2 (de) 1979-09-29 1979-09-29 Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792939666 DE2939666C2 (de) 1979-09-29 1979-09-29 Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger

Publications (2)

Publication Number Publication Date
DE2939666A1 DE2939666A1 (de) 1981-04-09
DE2939666C2 true DE2939666C2 (de) 1982-07-15

Family

ID=6082325

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792939666 Expired DE2939666C2 (de) 1979-09-29 1979-09-29 Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger

Country Status (1)

Country Link
DE (1) DE2939666C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3326322A1 (de) * 1982-11-19 1984-05-24 SGS-ATES Componenti Elettronici S.p.A., 95121 Catania Verfahren zum schweissen von halbleiterchips auf traeger aus nicht-edelmetallen
DE3635708A1 (de) * 1986-10-21 1988-04-28 Bbc Brown Boveri & Cie Verfahren und anordnung zur kontaktierung einer elektrode mit mehreren emitter-/kathoden-bereichen eines halbleiterbauelementes

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3226554A1 (de) * 1982-07-16 1984-01-19 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur verloetung eines loetfaehigen plaettchens mit einem traeger
DE3777522D1 (de) * 1986-10-17 1992-04-23 Hitachi Ltd Verfahren zum herstellen einer gemischten struktur fuer halbleiteranordnung.
DE4322715A1 (de) * 1993-07-08 1995-01-12 Bosch Gmbh Robert Bauelementeinheit mit lunkerarmer Lötverbindung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3326322A1 (de) * 1982-11-19 1984-05-24 SGS-ATES Componenti Elettronici S.p.A., 95121 Catania Verfahren zum schweissen von halbleiterchips auf traeger aus nicht-edelmetallen
DE3635708A1 (de) * 1986-10-21 1988-04-28 Bbc Brown Boveri & Cie Verfahren und anordnung zur kontaktierung einer elektrode mit mehreren emitter-/kathoden-bereichen eines halbleiterbauelementes

Also Published As

Publication number Publication date
DE2939666A1 (de) 1981-04-09

Similar Documents

Publication Publication Date Title
DE19911916B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Schutzlage
DE1054587B (de) Transistor, hergestellt nach dem Gasdiffusionsverfahren, insbesondere fuer Schaltoperationen in datenverarbeitenden Maschinen
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE2342538A1 (de) Metallmaskenschirm zum siebdruck
DE2431960A1 (de) Verfahren zum herstellen einer teile eines werkstueckes abdeckenden maske mit hilfe einer photomaske und einrichtung zum ausrichten eines werkstueckes mit einer photomaske
DE10335622A1 (de) Harzversiegelte Halbleiterbaugruppe
DE4010370A1 (de) Halbleiterbauteil mit plattierter waermesenke und verfahren zu dessen herstellung
DE2939666C2 (de) Verfahren zur lunkerfreien Verlötung eines metallisierten Halbleiterplättchens mit einem Träger
DE3940933C2 (de) Verfahren zum Verformen einer Basisplatte für Halbleitermodule und Vorrichtung zum Durchführen des Verfahrens
DE1766879B1 (de) Elektronischer baustein
EP1747835B1 (de) Verfahren zur hochpräzisen Befestigung eines miniaturisierten Bauteils auf einer Trägerplatte
DE2108850C2 (de) Verfahren zur Befestigung von Zuleitungen an Halbleiterplättchen
DE1178518C2 (de) Verfahren zur Herstellung von Halbleiter-bauelementen
DE4142406A1 (de) Verfahren zur herstellung von waermeuebertragungsvorrichtungen, und werkzeuge zur durchfuehrung des verfahrens
DE102013103329A1 (de) Auftragwerkzeug
DE2238569C3 (de) Verfahren zum Löten einer Halbleiterplatte
DE19610112C2 (de) Verfahren zum Auflöten von Halbleiterchips
DE1539638B2 (de) Halbleiterbauelement
DE102015103885B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung
DE102020202012A1 (de) Verdrahtungsplatine und verfahren zur herstellung derselben
DE2621418C2 (de) Verfahren und Vorrichtung zum Dotieren von Halbleiterplättchen
DE2809883C2 (de)
EP0530191B1 (de) Vorrichtung und verfahren zum positionsgenauen löten von lötteilen auf einen träger
DE1285581C2 (de) Traeger mit einer Mikroschaltung und Verfahren zu seiner Herstellung
DE1591113B2 (de) Verfahren zur befestigung eines integrierten schaltungsplaett chens auf einem substrat

Legal Events

Date Code Title Description
D2 Grant after examination
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee