DE2929939A1 - Halbleiteranordnung und verfahren zu ihrer herstellung - Google Patents

Halbleiteranordnung und verfahren zu ihrer herstellung

Info

Publication number
DE2929939A1
DE2929939A1 DE19792929939 DE2929939A DE2929939A1 DE 2929939 A1 DE2929939 A1 DE 2929939A1 DE 19792929939 DE19792929939 DE 19792929939 DE 2929939 A DE2929939 A DE 2929939A DE 2929939 A1 DE2929939 A1 DE 2929939A1
Authority
DE
Germany
Prior art keywords
semiconductor
contact
sawtooth
covered
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792929939
Other languages
English (en)
Inventor
Hans Bendig
Erhard Dr Ing Kohn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19792929939 priority Critical patent/DE2929939A1/de
Publication of DE2929939A1 publication Critical patent/DE2929939A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Halbleiteranordnung und Verfahren zu ihrer Herstellung Die Erfindung betrifft eine Halbleiteranordnung nach dem Oberbegriff des Patentanspruchs 1 sowie Verfahren zu ihrer Herstellung.
  • Es ist bereits bekannt, bei einer Halbleiteranordnurg die einen sperrfreien Kontakt darstellende Kontaktfläche als dünnschichtige Begierungszone auszubilden Diese Zone verursacht unerwünschte elektrische Verluste, denn infolge des hier auftretenden Sontaktwiderætands kann ihre effektive Leitfähigkeit um Größenordnungen unter derjenigen der angrenzenden Gebiete des Halbleiterkörpers liegn, Ausgehend von einer Halbleiteranordnung der eingangs näher bezeichneten Art liegt der Erfindung die Aufgabe zugrunde, den Übergangswiderstand eines sperofreien Kontakts in einer Halbleiteranordnung zu verringern.
  • Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst. Verfahren zur Herstellung der erfindungsgemäßen Halbleiteranordnung gehen aus den Unteransprüchen hervor, Die Erfindung wird nachfolgend unter Bezug alf die Zeichnung näher erläutert, Dabei zeigt: Figur 1: in schematischer Darstellung die Se@tenansicht eines mehrschichtigen Halbleiterkörj#ers, der auf zwei #parallel zueinander verlaufenden äußeren Begrenzungsflächen Metallelektroden tragt; Figur 2: ein erstes Ausfiihrungsbeispi.el der rfindur.g mit großflächig ausgebildeten Eontaktflcichen zwischen Metallelektroden und dem angrenzenden HalbZeiterkörper; Figur 3: ein weiteres Ausfahrungsbeispiel de:' Erfindung bei einem Feldeffekttransistor; Figur 4: ein weiteres Ausführungsbeispiel de. Erfindung mit einer eine Oberflächenmetallisierung aufweisenden Ralbleiterdiode; Figur 5:# ein weiteres Ausführungsbeispiel der Erfindung mit einer oberflächenorientierten Diode; Figur 6: ein Ausführungsbeispiel der Erfindung, bei dem die Kontaktflächen zwischen Halbleiterkörper ted Netallelektrode im Querschnitt mäanderförmig ausgebildet sind; Figur 7 Verfahrensschritte eines Herstellungsverfahbis Figur 10: rens zur Herstellung einer erfindungsgemäßen Ealbleiteranordnung.
  • Figur 1 zeigt in Seitenansicht eine an sich bekannte Halbleiterdiodenanordnung mit einem aus zwei Schichten 1, 2 bestehenden Halbleiterkörper, welche eine Sperrschzht 5 zwischen sich einschließen. Auf ihrer der Sperrschicht 5 abgewandten Außenfläche sind die Halbleiterschichten 1, 2 jeweils mit metallischen Elektroden 3, 4 derart bedeckt, daß sich ein sperrfreier Kontakt ergibt. Diese Halbleiteranordnung zeigt einen unerwünscht hohen Sbergangswiderstand in der Kontaktzone zwischen der Halbleiterschicht 1, 2 und der metallischen Elektrbde 3, 4.
  • Erfindungsgemäß wird der Ubergangswiderstand zwischen einer Halbleiterschicht und einer diese Halbleiterschicht sperrfrei kontaktierenden Netallelektrode dadurch erheblich herabgesetzt, daß die Eontaktfläshe im Querschnitt wellen- oc.er sägezahnförmig ausgebildet ist. Die Periodenlänge soll dabei größer sein als die Weite der Raumladungszone des hier vorliegenden Metall-Halbleiterkontakts.
  • Dies wird an dem in Figur 2 dargestellten jusführungsbeispiel der Erfindung verdeutlicht. Die zwei. Schichten 20, 21 des dort dargestellten Halbleiterkörpers sind auf ihrer Außenfläche jeweils mit metallischen Elektroden 22, 23 bedeckt Die Grenzfläche 24 zwischen dem Halbleiterbereich 20, 21 und der metallischen Elektrode 22, 23 ist durch eine wellen- oder sägezahnförmige Faltung im Vergleich zu der in Figur 1 dargestellten Halbleiterancrdnung vergrößert. Die Grenzflächenvergrößerung wird dann besonders hoch, wenn im Querschnitt gesehen eine Faltulìg sowohl in x- wie in y-Richtung besteht. Die Oberflächenstruktur besteht in diesem Fall aus dicht benachbarten 5yramiden-oder noppenförmigen Erhöhungen. Dadurch ergibt sich eine wesentliche Reduzierung des Übergangswiderstands im Kontaktbereich. Bei Hochirequenzbauelementen sollte die Periodenlänge der Structurierung.Kleiner sein als die sich aufgrund des Skineffekts ergebende Eindringtiefe der elektromagnetischen Wellen Figur 3 zeigt ein weiteres Ausführungsbeispiel der Erfindung in Form eines Feldeffekttransistors, bei dem Scurce-Anschluß 32 und Drain-Anschluß 32' sperrfreie Metallelektroden 33, 33 r tragen, die miteinander eine erfindur-gsgemaß ausgebildete großflächige Kontaktzone 35, 35' einschließen Ein weiteres in Figur 4 dargestelltes Ausführungsbeispiel der Erfindung zeigt eine Diode mit Oberflächeninetallisierung, Die Grenzfläche zwischen dem Halbleiterkörper 40 der Diode und der Oberflächenmetallisierung ist erSindungsgemäß durch sägezahnförmige Faltung großflächig ausgebildet, so daß sich ein geringer Vbergangswiderstand ergibt.
  • Figur 5 zeigt ein Ausführungsbeispiel der Erfindung in Form einer Oberflächendiode, bei der zwei unterschiedlich dotierte Halbleiterbereiche 51, 52 auf einem halbisolierenden Substrat 50 angeordnet sind, sowie eine erste Metallschicht 54 die den Halbleiterbereich 51 kontaktiert. Eine zweite Metallschicht 53 kontaktiert sperrfrei den Ralbleiterbereich 52. Dabei ist wiederum die ontaktfläche zwischen dem Halbleiterbereich 52 und der Metallschicht 53 erfindungsgemäß durch sägezahnförmige Faltung großflächig ausgebildet. Dies hat einen geringen Ubergangswiderstand zur Folge.
  • Das in Figur 6 dargestellte Ausführungsbeispiel der Erfindung zeigt, daß eine Vergrößerung der Kontaktfläche 6% zwischen einem Halbleiterbereich 60 und einer metallischen Elektrode 63 auch durch eine mäanderförmige Faltun der Kontaktfläche 64 erreichbar ist Anhand von Figur 7 bis Figur10 wird ein Verfahren zur Herstellung einer effektiv großflächigen Eontaktzone erläutert.
  • Dazu wird eine zunächst ganzflächig auf einer Außenfläche eines Halbleitersubstrats 70 aufgebrachte Resistschicht 71 durch an sich bekannte Maskenprozesse oder Interferenzverfahren teilweise belichtet und entfernt (Figur 7). J# den nicht vom Fotolack bedeckten Stellen wird das Substiat 7 durch ätzung abgetragen, Durch modifierte Ätzbedingtngen können datei wahlweise mäander- wellen- oder sägezabnartlge Querschnittsprofile erzeugt werden. Zusätzlich wird die gesamte Resistschicht 71 entfernt (Figur 8). Anschließend wird eine Metallschicht 72 aufgedampit,aufgesputtert oder elektroplattiert (Figur 9), die, falls erforderlich noch galvanisch verstärkt werden kann (Figur 10). Sofern beispielsweise das Substrat 70 aus Galiumarsenid besteht, eignet sich eine Gold-Germanium-Eutektikum als metallische Kontaktschicht 72 Durch geeignete Wärmebehandlung wird schließlich eine dünne hochdotierte Diífusionszone im Halbleiter 70 erzeugt, deren Weite gleich oder größer sein soll als die der Raumladungszone des fletall-Halbleiterkontakts.
  • Leerseite

Claims (1)

  1. Patentansprüche 1. Halbleiteranordnung mit mindestens einer eine äußere Begrenzungsfläche des Halbleiterkörpers sperrfrei kontaktierenden Netallelektrode, dadurch gekennzeichnet, d3ß zwecks Vergrößerung der Eontaktfläche (24, 64) zwischen dem Halbleiterkörper (20, 60) und der eine äußere Begrenzungsfläche des Halbleiterkörpers kontaktierenden Metallelektrcde (22, 63) die Sontaktfläche im Querschnitt wellen-, sägezahn- oder männderförmig ausgebildet ist 2. Halbleiteranordnung nach Anspruch <, dadurch gekennzeichnet, daß die Periodenlänge der im Querschnitt wellen-, sägezahn- oder mäanderförmig ausgebildeten Eortaktflächenstruktur gleich ist oder größer ist als die Dicke der Raumladungszone des Metall-Halbleiter-Tunnelkontakts.
    3, Verfahren zur Herstellung einer Halbleiteranordnung nach den Ansprüchen 1 und 2, gekennzeichnet durch folgende Merkmale: a) eine Oberfläche eines Halbleitersubstrats (70) wird mit einer Resistschicht (71) bedeckt; b) die Resistschicht (71) wird durch selektive Belichtung und teilweise Abätzung struk-#riert; c) in die nicht von einer Resistschicht (71) bedeckten Bereiche der Oberfläche des Haloleitersubstrats (70) werden durch z.B naßchernische Ätzung oder Ionenätzung Vertiefungen (74) eingebracht; d) die Oberfläche des Halbleitersubstrats 70) wird ganzflächig durch z.B, einen Aufdampf-, Sputter- oder Galvanisier-Prozeß mit einer Netallschicht (72) bedeckt; e) die Anordnung wird u.U einer Wärmebehandlung unterworfen; f) die Metallschicht (72) wird z.B galvanisch zu einer dickeren Metallschicht (73) verstärke
DE19792929939 1979-07-24 1979-07-24 Halbleiteranordnung und verfahren zu ihrer herstellung Withdrawn DE2929939A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792929939 DE2929939A1 (de) 1979-07-24 1979-07-24 Halbleiteranordnung und verfahren zu ihrer herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792929939 DE2929939A1 (de) 1979-07-24 1979-07-24 Halbleiteranordnung und verfahren zu ihrer herstellung

Publications (1)

Publication Number Publication Date
DE2929939A1 true DE2929939A1 (de) 1981-02-19

Family

ID=6076615

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792929939 Withdrawn DE2929939A1 (de) 1979-07-24 1979-07-24 Halbleiteranordnung und verfahren zu ihrer herstellung

Country Status (1)

Country Link
DE (1) DE2929939A1 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2501913A1 (fr) * 1981-03-10 1982-09-17 Thomson Csf Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor
EP0174185A2 (de) * 1984-09-03 1986-03-12 Kabushiki Kaisha Toshiba Halbleiteranordnung und Verfahren zum Herstellen derselben
US5358906A (en) * 1991-09-11 1994-10-25 Gold Star Electron Co., Ltd. Method of making integrated circuit package containing inner leads with knurled surfaces
WO2005006429A1 (de) 2003-07-08 2005-01-20 Infineon Technologies Ag Integrierte schaltungsanordnung mit niederohmigen kontakten und herstellungsverfahren
DE102016110790A1 (de) * 2016-06-13 2017-12-14 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2501913A1 (fr) * 1981-03-10 1982-09-17 Thomson Csf Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor
EP0061376A1 (de) * 1981-03-10 1982-09-29 Thomson-Csf Planarer Feldeffekttransistor mit Elektroden aus metallisierten Löchern und Verfahren zur Herstellung des Transistors
EP0174185A2 (de) * 1984-09-03 1986-03-12 Kabushiki Kaisha Toshiba Halbleiteranordnung und Verfahren zum Herstellen derselben
EP0174185A3 (en) * 1984-09-03 1988-01-07 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
US4860084A (en) * 1984-09-03 1989-08-22 Kabushiki Kaisha Toshiba Semiconductor device MOSFET with V-shaped drain contact
US5358906A (en) * 1991-09-11 1994-10-25 Gold Star Electron Co., Ltd. Method of making integrated circuit package containing inner leads with knurled surfaces
WO2005006429A1 (de) 2003-07-08 2005-01-20 Infineon Technologies Ag Integrierte schaltungsanordnung mit niederohmigen kontakten und herstellungsverfahren
DE102016110790A1 (de) * 2016-06-13 2017-12-14 Osram Opto Semiconductors Gmbh Halbleiterlaserdiode
DE102016110790B4 (de) 2016-06-13 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterlaserdiode
US11245246B2 (en) 2016-06-13 2022-02-08 Osram Oled Gmbh Semiconductor laser diode

Similar Documents

Publication Publication Date Title
DE19824514B4 (de) Diode
DE1965546C3 (de) Halbleiterbauelement
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2748103C3 (de) Hochleistungs-Galliumarsenid-Feldeffekttransistor mit Schottky-Gate und Verfahren zu dessen Herstellung
DE2813968C2 (de) Halbleiteranordnung
DE102017200415B4 (de) Halbleitervorrichtung
DE3106202A1 (de) Integrierte halbleiterschaltungsanordnung und verfahren zu ihrer herstellung
DE2312413B2 (de) Verfahren zur herstellung eines matrixschaltkreises
DE3043289C2 (de)
DE1930669A1 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE4306322C2 (de) Verfahren zum Herstellen einer Leiterschichtverbindungsstruktur und Leiterschichtverbindungsstruktur
DE102008062516A1 (de) Leiterplatte mit aufgewachsener Metallschicht in einer biegbaren Zone
DE2060333B2 (de) Verfahren zur herstellung einer halbleiteranordnung mit einem feldeffekttransistor mit isolierter gateelektrode
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE19856457A1 (de) Folie für einen Folienkondensator und Folienkondensator
DE2410628A1 (de) Ladungsgekoppelte halbleiteranordnung
DE2929939A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2361804A1 (de) Verfahren zur herstellung von supraleitenden kontakten und schaltkreisen mit josephson-elementen
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE2336908B2 (de) Integrierte Halbleiteranordnung mit Mehrlagen-Metallisierung-
DE19734837B4 (de) Verfahren zur Herstellung eines selbstausrichtenden Silicids
DE102018213735A1 (de) Bauelement und Verfahren zum Herstellen eines Bauelements
DE2547447A1 (de) Verfahren zum anbringen eines leiterschichtmusters mit in geringem gegenseitigen abstand liegenden teilen, insbesondere bei der herstellung von halbleiteranordnungen
DE1639177B2 (de) Monolithisch integrierte gleichrichterschaltung

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee