DE2929311C2 - - Google Patents
Info
- Publication number
- DE2929311C2 DE2929311C2 DE2929311A DE2929311A DE2929311C2 DE 2929311 C2 DE2929311 C2 DE 2929311C2 DE 2929311 A DE2929311 A DE 2929311A DE 2929311 A DE2929311 A DE 2929311A DE 2929311 C2 DE2929311 C2 DE 2929311C2
- Authority
- DE
- Germany
- Prior art keywords
- switches
- group
- multiplexing unit
- circuit arrangement
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/30—Transforming light or analogous information into electric information
- H04N5/33—Transforming infrared radiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
Description
Die Erfindung bezieht sich auf eine Schaltungsanordnung zum
Entfernen von Offset-Spannungen aus Videosignalen mit einem Detektor
zum Erzeugen von eine abgetastete Szene repräsentierenden
elektrischen Signalen.
Aus der GB-PS 14 96 697 ist eine Schaltungsanordnung bekannt,
mit deren Hilfe Festbildstörungen aus den Ausgangssignalen eines
Bildabtasters beseitigt werden können. Bei dem dabei angewendeten
Verfahren werden jeweils für eine Abtastzeile zwei
Bilder aufgenommen, nämlich eines mit Bestrahlung und eines ohne
Bestrahlung, und es erfolgt dann eine Verrechnung der beiden
Bilder gegeneinander. Die beiden Bildinhalte werden dabei in
zwei Registern zwischengespeichert. Zur Verrechnung erfolgt eine
Mittelung benachbarter Bildpunkte, damit dem Schwarzwert entsprechende
Bildpunkte beseitigt werden. Mit einer Beseitigung
von Offset-Spannungen in Videosignalen hat dies keinen näheren
Zusammenhang. Aus der US-PS 39 46 151 ist eine Schaltungsanordnung
bekannt, bei der zur Störbeseitigung die Stör- und Bildinhalte
zweier einander zugeordneter Detektoren zur Störsignalkompensation
voneinander subtrahiert werden. Auch diese Maßnahme
ist nicht auf die Beseitigung einer Offset-Spannung gerichtet.
Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung
der eingangs angegebenen Art zu schaffen, mit deren Hilfe
ohne großen Schaltungsaufwand Offset-Spannungen aus Videosignalen
beseitigt werden können.
Diese Aufgabe wird gemäß der Erfindung mit den im Kennzeichen
des Patentanspruchs 1 angegebenen Merkmalen gelöst.
Vorteilhafte Weiterbildungen der Erfindungen sind in den Unteransprüchen
gekennzeichnet.
Die Erfindung wird nun anhand der Zeichnung beispielshalber
erläutert. Es zeigen
Fig. 1 ein Blockschaltbild zur Erläuterung der Einfügung
der Differenzbild-Schaltungsanordnung in ein
Infrarot-Abbildungssystem,
Fig. 2 ein Teilschaltbild der Differenzbild-Schaltungsanordnung
und
Fig. 3 ein elektrisches Ersatzschaltbild eines Elements
der Differenzbild-Schaltungsanordnung.
In Fig. 1 ist als Beispiel ein Wechselsignal-Infrarotdetektorsystem
10 dargestellt, das eine Differenzbild-Schaltungsanordnung
enthält. Das Infrarotdetektorsystem
10 enthält eine Optik 12, einen Zerhacker 14,
einen Detektor 16, einen Videoprozessor 18, eine
Differenzbild-Schaltungsanordnung 20, eine Teilbildumschalteinheit
22, eine Verstärkungs- und Pegeleinstelleinheit
24, eine Wiedergabevorrichtung 26
und eine Takt- und Steuereinheit 28. Die Optik 12
besteht aus einer Kombination von Linsen zum Fokussieren
der von einer Szene ausgehenden Infrarotenergie. Der
Zerhacker 14 ist ein mechanischer Zerhacker, der die
fokussierte Infrarotenergie unterbricht, damit intermittierende
Signale für ein Wechselstrom-Infrarotabbildungssystem
erzeugt werden. Der Detektor 16,
der beispielsweise aus einer Matrix aus Quecksilber-Cadmium-Tellurid-Detektorelementen
besteht, empfängt
die zerhackte, fokussierte Infrarotenergie, und er
erzeugt elektrische Signale, die die Szene repräsentieren.
Der Videoprozessor 18 ist am Ausgang des Detektors
angeschlossen, und er verarbeitet die elektrischen
Signale in Signale in einem Wiedergabeformat, beispielsweise
dem Fernsehformat. Eine genaue Beschreibung der
Optik, des Zerhackers, der Detektormatrix und des Videoprozessors
kann der US-PS 37 42 238 entnommen werden.
Die Differenzbild-Schaltungsanordnung 20 ist am Ausgang
des Videoprozessors angeschlossen, damit sie Offset-Spannungen
(oder Festbild-Störspannungen) aus den Wiedergabesignalen
entfernt. Die Teilbildumschalteinheit 22
ist am Ausgang der Differenzbild-Schaltungsanordnung
angeschlossen, und sie schaltet abwechselnd die Polarität
der Videozeilen-Ausgangssignale der Differenzbild-Schaltungsanordnung
so um, daß sie jeweils die richtige
Polarität für die Wiedergabe haben. Die Verstärkungs-
und Pegeleinstelleinheit 24 ist an die Teilbildumschalteinheit
angeschlossen, und sie bewirkt die Steuerung des
Kontrasts der Wiedergabesignale und die Wiedergewinnung
des Gleichspannungspegels. Die Wiedergabevorrichtung 26
ist zur Wiedergabe des Abbildes der Szene am Ausgang
der Verstärkungs- und Pegeleinstelleinheit angeschlossen.
Die Takt- und Steuereinheit ist schließlich mit dem Zerhacker,
dem Detektor, dem Videoprozessor, der Differenzbildschaltungsanordnung,
der Teilbildumschalteinheit, der
Verstärkungs- und Pegeleinstelleinheit und der Wiedergabevorrichtung
verbunden, damit der Betrieb der Differenzbild-Schaltungsanordnung
20 und der zugehörigen Einheiten
(Videoprozessor, Teilbildumschalteinheit, Verstärkungs-
und Pegeleinstelleinheit und Wiedergabevorrichtung) mit
der Zerhackerwirkung synchronisiert und gesteuert wird.
Die Differenzbild-Schaltungsanordnung 20 ist in Fig. 2
für die einfachste Betriebsart dargestellt. Sie ist
so aufgebaut, daß sie die Videosignale einer Matrix
aus Bildelementen in der Reihenfolge verarbeitet, in
der die Videosignale erzeugt werden. Für Signale im
Fernsehformat bedeutet dies, daß die Differenzbild-Schaltungsanordnung
die Videosignale zeilenweise und
teilbildweise verarbeitet; dies bedeutet, daß für
jedes Element der Detektormatrix ein Element einer
Matrix aus Videosignal-Verarbeitungselementen vorgesehen
ist und daß die Elemente gemäß Fig. 2 in Zeilen und
Spalten angeordnet sind.
Jedes Element 30 A, 30 B usw. enthält einen Kondensator 32
und zwei Schalter 34 und 36. Die Schalter 34 und 36
können beispielsweise MOS-Feldeffekttransistoren sein.
Der Kondensator 32 weist einen oberen Belag 38 auf,
der mit dem Videoeingang 40 verbunden ist; sein unterer
Belag 42 ist mit der Drain-Elektrode des Schalters 34
verbunden. Die Gate-Elektrode 46 des Schalters 34 ist
mit dem Zeilenleiter Y₁ eines Y-Adressierungsregisters
48 verbunden, und die Source-Elektrode 50 des Schalters 34
ist mit der Drain-Elektrode 52 des Schalters 36 verbunden.
Die Gate-Elektrode 54 des Schalters 36 ist
mit dem Spaltenleiter X₁ eines X-Adressierungsregisters
56 verbunden. Die Source-Elektrode 58 des Schalters 36
ist mit einem dritten Schalter, einem Multiplexierschalter
60, verbunden.
Der dritte Schalter, der Multiplexierschalter 60, kann
beispielsweise ein MOS-Feldeffekttransistor sein, und
er ist ein Transistor in einer Spalte von MOS-Feldeffekttransistorschaltern,
deren Drain-Elektroden 62
gemeinsam an die Source-Elektroden 58 einer Zeile der
zweiten Schalter 36 verbunden sind; die Gate-Elektroden
64 der Schalter 60 sind an die Y₁- bis Y N -Adressierungsleiter
76 des Y-Adressierungsregisters 48 angeschlossen,
und die Source-Elektroden 65 sind gemeinsam am
Verbindungspunkt eines Bezugsspannungsschalters 66
und eines Video-Ausgangsverstärkers 68 angeschlossen.
Die Gate-Elektrode 72 des Bezugsspannungsschalters 66
ist mit der Takt- und Steuereinheit 28 verbunden, und
seine Drain-Elektrode 74 ist mit einer Bezugsspannungsquelle
verbunden; seine Source-Elektrode ist am Verbindungspunkt
zwischen dem Multiplexierschalter 60 und dem Videoausgangsverstärker
68 angeschlossen. Bei den zeilen- und
spaltenweise gemäß der obigen Beschreibung angeschlossenen
Elementen 30 sind die Gate-Elektroden 46 der Schalter 34
jeder Zeile der Elemente 30 und die Gate-Elektrode 64
des Multiplexierschalters 60 an einen der Zeilenadressierungsleiter
Y₁ bis Y N des Y-Adressierungsregisters 48
angeschlossen, und die Gate-Elektroden 54 der Schalter 36
jeder Spalte der Elemente 30 sind an einen Spaltenadressierungsleiter
X₁ bis X M des X-Adressierungsregisters
56 angeschlossen. Das Y-Adressierungsregister
48 und das X-Adressierungsregister 56 sowie die Gate-Elektrode
72 des Bezugsspannungsschalters 66 sind mit
der Takt- und Steuereinheit 28 (Fig. 1) verbunden. Die
Takt- und Steuereinheit 28 steuert den Betrieb der
Differenzbild-Schaltungsanordnung 20, wie noch beschrieben
wird.
Die Differenzbild-Schaltungsanordnung 20 ist vorzugsweise
eine Festkörper-Baueinheit, in der die MOS-Feldeffekttransistorschalter
34, 36, 60 und 66 (Fig. 2)
unter Verwendung herkömmlicher, in der Halbleitertechnik
üblicher Verfahren hergestellt sind. Da diese Verfahren
dem Fachmann bekannt sind, werden sie hier nicht näher
erläutert. Informationen über ein solches Verfahren
können der US-PS 39 21 282 entnommen werden.
Im Betrieb ist das Infrarot-Detektorsystem 10 (Fig. 1)
auf eine Szene gerichtet, und die Optik 12 fokussiert
die von der Szene ausgehende Infrarotenergie. Der Zerhacker
16 ist beispielsweise ein mechanischer Zerhacker
mit abdeckbaren Öffnungen. Der Zerhacker bewirkt daher
abwechselnd die Freigabe und die Blockierung des Durchgangs
der fokussierten Infrarotenergie zum Detektor 16, wo sie
in Wechselstromsignale umgesetzt wird, die die Intensität
der Energie repräsentieren. Der Videoprozessor 18
verarbeitet die elektrischen Signale in ein gewünschtes
Format, beispielsweise ein Fernsehformat, d. h. er verarbeitet
die elektrischen Signale für eine gewünschte
Anzahl von Abtastzeilen pro Bildperiode. Die elektrischen
(Video-)Signale werden dem Videoeingang 40 (Fig. 2)
der Differenzbild-Schaltungsanordnung 20 zugeführt. Die
Differenzbild-Schaltungsanordnung 20 (Fig. 1) wird von
der Takt- und Steuereinheit 28 gesteuert, die mit dem
Betrieb des Zerhackers synchronisiert ist, was bedeutet,
daß ihre Zählung mit der Zerhackerfrequenz übereinstimmt,
so daß bei jedem Öffnen und Schließen des Zerhackers zur
Erzeugung von Lichtimpulsen ein Zählimpuls erzeugt wird.
Während der Zeitperiode der Erzeugung der ersten Zeile
aus Videosignalen für das Teilbild 1 wird das X-Adressierungsregister
56 (Fig. 2) von der Takt- und Steuereinheit
28 (Fig. 1) betätigt, so daß das Signal am Adressierungsleiter
X₁ in einen hohen Zustand (Zustand 1) versetzt wird,
während die Signale an den übrigen Leitern X₂ bis X M auf
einem niedrigen Zustand (Zustand 0) verbleiben, damit die
Transistorschalter 36 des Leiters X₁ freigegeben werden,
während die Transistorschalter 36 der übrigen Adressierungsleiter
X₂ bis X M gesperrt werden. Beim ersten Bildelement
des Videosignals gibt die Takt- und Steuereinheit 28
(Fig. 1) einen Impuls an das Y-Adressierungsregister 48
(Fig. 2), damit das Signal am Adressierungsleiter Y₁ in
einen hohen Zustand (Zustand 1) versetzt wird, und die
Signale an den übrigen Adressierungsleitern Y₂ bis Y N
in einen niedrigen Zustand (Zustand 0) versetzt werden,
damit die Transistorschalter 34 und der Multiplexierschalter
60 des Y₁-Leiters freigegeben und die Transistorschalter
34 und die Multiplexierschalter 60 der Adressierungsleiter
Y₂ bis Y N gesperrt werden. Auf diese Weise
wird das Element 30 A mit dem Bezugsspannungsschalter 66
und dem Video-Ausgangsverstärker 68 an dem Zeitpunkt
verbunden, an dem das erste Bildelementsignal empfangen
wird; alle anderen Elemente sind dabei isoliert. Auf
diese Weise wird das erste Bildelementsignal an den
Kondensator 32 des Elements 30 A
angelegt, damit dieser Kondensator auf den Signalwert
aufgeladen wird. Am Zeitpunkt des nächsten Bildelements
im Videosignal schaltet die Takt- und Steuereinheit 28
den Bezugsspannungsschalter mit Hilfe von Impulsen über
den Vorladungsleiter ein und dann aus, so daß an den
Kondensator 32 eine Bezugsspannung
angelegt wird, damit im Kondensator eine Ladung mit der
folgenden Größe gespeichert wird:
Q 30A (Teilbild 1) = C 30A [V REF - [V 30A (Szene) + V 30A (Offset)]] (Teilbild -1) (1)
Am Zeitpunkt des nächsten Bildelements legt das Y-Adressierungsregister
ein Signal mit niedrigem Zustand (Zustand 0)
an die Adressierungsleiter Y₁ und Y₃ bis Y N und ein Signal
mit hohem Zustand (Zustand 1) an den Adressierungsleiter
Y₂, damit das Element 30 B an den Bezugsspannungsschalter 66
und an den Video-Ausgangsverstärker 68 angeschlossen wird,
während die übrigen Elemente isoliert werden. Auf diese
Weise wird die zweite Bildelementspannung im Videosignal
an den oberen Belag des Kondensators 32 des Elements 30 B
angelegt. Vor dem nächsten Bildelement im Videosignal wird
dann der Bezugsspannungsschalter mit Hilfe des Vorladungsimpulses
ein- und ausgeschaltet, so daß an den unteren Belag
des Kondensators 32 des Elements 30 B die Bezugsspannung
angelegt wird, damit sich der Kondensator auf den folgenden
Wert auflädt:
Q 30B (Teilbild 1) = C 30B [V REF - [V 30B (Szene) + V 30B (Offset)]] (Teilbild -1).
Dieser Vorgang wird wiederholt, bis alle Kondensatoren 32
in der Spalte X₁ eingestellt worden sind. Im Anschluß
daran legt das X-Adressierungsregister eine niedrige
Spannung (Zustand 0) an die Adressenleiter X₁ und X₃ bis
X M sowie eine hohe Spannung (Zustand 1) an den Adressenleiter
X₂; der Vorgang wird wiederholt, bis alle Kondensatoren
in der Spalte X₂ eingestellt worden sind. Dann
wird der Vorgang so lange wiederholt, bis alle Kondensatoren
auf ihren entsprechenden Wert für das erste
Video-Teilbild eingestellt worden sind.
Der Differenzbildvorgang wird dann beim nächsten Teilbild
wiederholt, das während der Zeitperiode erzeugt wird,
in der der Zerhacker geschlossen ist; anschließend wird
der Vorgang bei abwechselnden Video-Teilbildern wiederholt.
Wenn beim nächsten Teilbild (Teilbild 2) das erste
Bildelement des ausgeblendeten Videosignals (bei geschlossenem
Zerhacker) an das Element 30 A angelegt wird
"sieht" der Video-Ausgangsverstärker 68 das in Fig. 3 dargestellte
Ersatzschaltbild. Die Kapazität C p ist die
Streukapazität, die sich aus dem Leseleiter 63, dem
Ausgangsleiter 70 (Fig. 2) und aus anderen Bauelementen
ergibt. Da der Kondensator C p auf die Spannung V REF
aufgeladen wurde, enhält er folgende Ladung:
Q p = C p V REF (2)
Die im Kondensator 32 des Elements 30 A (Fig. 3)
während des vorherigen Teilbildes (Teilbild 1)
gespeicherte Ladung betrug:
Q 30A = C 30A [V REF - [V 30A (Szene) + V 30A (Offset)]] (Teilbild 1).
Diese Ladung und die Ladung Q p verteilen sich so um,
daß am Eingang des Ausgangsverstärkers ein neuer
Spannungswert entsteht. Es folgt:
Q p + Q 30A (Teilbild 1) = C p V µ + C 30A [V µ - [V 30A (Zerhacker) -V 30A (Offset)]] (Teilbild 2) (3)
Der Parameter V µ ist dabei die Ausgleichsspannung.
(C p + C 30A ) V µ = [C p V REF + C 30A V REF ] -
C 30A [V 30A (Szene) + V 30A (Offset) - [(V 30A (Zerhacker) + V 30A (Offset)]]-(4)
C 30A [V 30A (Szene) + V 30A (Offset) - [(V 30A (Zerhacker) + V 30A (Offset)]]-(4)
oder
Die Ausgangsspannung des Verstärkers, dessen Verstärkungsfaktor
den Wert A₀ hat, wird verändert um:
Der Wert Δ V aus ist daher die Differenzbildinformation.
Wenn der Vorladungsschalter 66 (Fig. 2) ein- und ausgeschaltet
wird, wird der Kondensator 32 (Fig. 3) des
Elements 30 A wieder auf folgenden Ladungswert zurückgestellt:
Q 30A = C 30A [V REF - [V 30A (Zerhacker) + V 30A (Offset)]] (7)
Wenn der Schaltvorgang mit allen Bildelementen des Teilbildes
fortgesetzt wird, wird eine Videozeile erzeugt,
die gleich der Differenzspannung (Delta-Spannung) der
zwei Teilbilder ist. Beim nächsten Teilbild (bei offenem
Zerhacker) hat die Ausgangsspannung für das V 30A -Bildelement
folgenden Wert:
Dieser Vorgang wird für die nachfolgenden Teilbilder
fortgesetzt, damit Offset-Spannungen aus dem Videosignal
entfernt werden.
Für den Fachmann ist erkennbar, daß bei einem ohne
Zerhacker arbeitenden System die Spannung V (Zerhacker)
des Teilbildes 2 die Spannung eines um eine Teilbildperiode
später liegenden Szenenbildes ist, so daß für
aufeinanderfolgende Teilbilder die Ausgangsspannung
sich aus folgender Gleichung ergibt:
Die Ausgangsspannung der Schaltungsanordnung hat also
einen Wert, der der Signaldifferenz aufeinanderfolgender
Teilbilder entspricht. Dieser Fall wird üblicherweise
mit Festzeichenlöschung bezeichnet.
Die Teilbildumschalteinheit 22 (Fig. 1) ist eine herkömmliche
Schaltung, die nicht als Teil der Erfindung
angesehen wird. Diese Einheit wird daher hier nicht
näher beschrieben. Diese Einheit ist erforderlich, damit
die Polarität entweder der geradzahligen oder der ungeradzahligen
Video-Teilbilder umgekehrt wird, die sie von der
Differenzbild-Schaltungsanordnung empfängt, damit an der
Wiedergabevorrichtung eine passende Signalpolarität erhalten
wird.
Die Verstärkungs- und Pegeleinstelleinheit 24 besteht
aus bekannten Schaltungen, die hier nicht beschrieben
werden müssen. Die Verstärkungsschaltung dient dazu,
die vom Videoprozessor 18 erzeugten Videosignale zu
verstärken und für einen Kontrast in der Wiedergabevorrichtung
26 zu sorgen. Die Pegeleinstellschaltung
hat den Zweck, die Gleichspannungskomponente des
Videosignals nach der Wechselstromverstärkung für
die Wiedergabevorrichtung 26 wiederherzustellen.
Die Wiedergabevorrichtung 26 ist eine herkömmliche
Kathodenstrahlröhre oder eine andere Wiedergabeeinheit;
sie muß hier nicht näher erläutert werden. Die Wiedergabevorrichtung
ist an die Verstärkungs- und Pegeleinstelleinheit
angeschlossen, damit die wiedergewonnenen
Videosignale dargestellt werden.
Die Erfindung ist hier im Zusammenhang mit einem speziellen
Ausführungsbeispiel beschrieben worden, doch ist für den
Fachmann erkennbar, daß im Rahmen der Erfindung Abwandlungen
und Änderungen möglich sind.
Claims (8)
1. Schaltungsanordnung zum Entfernen von Offset-Spannungen
aus Videosignalen, mit einem Detektor zum Erzeugen von eine
abgetastete Szene repräsentierenden elektrischen Signalen, gekennzeichnet
durch
- (a) mehrere elektrische Signalspeicherelemente (32) zum Speichern von Videosignalen,
- (b) eine erste Gruppe von Schaltern (34), die an die elektrischen Signalspeicherelemente (32) angeschlossen sind,
- (c) eine zweite Gruppe von Schaltern (36), die an die erste Gruppe von Schaltern (34) angeschlossen sind,
- (d) eine Multiplexiereinheit mit einer dritten Gruppe von Schaltern (60), wobei die Signalspeicherelemente (32) und die beiden Gruppen von Schaltern (34, 36) in Zeilen und Spalten so angeordnet sind, daß jede Zeile der ersten Gruppe von Schaltern (34) an einem Ende einen Schalter der dritten Gruppe von Schaltern (60) der Multiplexiereinheit aufweist,
- (e) eine erste Schalterbetätigungsvorrichtung (48), die an die Zeilen der ersten Gruppe von Schaltern (34) und der dritten Gruppe von Schaltern (60) der Multiplexiereinheit zum selektiven zeilenweisen Schließen und Öffnen dieser Schalter angeschlossen ist,
- (f) eine zweite Schalterbetätigungsvorrichtung (56), die an die Spalten der zweiten Gruppe von Schaltern (36) zum selektiven spaltenweisen Betätigen dieser Schalter angeschlossen ist,
- (g) eine Bezugsspannungsvorrichtung (66), die über die Multiplexiereinheit und die beiden Gruppen von Schaltern (34, 36) mit den Ausgängen der elektrischen Signalspeicherelemente (32) verbunden ist,
- (h) einen Zerhacker (14), der mit dem Detektor (16) in Verbindung steht und einen ersten und einen zweiten Zustand annehmen kann, und
- (i) eine mit dem Zerhacker (14), den beiden Schalterbetätigungsvorrichtungen (48, 56), der Multiplexiereinheit und der Bezugsspannungsvorrichtung (66) verbundenen Steuereinheit (28), die alle Schalter der ersten und zweiten Gruppen von Schaltern (34, 36) in einer vorbestimmten Folge betätigt, die jeweils bei Vorhandensein des zweiten Zustandes des Zerhackers (14) fortgeschaltet wird, wodurch die erste Schalterbetätigungsvorrichtung (48) und die zweite Schalterbetätigungsvorrichtung (56) der Schalter (34, 36) jeweils so angeschlossen werden, daß jedes der Signalspeicherelemente (32) und die Multiplexiereinheit nacheinander adressiert werden, damit nacheinander das Videosignal an jedes Signalspeicherelement und an die Multiplexiereinheit angelegt wird, wobei die Multiplexiereinheit Eingangsanschlüsse aufweist, mit denen jede Zeile der elektrischen Signalspeicherelemente (32) an die Bezugsspannungsvorrichtung (66) angelegt wird und Offset-Spannungen des zuvor gespeicherten Videosignals beseitigt werden.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die elektrischen Signalspeicherelemente (32) Kondensatoren
sind, deren obere Beläge (38) so angeschlossen sind, daß
sie Videosignale einschließlich von Offset-Spannungen empfangen,
während die unteren Beläge (42) mit der ersten Gruppe von Schaltern
(34) verbunden sind.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die beiden Gruppen von Schaltern (34, 36)
und die Gruppe der Schalter (60) der Multiplexiereinheit
bidirektionale Transistorschalter sind.
4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Schalter (34) der ersten Gruppe MOS-Feldeffekttransistoren
sind, deren Drain-Elektroden (44) an die Ausgänge der
Signalspeicherelemente (32) angeschlossen sind, deren Gate-Elektroden
(46) an die erste Schalterbetätigungsvorrichtung (48)
angeschlossen sind und deren Source-Elektroden (50) an die zweite
Gruppe von Schaltern (36) angeschlossen sind.
5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Schalter (36) der zweiten Gruppe MOS-Feldeffekttransistoren
sind, deren Drain-Elektroden (52)
an die Ausgänge der ersten Gruppe von Schaltern (34) angeschlossen
sind, deren Gate-Elektroden (54) an die zweite
Schalterbetätigungsvorrichtung (56) angeschlossen sind und
deren Source-Elektroden (58) an die Multiplexiereinheit
angeschlossen sind.
6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Schalter (60) der Multiplexiereinheit
MOS-Feldeffekttransistoren sind, deren Drain-Elektroden (62)
an die Ausgänge der zweiten Gruppe von Schaltern (36) angeschlossen
sind, deren Gate-Elektroden (64) an die erste
Schalterbetätigungsvorrichtung (48) angeschlossen sind und
deren Source-Elektroden (65) an die Bezugsspannungsvorrichtung
(66) und an eine Wiedergabevorrichtung (26) angeschlossen
sind.
7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die beiden Schalterbetätigungsvorrichtungen
(48, 56) Y- bzw. X-Adressierungsregister sind, von denen
das Y-Adressierungsregister die zeilenweise Adressierung
der ersten Gruppe von Schaltern (34) sowie der Gruppe von
Schaltern (60) der Multiplexiereinheit vornimmt, während
das X-Adressierungsregister (56) die selektive spaltenweise
Adressierung der zweiten Gruppe von Schaltern (36)
vornimmt.
8. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet,
daß die Bezugsspannungsvorrichtung (66) MOS-Feldeffekttransistoren
enthält, deren Drain-Elektrode (74)
an eine Bezugsspannungsquelle angeschlossen ist, deren
Gate-Elektrode (72) an die Steuereinheit (28) für den Empfang
eines Vorladungsimpulses angeschlossen ist und deren
Source-Elektrode (70) an die Schalter (60) der Multiplexiereinheit
angeschlossen ist, wobei die Gate-Elektrode in
Abhängigkeit von einem Vorladungsimpuls ein Durchschalten
der Bezugsspannung an die Schalter der Multiplexiereinheit
bewirkt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/926,991 US4178612A (en) | 1978-07-21 | 1978-07-21 | Delta frame circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2929311A1 DE2929311A1 (de) | 1980-02-07 |
DE2929311C2 true DE2929311C2 (de) | 1988-11-17 |
Family
ID=25454001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792929311 Granted DE2929311A1 (de) | 1978-07-21 | 1979-07-19 | Schaltungsanordnung zum entfernen von offset-spannungen oder von festbild- stoersignalen aus videosignalen |
Country Status (6)
Country | Link |
---|---|
US (1) | US4178612A (de) |
JP (1) | JPS6017269B2 (de) |
DE (1) | DE2929311A1 (de) |
GB (1) | GB2026279B (de) |
HK (1) | HK28688A (de) |
IT (1) | IT1118192B (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4667239A (en) * | 1984-08-06 | 1987-05-19 | Texas Instruments Incorporated | Signal peaking device for single-line video input |
US4617593A (en) * | 1984-08-07 | 1986-10-14 | Texas Instruments Incorporated | Visible and near infrared imaging system |
US4622587A (en) * | 1984-08-07 | 1986-11-11 | Texas Instruments Incorporated | Monolithic delta frame circuit |
US4819068A (en) * | 1987-07-31 | 1989-04-04 | Texas Instruments Incorporated | Time discrete digital reformattor |
JP2563567B2 (ja) * | 1989-03-20 | 1996-12-11 | 松下電器産業株式会社 | 揺れ補正装置 |
JP2993144B2 (ja) * | 1991-02-22 | 1999-12-20 | 株式会社デンソー | イメージセンサ |
US5548329A (en) * | 1992-09-29 | 1996-08-20 | Hughes Aircraft Company | Perceptual delta frame processing |
US10122256B1 (en) | 2017-07-13 | 2018-11-06 | Infineon Technologies Austria Ag | Method and apparatus for zero-current switching control in switched-capacitor converters |
US10680512B2 (en) * | 2017-07-19 | 2020-06-09 | Infineon Technologies Austria Ag | Switched-capacitor converters with capacitor pre-charging |
US10224803B1 (en) | 2017-12-20 | 2019-03-05 | Infineon Technologies Austria Ag | Switched capacitor converter with compensation inductor |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4107736A (en) * | 1971-12-20 | 1978-08-15 | Image Transform, Inc. | Noise reduction system for video signals |
JPS5226974B2 (de) * | 1973-02-14 | 1977-07-18 | ||
US3904818A (en) * | 1974-02-28 | 1975-09-09 | Rca Corp | Removal of dark current spikes from image sensor output signals |
GB1515551A (en) * | 1975-04-25 | 1978-06-28 | British Broadcasting Corp | Noise reduction in electrical signals |
-
1978
- 1978-07-21 US US05/926,991 patent/US4178612A/en not_active Expired - Lifetime
-
1979
- 1979-06-11 GB GB7920185A patent/GB2026279B/en not_active Expired
- 1979-07-11 IT IT49719/79A patent/IT1118192B/it active
- 1979-07-18 JP JP54091448A patent/JPS6017269B2/ja not_active Expired
- 1979-07-19 DE DE19792929311 patent/DE2929311A1/de active Granted
-
1988
- 1988-04-21 HK HK286/88A patent/HK28688A/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JPS6017269B2 (ja) | 1985-05-01 |
JPS5518195A (en) | 1980-02-08 |
IT1118192B (it) | 1986-02-24 |
US4178612A (en) | 1979-12-11 |
DE2929311A1 (de) | 1980-02-07 |
GB2026279B (en) | 1983-01-06 |
IT7949719A0 (it) | 1979-07-11 |
HK28688A (en) | 1988-04-29 |
GB2026279A (en) | 1980-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3221972C2 (de) | ||
DE60105393T2 (de) | X-Y-Adressen-Festkörperbildaufnehmer | |
DE69918899T2 (de) | Spalteverstärkerarchitektur in einem aktiven Pixelsensor | |
DE2936703C2 (de) | ||
DE3348327C2 (de) | ||
EP2040458B1 (de) | Bildsensor | |
DE3220958A1 (de) | Fluessigkeitskristall-matrixanzeigeanordnung | |
DE2652710A1 (de) | Einrichtung zur farbbildzerlegung | |
EP0878091A1 (de) | Farbbildsensor für kurzzeitbelichtung | |
EP2600609A2 (de) | Bildsensor und Verfahren zum Auslesen eines Bildsensors | |
DE2609731A1 (de) | Festkoerper-bilderfassungsvorrichtung | |
DE2938499A1 (de) | Festkoerper-bildaufnahmevorrichtung | |
DE2755552A1 (de) | Festkoerper-fernsehkamera | |
DE1289549B (de) | Bildwandlersystem | |
DE2929311C2 (de) | ||
DE2210303A1 (de) | Aufnehmer zum Umwandeln eines physikalischen Musters in ein elektrisches Signal als Funktion der Zeit | |
DE102010051986B4 (de) | Bildsensor | |
DE102010035811A1 (de) | Bildsensor und Verfahren zum Auslesen eines Bildsensors | |
DE2828119A1 (de) | Strahlungsabtastsystem | |
DE2847992C2 (de) | Festkörper-Bildaufnahmevorrichtung | |
DE2854784C2 (de) | ||
DE2823633A1 (de) | Fernsteueranlage fuer eine fernsehkamera | |
DE3213524A1 (de) | Fernsehaufnahmeanordnung mit einem feststoffbildaufnahmepaneel | |
DE2504245C2 (de) | ||
DE3007465C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT. |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition |