DE2929051A1 - Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung - Google Patents

Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung

Info

Publication number
DE2929051A1
DE2929051A1 DE19792929051 DE2929051A DE2929051A1 DE 2929051 A1 DE2929051 A1 DE 2929051A1 DE 19792929051 DE19792929051 DE 19792929051 DE 2929051 A DE2929051 A DE 2929051A DE 2929051 A1 DE2929051 A1 DE 2929051A1
Authority
DE
Germany
Prior art keywords
grids
grid
webs
base material
family
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19792929051
Other languages
English (en)
Inventor
Hans Juergen Reuter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rheinmetall Air Defence AG
Original Assignee
Oerlikon Contraves AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oerlikon Contraves AG filed Critical Oerlikon Contraves AG
Publication of DE2929051A1 publication Critical patent/DE2929051A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0287Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681Mesh conductors, e.g. as a ground plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09945Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4641Manufacturing multilayer circuits by laminating two or more circuit boards having integrally laminated metal sheets or special power cores

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

  • Mehrschichtige gedruckte Leiterplatte und Verfahren
  • zu ihrer Auslegung Die Erfindung betrifft ein Verfahren zur Auslegung von elektrisch leitenden Schichten eines mehrschichtigen flächigen Basismaterials zur Herstellung von gedruckten Schaltungen, wobei auf zwei Aussenebenen und mindestens zwei Zwischenebenen des Basismaterials je eine leitende Schicht anyeordnet ist und die leitenden Schichten durch Isolierschichten getrennt werden.
  • Die Auslegung innenliegender, elektrisch leitender Schichten in einem flächigen Basismaterial, als eine Art Universalverr fahren, findet man beispielsweise in der DE-A-1926590 beschrieben, bei dem die einzelnen Isolierplatten oder Folien, welche beim Zusammenbau zu einer Art mehrschichtiger Leiterplatte die inneren Ebenen bilden, mit einem aus einer sich wiederholenden gleichartigen Anordnung von Anschlusspunkten und Verbindungsleitern gebildeten Universalraster bedruckt sind. Die universelle Verwendung des gezeigten Rasters beruht darauf, dass es möglich ist, eine praktisch beliebige Auswahl der metallisierten Flächen zu isolieren, oder anders ausgedrückt, durch Unterbrechen einzelner Leiter nur ausgewählte Fläcn#en untereinander zu verbinden. Damit werden diese Universalraster vor dem Zusammenbau zu einer mehrschichtigen Leiterplatte auf die zu realisierende Schaltung konditioniert, dies mit einem wesentlich geringeren Arbeitsaufwand als es bei einer Neuanfertigung des entsprechenden Leiterbildes nötig wäre. Das fertiggestellte Basismaterial, also die mehrschichtige Leiterplatte, ist für eine dichte Anordnung von elektrischen Komponenten nicht geeignet, da für jeden Anschluss ein durch die Schichten hindurch verbindender Stift benötigt wird; sie ist auch nur noch für diese einzige vorgesehene Schaltung verwendbar.
  • Ein Layoutverfahren in dem universelle Leiterbilder Anwendung finden ist beispielsweise aus der DE-A-2629303 bekannt, bei dem die Leitungsführungsvorlage, das ist ein vergrössertes Layout oder eine Zeichnung eines gedruckten Leitermusters, welches auf fotographischem Weg zur Bildung eines "Werkzeugoriginals" verkleinert wird, als spezielles Muster für eine bestimmte Art von Schaltungskarte oder als universelles Muster für viele Schaltungskartenarten ausgelegt ist. Die erforderlichen Aenderungen zur Bildung einer speziellen Leitungsführungsvorlage eines Schaltungsmusters sind von einem relativ geringen Ausmass im Vergleich zu dem Zeichnungsaufwand, der zur Herstellung einer vollständigen Leitungsführungsvorlage erforderlich ist. Damit werden die Universalraster der Innenebenen ebenfalls auf nur eine vorgesehene Schaltung konditioniert, sodass das fertiggestellte Basismaterial, die mehrschichtige Leiterplatte, auch in diesem Fall nur für eine enge Anwendung, nämlich für eine einzige Schaltung verwendbar ist. Diese Lehre zeigt also ein universelles Layoutverfahren, bei dem die universell verwendbaren Druckvorlagen nach der Funktion der zu realisierenden Schaltung abgeändert werden.
  • In der zitierten DE-A-2629303 wird unter anderem angegeben: die Anwendung von universellen Schaltungen, vorgefertigt und als zusammengebaute Einheit getestet, für eine Vielzahl von Anwendungsgebieten ohne die Notwendigkeit, rechnerische oder empirische Entwurfsarbeit leisten zu müssen, befreit den Schaltungskartenentwerfer von der sehr umfangreichen Aufgabe, die normalerweise mit der Schaffung von speziellen Mehrschichtkarten verbunden ist. Aus den vorangehenden Ausführungen ist jedoch zu erkennen, dass diese Aussage nicht zutrifft; die Platten sind in der Tat nicht universell anwendbar. Sie sind zwar für gewisse, dafür vorgesehene Arten von einander ähnlichen Schaltungen ohne Aenderung, für andere Schaltungen jedoch nicht ohne Aenderung verwendbar, das heisst, für beliebige Schaltungen ist eine solche vorgefertigte Einheit nicht anwendbar und daher nicht universell.
  • Obwohl diese Layoutverfahren, die zum Teil symmetrische Raster als universelle Leiterbilder verwenden um den Aufwand der Auslegung von Leiterbahnen zu verkleinern, schon ein sehr rationelles Vorgehen darstellen, ist das Endprodukt, die mehrschichtige Leiterplatte, nur eng problemorientiert verwendbar. Eine Lagerhaltung hängt von den gebrauchten Stückzahlen der diesen vorgefertigten Leiterplatten zugehörigen Schaltung ab; zwischen Bedarf und Nachlieferung, bei verhältnismässig kleinen Aenderungen in der Schaltung, liegt der ganze Fabrikationsvorgang. Das Arbeiten mit mehrschichtigen Leiterplatten birgt immer noch eine in sich gegebene Schwerfälligkeit.
  • Es ist die Aufgabe dieser Erfindung, ein ohne Aenderung universell anwendbares, vorfabriziertes und damit ab Lager beziehbares Basismaterial zu schaffen, zur Herstellung von ein-oder zweiseitigen gedruckten Schaltungen, im Additiv- oder Subtraktivverfahren oder Multiwire-Verfahren mit mindestens zwei Zwischenebenen eines elektrisch leitenden Flächengitters, welche nach Bedarf zur Stromversorgung, Abschirmung, W&rmeleiter und/oder Wärmeverteiler verwendet werden können, Damit soll ein mehrschichtiges Basismaterial zur Verfügung stehen, das bezüglich der konstruktiven Freiheit annähernd wie ein übliches Basismaterial ohne Zwischenschichten zur Herstellung von ein- und zweiseitigen Leiterplatten verwendet werden kann. Da durch die eingebetteten Flächengitter zum Beispiel die Stromversorgung oder Abschirmung nicht mehr auf der Oberfläche der Leiterplatte angeordnet werden muss, steht diese vollumfänglich der Leiterführung der vorgesehenen Schaltung zur Verfügung. Dadurch ist eine intensive Flächennutzung möglich. Die konstruktiven Freiheiten zur Ausführung einer gegebenen Schaltung, also die Plazierung der Bauelemente mit der nötigen Leiterführiang zu denselben, sollen möglichst gross sein, das heisst, es sollen viele Stellen für Anschlussbohrungen zu den Innenebenen sowie Zonen für die Durchstiegsbohrungen von der einen zur anderen äusseren Schaltungsebene systematisch und möglichst dicht über die gesamte Nutzfläche der Leiterplatte verteilt sein, wobei die Zonen für die Durchstiegsbohrungen im Verhältnis zur elektrisch leitenden Fläche so gross wie möglich gehalten werden soll, damit elektrische Komponenten beliebiger Kontaktdurchmesser und Kontaktformen verwendet werden können. Die konstruktiven Freiheiten zur Ausführung einer gegebenen Schaltung sind gross; man ist lediglich durch einen Anschlussplan, der die Topologie des eingebetteten Rasters nach aussen vermittelt, in der Wahl der Anschluss- oder Durchstiegsstellen eingeschränkt. Im Sinne der Erfindung erlauben die gebotenen konstruktiven Freiheiten, dass bei der Auslegung einer beliebigen Schaltung keine konstruktiven Kompromisse wegen dem eingebetteten Raster eingegangen werden müssen.
  • Diese Aufgabe wird durch die im kennzeichnenden Teil des Hauptanspruches angegebene Erfindung gelöst.
  • Im folgenden wird die Erfindung unter Bezugnahme auf die Zeichnungen näher beschrieben. Die Dimensionierung der Leiter flächen, das heisst ihre Abstände zueinander sowie die Abstände der Querverbindungen, zum Zweck einer elektrischen Vermaschung, ist im Prinzip frei wählbar. Wegen der weitverbreiteten Normierung der elektrischen Bauelemente, wird eine Ausführungsform auf den am meisten verwendeten Massstab, den Zehntelzollraster bezogen. In allen Figuren werden gleiche Begriffe, wie beispielsweise Ebene oder Anschlussstelle, mit gleichen Bezugszeichen versehen.
  • Fig. 1 zeigt ein Flächengitter mit freier Dimensionierung Fig. 2 zeigt drei wie in Figur 1 abgebildete Flächengitter funktionell übereinandergelegt.
  • Fig. 3 zeigt ein weiteres, speziell auf Dual-In-Linie (PILZ Gehäuse abgestimmtes Flächengitter.
  • Fig. 4 zeigt zwei wie in Figur 3 abgebildete Flächengitter funktionell übereinandergelegt.
  • Fig. 5 und Fig. 6 zeigen weitere Möglichkeiten, wie zwei wie in Figur 3 dargestellte Flächengitter funktionell zueinander angeordnet werden können.
  • Fig. 7 und Fig. 8 zeigen verschiedene, aus drei wie in Figur 3 dargestellte Flächengittern gebildete Raster.
  • In Figur 1 wird eine frei dimensionierte Ausführungsform von funktionell zusammenwirkenden Flächengittern dargestellt. Die Leiterstege S sind äquidistant quer zu ihrer Richtung mit n stromleitenden Verbindungsstegen, den Maschenstegen Sm, unten einander verbunden, das heisst, sie sind elektrisch vermascht (meshed circuit). Die Abstände der Anschlusspunkte P können nach den Massstäben eines beliebigen Rasters ausgewählt werden, die Dimensionierung der leiterfreien Zonen für die Durchstiegsbohrungen von der einen äusseren Schaltungsebene zur andern, die Durchstiegszonen Oz, ergibt sich aus dem Abstand der stromleitenden Stege 5 mit der Richtung n, bezien hungsweise dem Leiterabstand E und dem Abstand der quer n dazu verlaufenden Verbindungsstege mit der Richtung m, beziehungsweise dem Maschenabstand E . In Figur 2 erkennt man m drei, wie in Figur 1 dargestellte Flächengitter in den Ebenen a, b und c funktionell übereinander angeordet um beispielsweise einen Stromversorgungsraster für +15V/OV/-15V zu bilden. Zum Zwecke der besseren Darstellung, sind die Anschlussstellen zweier Flächengitter verschieden ausgerastert. Die aktiven elektrischen Bauelemente können nun so plaziert werden, dass die Stromversorgungsanschlüsse in der Nähe von den über die ganze Nutzfläche verteilten, den einzelnen Flächengittern angehörenden Stellen für Anschlussbohrungen Pa, Pb und P an den Stromversorgungsraster angeordnet sind. Da in c dieser Anordnung die Verbindungsstege 5 deckungsgleich überm einanderliegen und durch eine Anschlussbohrung kurzgeschlossen würden, sind an den kritischen Stellen, hier die Kreuzungspunkte, keine Anschlussstellen oder Lötaugen vorgesehen.
  • In der dargestellten Ausführungsform liegen diese drei Flächengitter, durch eine Isolierschicht voneinander getrennt, in einem Dielektrikum eingebettet, und sind nur durch entsprechende Bohrungen von aussen erreichbar.
  • Figur 3 zeigt eine weitere Ausführungsform von funktionell zusammenwirkenden Flächengittern mit Maschenstegen. Die schwarzen Flächenteile stellen eine stromleitende Beschichtung mit Stellen für Anschlussbohrungen P dar, die weissen Flächenteile tragen keine stromleitende Beschichtung. Die Dimensionierung ist gemäss dem gewählten Beispiel nach dem Zehntelzoll-Raster und hier beispielsweise für DIL-Gehäuse mit 16 Anschlüssen ausgelegt. Man erkennt die Stellen für die Anschlussbohrungen P und die stromleitungsfreien Zonen Oz für die Durchstiegsbohrungen. In den stromleitenden Stegen sind weitere Stellen O für die Durchstiegsbohrungen angebracht, damit soll eine Variante mit grösserem Leiterquerschnitt gezeigt werden, ohne an Fläche für die Durchstiege einzubüssen. Werden zwei dieser Flächengitter zu einer funktionellen Einheit übereinandergelegt, so entsteht zum Beispiel der in Figur 4 abgebildete Raster. Zum Zwecke der besseren Darstellung, sind die stromleitende Stege eines Flächengitters ausgerastert gezeichnet. Man erkennt, wie die zur längeren Kante der Durchstiegszonen Oz parallel verlaufenden Leitungsstege einen Abstand von drei mal Einzehntelzoll aufweisen, das ist der Abstand der in zwei parallelen Reihen verlaufenden Anschlüsse eines DIL Bauelements. In gleichmässigen Abständen, die auf ein DIL-Gehäuse mit 16 Anschlüssen abgestimmt sind, verlaufen quer dazu die Vermaschungsstege, derart, dass sie in diesem Raster deckungsgleich aufeinander liegen. An die voneinander isolierten, stromleitenden Ebenen a und b werden die gewünschten Potentiale angelegt und durch Anschlussbohrungen von den zur Längsseite der Durchstiegszonen 0 parallel verlaufenden Stegen abgegriffen. Zwischen zwei benachbarten Stegen liegt die auf den Raster aufgebrachte Potentialdifferenz zur Stromversogung oder der Potentialabgriff der elektrischen Komponenten. Die Anschlussstellen an den sich deckenden Vermaschungsstegen in Richtung m, können wegen Kurzschlussbildung nicht benützt werden, hingegen kann man die gemeinsamen Durchstiegsstellen ausnützen. Die Stromversorgung einer mehrschichtigen Leiterplatte, die als innere Ebenen einen wie beispielsweise in Figur 4 abgebildeten Stromversorgungsraster enthält, erlaubt eine maximale Bestückungsdichte von 44 elektrischen Komponenten in DIL-Gehäusen mit 16 Anschlüssen. Diese dichte Bestückung ist auf einem ab Lager beziehbaren Basismaterial möglich, ohne konstruktive Veränderungen anbringen zu müssen.
  • Zwei weitere Möglichkeiten, in Abwandlung des in Figur 4 gezeigten Rasters, sind die in den Figuren 5 und 6 dargestellten Anordnungen von zwei Flächengittern. Diese Varianten sind nützlich, wenn beispielsweise die wie in Figur 5 dargestellten, besonders grossen Durchstiegszonen benötigt werden, was bei Schaltungen mit vielen Analogbausteinen oft der Fall ist, oder wenn möglichst viele Anschlussstellen an den Raster und viele Durchstiegszonen vorhanden sein sollen, wie es beispielsweise in Figur 6 dargestellt ist. In diesen beiden Ausführungen sind die Raster natürlich nicht mehr optimal auf 16-Pin-DIL Gehäuse abgestimmt, sie zeigen aber die Variationsmöglichkeiten, die es erlauben in die Nähe der optimalen Auslegung von speziellen Normgruppen zu kommen. Jeder dieser, aus zwei Flächengittern gebildete Raster ist jedoch schaltungstechnisch universell verwendbar, da sich Anschlussbohrungen an den Raster und Durchstiegsbohrungen in den Durchstiegszonen gleichmässig über die ganze Nutzfläche anbringen lassen.
  • In den Figuren 7 und 8 erkennt man drei der in Figur 3 dargestellten Flächengitter funktionell übereinander angeordnet und so zu einem 3-schichtigen Raster ausgebildet. Zur besseren Darstellung sind zwei von den drei Flächengittern verschieden stark ausgerastert. Wieder bestehen mehrere Möglichkeiten die Flächengitter anzuordnen, zwei davon sind hier dargestellt. Der Raster in Figur 7 enthält noch Durchstiegszonen Oz, beim Raster in Figur 8 sind, bei dieser Anordnung und der Dimensionierung des gewählten Flächengitters grössere Durchstiegszonen nicht mehr möglich, jedoch sind die Stellen für Anschlussbohrungen an den Raster und die in den stromleitenden Stegen enthaltenen Stellen O für die Durchstiegsbohrungen gleichmässig über die gesamte Nutzfläche des Basismaterials verteilt. Während bei der Anordnung in Figur 7 ein viertes Flächengitter einen ähnlichen Raster wie der in Figur 8 abgebildete ergeben würde, allerdings mit vier funktionellen Ebenen, kann in der Anordnung von Figur 8, ohne die Dimension der verwendeten Flächengitter zu ändern, kein weiteres Flächengitter mehr zugeordnet werden.
  • Prinzipiell ist es möglich, bei entsprechender Dimensionierung der verwendeten Flächengitter einen N-schichtigen Raster mit oder ohne Durchstiegszonen aufzubauen. So kann für diverse Anwendungsgebiete, zum Beispiel Digitaltechnik mit vorwiegend normierten integrierten Schaltungen, Analogtechnik mit gemischtnormierten Bauteilen oder freier Diskretaufbau, ein universell anwendbares Basismaterial anwendungsorientiert vorfabriziert werden. Ein Raster, wie er zum Beispiel in Figur 8 dargestellt ist, und nach Bedarf auf N Schichten erweitert, ist nicht nur für DIL-Gehäuse verwendbar, sondern für alle Typen von Schaltungsaufbau.

Claims (3)

  1. PatentansprUche ro Verfahren zur Auslegung von elektrisch leitenden Schichten eines mehrschichtigen flächigen Basismaterials -zur Herstellung von gedruckten Schaltungen, wobei auf zwei Aussenebenen und mindestens zwei Zwischenebenen des Basismaterials je eine leitende Schicht angeordnet ist und die leitenden Schichten durch Isolierschichten getrennt werden, und wobei die auf den Zwischenebenen angeordneten leitenden Schichten als einander deckungsgleiche Flächengitter ausgebildet sind, welche zwei Familien von zueinander parallelen Stegen aufweisen, die in je einer Richtung (m, n) im wesentlichen um die Länge je eines Abstandvektors (Em En> beabstandet sind, dadurch gekennzeichnet, dass ausgehend von einem ersten, einer Aussenebene benachbarten Flächengitter (a), die anderen Flächengitter (b, c) nacheinander und schrittweise in der Reihenfolge wachsender Entfernung vom ersten Flächengitter derart verschoben angeordnet werden, dass die Stege mindestens einer Familie in einem der Flächengitter die Stege derselben Familie in dem in dieser Reihenfolge vorangehenden Flächengitter nicht überdecken.
  2. 2. Verfahren nach Anspruch 1 zur Auslegung von N auf Zwischenebenen angeordneten elektrisch leitenden Schichten, dadurch gekennzeichnet, dass die Stege einer Familie in einem Flächengitter gegenüber den Stegen derselben Familie in dem in der Reihenfolge vorangehenden Flächengitter im wesentlichen um den N-ten Teil des dieser Familie zugehörigen Abstandvektors verschoben werden.
  3. 3. Mehrschichtiges flächiges Basismaterial zur Herstellung von gedruckten Schaltungen, ausgelegt nach dem Verfahren nach Anspruch 1.
DE19792929051 1978-08-07 1979-07-18 Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung Withdrawn DE2929051A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH837178A CH630211A5 (en) 1978-08-07 1978-08-07 Method for designing electrically conductive layers for producing printed circuits, as well as a multilayer base material for carrying out the method

Publications (1)

Publication Number Publication Date
DE2929051A1 true DE2929051A1 (de) 1980-02-21

Family

ID=4339288

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19792929051 Withdrawn DE2929051A1 (de) 1978-08-07 1979-07-18 Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung
DE19797920553U Expired DE7920553U1 (de) 1978-08-07 1979-07-18 Mehrschichtige gedruckte leiterplatte

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE19797920553U Expired DE7920553U1 (de) 1978-08-07 1979-07-18 Mehrschichtige gedruckte leiterplatte

Country Status (5)

Country Link
BE (1) BE877835A (de)
CH (1) CH630211A5 (de)
DE (2) DE2929051A1 (de)
IT (1) IT1122415B (de)
LU (1) LU81559A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3020196A1 (de) * 1980-05-28 1981-12-10 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Mehrebenen-leiterplatte und verfahren zu deren herstellung
FR2512315A1 (fr) * 1981-09-02 1983-03-04 Rouge Francois Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3020196A1 (de) * 1980-05-28 1981-12-10 Ruwel-Werke Spezialfabrik für Leiterplatten GmbH, 4170 Geldern Mehrebenen-leiterplatte und verfahren zu deren herstellung
FR2512315A1 (fr) * 1981-09-02 1983-03-04 Rouge Francois Ebauche de circuit electrique multicouche et procede de fabrication de circuits multicouches en comportant application
EP0074303A1 (de) * 1981-09-02 1983-03-16 François Rouge Entwurf einer mehrschichtigen elektrischen Schaltung und ihre Verwendung in dem Verfahren zur Herstellung mehrschichtiger Schaltungen

Also Published As

Publication number Publication date
BE877835A (fr) 1979-11-16
IT7924908A0 (it) 1979-08-03
LU81559A1 (de) 1979-10-31
IT1122415B (it) 1986-04-23
DE7920553U1 (de) 1979-10-11
CH630211A5 (en) 1982-05-28

Similar Documents

Publication Publication Date Title
DE69327132T2 (de) Schalt-Zwischenebene und Zwischenverbindungssystem zum Untereinanderverbinden einer grossen Anzahl von Signalen
DE69800514T2 (de) Leiterplatte mit primären und sekundären Durchgangslöchern
DE69715072T2 (de) Kompakter Mikrowellenmodul
DE1616734A1 (de) Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers
DE1591199B1 (de) Schaltungsanordnung fuer elektronische Schaltungen
DE2129132A1 (de) Elektrische Schaltungsanordnung und Verfahren zu deren Herstellung
DE3011068A1 (de) Elektrische gegenplatte und verfahren zu ihrer herstellung
DE10164606B4 (de) Flip-Chip-Halbleitereinrichtung mit außerhalb von Energiezufuhranschlussflächen angeordneten Signalanschlussflächen
DE69831390T2 (de) Vorrichtung und Verfahren zur Verbindung zwischen zwei elektronischen Anordnungen
DE19627663A1 (de) Oberflächenmontierbefestigungen von Nebenplatinen an Hauptplatinen
DE60020193T2 (de) Mehrschichtige Leiterplatte
DE2929050A1 (de) Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung
DE2929051A1 (de) Mehrschichtige gedruckte leiterplatte und verfahren zu ihrer auslegung
DE102004022755A1 (de) Mehrschichtige Substratanordnung zur Reduzierung der Layout-Fläche
DE102020116233A1 (de) Schaltungsträger mit Anschlussflächenfeld und Verfahren zum Herstellen eines Anschlussflächenfelds auf einem Schaltungsträger
DE2929052A1 (de) Mehrschichtige, gedruckte leiterplatte und verfahren zu ihrer auslegung
WO1999053545A1 (de) Folie als träger von integrierten schaltungen
DE2627297C2 (de) Mehrschichtige, gedruckte Schaltungsplatte
DE102008041072B4 (de) Elektromagnetische Bandabstandsstruktur und Schaltungsplatine
DE19531651C2 (de) Verfahren zur Anordnung von Leiterbahnen auf der Oberfläche eines Halbleiterbauelements
DE1916308A1 (de) Traegerplatte fuer gedruckte Schaltungen
DE9015468U1 (de) Elektronischer Schaltungsaufbau als Zusatz für eine elektronische Schaltung
DE2629303A1 (de) Mehrschichtige gedruckte schaltungskarte und verfahren zu ihrer herstellung
DE3336227C2 (de) Leiterplatte
DE3626325C2 (de)

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
8139 Disposal/non-payment of the annual fee