DE3336227C2 - Leiterplatte - Google Patents
LeiterplatteInfo
- Publication number
- DE3336227C2 DE3336227C2 DE19833336227 DE3336227A DE3336227C2 DE 3336227 C2 DE3336227 C2 DE 3336227C2 DE 19833336227 DE19833336227 DE 19833336227 DE 3336227 A DE3336227 A DE 3336227A DE 3336227 C2 DE3336227 C2 DE 3336227C2
- Authority
- DE
- Germany
- Prior art keywords
- openings
- circuit board
- fields
- field
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
- H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K9/00—Screening of apparatus or components against electric or magnetic fields
- H05K9/0007—Casings
- H05K9/002—Casings with localised screening
- H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/044—Details of backplane or midplane for mounting orthogonal PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0707—Shielding
- H05K2201/0715—Shielding provided by an outer layer of PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09236—Parallel layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09318—Core having one signal plane and one power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09336—Signal conductors in same plane as power plane
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
- Structure Of Printed Boards (AREA)
Description
Die Erfindung betrifft eine Leiterplatte mit Feldern zur Aufnahme von Steckern mit Öffnungen, angeordnet
jeweils in drei nebeneinander liegenden Spalten, mit Verbindungsleitungen, die jeweils eine bestimmte Öffnung
einer Spalte in einem Feld mit derselben bestimmten Öffnung derselben Spalte in allen anderen Feldern
verbinden.
Derartige Leiterplatten sind bekannt (US-PS 62 899). Es sind Busplatinen, in die eine Vielzahl
mehrpoliger Stecker eingesteckt werden kann derart, daß ein bestimmter Kontakt jedes Steckers mit einem
bestimmten Bus verbunden wird. Ein Bus wird durch die Verbindungsleitungen zwischen bestimmten Öffnungen
der Felder gebildet. Eine bestimmte Öffnung innerhalb eines Feldes der Leiterplatte ist also mit allen innerhalb
der anderen Felder an gleicher Stelle angeordneten öffnungen verbunden. Die zur Aufnahme dieses Steckers
in einem Feld bestimmten Öffnungen werden durch drei nebeneinander und parallel zueinander angeordneten
Spalten von Öffnungen gebildet. In einer Zeile ergeben sich also bei drei nebeneinander angeordneten Spalten
drei nebeneinander angeordnete Öffnungen. Die Verbindungsleitungen verlaufen senkrecht zu diesen Spalten.
Daher bereitet die kreuzungsfreie Anordnung der Verbindung der drei Spalten je eines Feldes mit den drei
Spalten aller anderen Felder Schwierigkeiten. Dies insbesondere, wenn es erwünscht ist, auf einer Seite der
Leiterplatte großflächige Abschirmflächen vorzusehen, die zur Vermeidung von Störungen oder dgl. geerdet
oder anderweitig mit Schutzpotentialen beaufschlagt werden.
Die geometrische Anordnung der Verbind;>ngsleitun-
gen und der Öffnungen für die Stecker werden dann besonders schwierig, wenn die Stecker 96polig ausgebildet
sind, & h. drei Spalten zu je 32 Öffnungen aufweisen. Bisher konnte man einlagige Leiterplatten bspw. der
Gesamtabmessung von 13 ■ 424 cm, für 96polige Stek-
;ä ker nicht so ausbilden, daß auf einer Seite die Verbindungsleitungen
und auf der anderen Seite — diesen gegenüberliegend — Abschirmflächen angeordnet sind.
Dies war seither nur mit drei- oder mehrlagigen Leiterplatten möglich.
Aufgabe der Erfindung ist es, eine Leiterplatte der eingangs genannte Art zu schaffen, bei der auf der einen
Seite die Verbindungsleitungen angeordnet und auf der anderen Seite diesen gegenüberliegend Abschirmflächen
vorgesehen werden können, wobei eine besonders dichte Anordnung der Verbindungsleitungen möglich
sein soll. Insbesondere soll eine solche zweilagige Leiterplatte für 96polige Steckverbindungen geeignet sein.
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß, mit Ausnahme eines der beiden äußersten
Felder, innerhalb eines Feldes eine weitere Spalte von HilfsÖffnungen vorgesehen ist, daß ferner in jeder Zeile
auf der Oberseite der Leiterplatte die Öffnungen der ersten Spalte eines Feldes mit den Öffnungen derselben
Spalte der benachbarten Felder durch Verbindungslei-
tungen verbunden sind, die an den Öffnungen der anderen Spalten in derselben Zeile auf einer Seite vorbeigeführt
sind, daß ferner die öffnungen der zweiten Spalte eines Feldes mit den Öffnungen derselben Spalte der
benachbarten Felder durch Verbindungsleitungen verbunden sind, die an den öffnungen der anderen Spalten
in derselben Zeile auf der anderen Seite vorbeigeführt sind, und daß ferner die Öffnungen der dritten Spalte
zur einen Seite hin direkt durch eine ebenfalls auf der Oberseite der Leiterplatte angeordnete Verbindungsleitung
mit den HilfsÖffnungen des jeweils benachbarten Feldes derselben Zeile verbunden sind und mit der
HilfsÖffnung desselben Feldes durch eine Verbindungsleitung auf der Unterseite der Leiterplatte verbunden
sind, und daß ferner auf der Unterseite der Leiterplatte die Fläche zwischen den Feldern mit Abschirmflächen
versehen sind, die im Bereich der Felder miteinander durch Verbindungsleitungen verbunden sind, die zwischen
den Zeilen von Öffnungen hindurchgeführt sind.
Ein Ausführungsbeispiel der Erfindung wird im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es stellt dar
Ein Ausführungsbeispiel der Erfindung wird im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es stellt dar
F i g. 1 einen Querschnitt durch ein Ausführungsbeispiel;
F i g. 2 eine Draufsicht auf die Oberseite der Leiterplatte nach Fig. 1, entsprechend der Ansicht H-II in
Fig.1;
F i g. 3 eine Draufsicht auf die Unterseite der Leiterplatte nach Fig. 1, entsprechend einem Schnitt entlang
der Linie III-III in Fig. 1;
Fig.4 eine perspektivische Darstellung eines Ausschnitts
des Ausführungsbeispiels nach F i g. 1 bis 3.
Auf der Leiterplatte 1 sind beidseitig Bahnen bzw. Flächen aus elektrisch leitendem Material vorgesehen
(ζ. B. Kupfer mit Zinn überzogen). Die Belegung der
Oberseite ist in F i g. 2 dargestellt, wobei die elektrisch leitenden Flächen schwär gezeichnet sind; die Belegung
der Unterseite ist in F i g. 3 dargestellt, wobei ebenfalls die elektrisch leitenden Flächen schwarz dargestellt
sind; F i g. 3 stellt dabei zwar die Unterseite dar, jedoch auch von oben gesehen (vgl. die Einzeichnung der Linien
H-II und III-III in Fig. 1), um leichter bei der Anschauung
beider Figuren vermitteln zu können, welche Bahnen übereinander beidseitig der Leiterplatte 1 angeordnet
sind. Dabei ist mit 2 die Oberseite und mit 3 die Unterseite bezeichnet
Die Leiterplatte 1 ist mit einer Vielzahl von Öffnungen versehen. Die Öffnungen dienen zur Aufnahme der
Stifte von mehrpoligen Steckern, wobei das Ausführungsbeispiel davon ausgeht, daß in den einzelnen Feldern
von Öffnungen, die jeweils für einen Stecker vorgesehen sind, 96polige Stecker eingesteckt werden, d. h.
Stecker, die mit 96 Stiften versehen sind
Das Feld Fi als linkes äußerstes Feld enthält keine
Spalte h von Hiifsöffnungen. Die Spähe h ist jeweüs
einseitig (im Beispiel: links) außerhalb der andern Spalten
A, B, Cvorgesehen. Die Felder F2 bis F21 enthalten je
drei Spalten A, B, C von Öffnungen und ferner, noch jeweils in demselben Feld, eine Spalte Ji von Hilfsöffnungen.
Die Felder F2,.., F2i enthalten also 32 Zeilen mit vier
Öffnungen h, A, B, C. Ein Stecker für ein Feld F weist aber nur Stifte für die Öffnungen A, B, C, nicht jedoch
für die HilfsÖffnungen k, auf. Zur Aufnahme von Stiften eines Steckers sind nur die Spalten A, B, Cvorgesehen.
Bei drei Spalten A, B, C und 32 Zeilen Zi, Z2, ..., Z32
ergibt sich also die Eignung für einen 96poligen Stecker.
Die Leiterplatte 1 ist als Busplatine ausgebildet, bei
der die Öffnungen der 21 Felder F\,.., F21 untereinander
so verbunden sind, daß jeweils die Öffnungen A einer bestimmten Zeile eines Feldes mit allen weiteren
Öffnungen A aller anderen Felder in derselben Zeile verbunden sind. Dasselbe gilt für die Öffnungen B und C
jedes Feldes.
Daß beim äußersten linken Feld F\ die Spalte h von
HilfsÖffnungen fehlt, hat seinen Grund darin, daß diese dort — wie noch gezeigt wird — zur Herstellung der
gewünschten Verbindungen nicht erforderlich sind.
Alle Öffnungen (vgl. z. B. die Öffnung 40) sind jeweils derart ausgebildet, daß sie durch die Leiterplatte hindurchgehen
und auf beiden Seiten mit einem gewissen — im Ausführungsbeispiel quadratischen — Bereich leitenden
Materials umgeben sind; sie sind auch entlang der zylindrischen Wand der Bohrung, die durch die Leiterplatte
J hindurchgeht, mit leitendem Material belegt, wie dies durch die Strichstärke in Fi g. 1 angedeutet ist.
Das bedeutet, daß der quadratische Bereich auf der Oberseite 2 über den leitenden Bereich entlang der
Wandung der Bohrung auch mit dem leitenden Bereich auf der Unterseite der Leiterplatte 1 verbunden ist.
Im folgenden werden, soweit erforderlich, die Bezeichnungen h. A, B, C für die Öffnungen, y: nachdem, in
welcher Zeile sie vorgesehen sind, mit einem entsprechenden Index bezeichnet; die Zugehörigkeit zu einem
bestimmten Feld wird mit der Bezeichnung dieses Feldes in Klammern bezeichnet. Die Öffnung A, (Fj) bezeichnet
die Öffnung A in der /-ten Zeile im /ten Feld; die Öffnung 40 ist die Öffnung C, (F2).
Die Verbindung der einzelnen Öffnungen A-A- ...-A, B-B- ...-B, C-C- ... -Csoll im folgenden anhand einer
Zeile dargestellt werden. Die Erläuterungen gelten für alle Zeilen. Der Index für die Zeilen ist daher in diesem
Zusammenhang nicht erforderlich.
Die Öffnung A(Fi) ist mit der Öffnung A(F2) durch die
Verbindungsleitung 41 verbunden, die auf einer Seite, nämlich in Fig. 1 unten, an den Öffnungen SCFi, C(Fi)
und AfF2) vorbeigeführt ist. Dasselbe gilt für die Verbindungsleitung
42 zwischen A(F2) und der nächsten Öffnung A (nicht gezeichnet), sowie dann ferner für die
weitere Verbindungsleitung von der vorletzten Öffnung A bis zur letzten Öffnung A(F2\).
Die Verbindung der Öffnung B(Fi) ist mit der Öffnung
B(F2) durch die Verbindungsleitung 43 verbunden, die
auf der anderen Seite, nämlich in F i g. 2 oben, an der Öffnung C(Fi) und an den Öffnungen Ji(F2) und A(F2)
vorbeigeführt ist. Dasselbe gilt für die Verbindungsleitung 44 zwischen B(F2) zur nächsten Öffnung 8 (nicht
gezeigt) und die weitere Verbindungsleitung von der vorletzten Öffnung B(nicht gezeigt) nach B(F2\).
Die Verbindung von C(F,) mit C(F2) erfolgt über die
Hilfsbohrunpen Ji. Zu diesem Zweck ist die Öffnung
C(Fi) zunächst direkt durch die Verb,- -Jungsteitung 45
auf der Oberseite 2 mit der Hilfsbohrung b(F2) verbunden.
Ji(F2) ist dann aber auf der Unterseite 3 (siehe
F i g. 3) der Leiterplatte 1 mit QF2) durch die Verbindungsleitung
46 verbunden, die seitlich an den Öffnungen A(F2\ und B(F2) vorbeigeführt ist. Auf der Oberseite
(siehe wiederum F i g. 2) ist dann C(F2) mit der Hilfsbohrung
h des nächsten Feldes usw. bis hin zu h(F2\) verbunden.
Durch Vorsehen der Spalte ti von Hilfsbohrungen
innerhalb jedes Feldes, können somit die Verbindungsleitungen A-A- ... -A, B-B ... -B, sowie C-C- ... -C
besonders dicht geführt werden. Bei dieser Art der Führung ergeben sich auf der Oberseite 2 zwischen den
Feldern parallel Dreiergruppen von Verbindungsleitungen, also bspw. zwischen F, und F2 die Verbindungsleitungen
43 (zwischen B und B), 45 (zwischen C und h) sowie 41 (zwischen A und A).
Die Hilfsbohrung h ist jeweils auf der Unterseite 3 mit
Hilfe der Verbindungsleitung 46 mit der Öffnung Cdesselben
Feldes verbunden.
ALf der Unterseite 3 sind Verbindungsleitungen zwischen
den Feldern, also zwischen Fi und F2 den Verbindungsleitungen
43,45,41 gegenüberliegend, nicht erforderlich. Dies ist eine Folge der oben geschilderten Verbindung
der Öffnungen A, B, C mittels der Hilfsölfnungen h. Auf der Unterseite sind vielmehr in dem Bereich
zwischen den Feldern großflächige Abschirmflächen vorgesehen, von denen zwischen dem Feld Fi und dem
Feld F2 die Abschirmfläche 50, rechts des Feldes F2 die
Abschirmfläche 51, links des Feldes F2| die Abschirmfläche
52 eingezeichnet sind. Die Abschirmfläche 50 auf der Unterseite 3 liegt somit den auf der Oberseite 2
vorgesehenen Verbindungsleitungen 43, 45, 41 gegenüber
und schirmt diese ab.
Die Abschirmfläciran zu beiden Seiten eines Feldes,
also z. B. die Abschirmfläche 50 und die Abschirmfläche 51 stehen miteinander über eine Verbindungsleitung 47
in Verbindung. Je eine solche Verbindungsleitung 47 ist jeweils oberhalb einer Reihe von Öffnungen h, A, B, C,
also an diesen auf einer Seite vorbeiführend, vorgesehen.
Die perspektivische Zuordnung der die Öffnungen Ji,
A, B, Cumgebenden Bereiche und der sich anschließenden
Verbindungsleitungen ist für vier nebeneinander angeordnete öffnungen h. A. B. C in F i g. 4 dargestellt.
Hieraus ergibt sich, daß mittels der HilfsÖffnung Λ, die
eine Verbindung mit der Öffnung C über eine Verbindungsleitung
auf der Unterseite 3 gestattet, die drei Öff-
nungen A. B, Ceiner Zeile jeden Feldes mit den öffnungen
A, B. C derselben Zeile des nächsten Feldes derart verbunden werden können, daß auf der Unterseite die
Abschirmflächen 50 usw. vorgesehen werden können.
Auf diese Art und Weise ist es erstmals möglich, die >
Verbindungsleitungen und die öffnungen auf der Oberseite so dicht aneinander zu legen, daß bei zweitägigen
Leiterplatten mit Standardabmessungen 96poligc
Steckverbinder nach DIN 41 612 angeordnet werden
können, wobei gleichzeitig Abschirmflächen angeord- io net sind.
Leiterplatten mit Standardabmessungen 96poligc
Steckverbinder nach DIN 41 612 angeordnet werden
können, wobei gleichzeitig Abschirmflächen angeord- io net sind.
Die vorhergehenden verwendeten Bezeichnungen
Ober- und Unterseite bezeichnen im allgemeinen die
Seite, auf der die Leiterplatte bestückt ist und die Verdrahtungs-oder Löiseite. 15
Ober- und Unterseite bezeichnen im allgemeinen die
Seite, auf der die Leiterplatte bestückt ist und die Verdrahtungs-oder Löiseite. 15
Ferner ist zu ergänzen, daß die Struktur der Leiter
auch links-/rechts vertauscht sein kann. Das heißt: die
Verbindung von A (in Fi) nach A (in F>) läuft oberhalb
der Zeile, die Verbindung von B (in Fi) nach B (in F;)
unterhalb. 20
auch links-/rechts vertauscht sein kann. Das heißt: die
Verbindung von A (in Fi) nach A (in F>) läuft oberhalb
der Zeile, die Verbindung von B (in Fi) nach B (in F;)
unterhalb. 20
Die Abschirmwirkung beruht u. a. darauf, daß die zwischen den Signal führenden Leitungen und den Abschirmflächen
Kapazitäten entstehen, die das Signal bedampfen. Damit wird auch das Übersprechen geringer.
25
Hierzu 2 Blatt Zeichnungen
30
35
40
45
50
55
60
65
Claims (1)
- Patentanspruch:Leiterplatte mit Feldern (F1, F1, ..J7Zt) zur Aufnahme von Steckern mit Öffnungen (A(Fi), B(Fi), C(Fi),.., Cn(Fu)), angeordnet jeweils in drei nebeneinander liegenden Spalten (A, B, C), mit Verbindungsleitungen, die jeweils eine bestimmte Öffnung einer Spalte in einem Feld mit derselben bestimmten Öffnung derselben Spalte in allen anderen Feldern verbinden, dadurch gekennzeichnet, daß, mit Ausnahme eines (Fi) der beiden äußersten Felder, innerhalb eines Feldes (Fi,.., F21) eine weitere Spalte (h) von HilfsÖffnungen vorgesehen ist, daß ferner in jeder Zeile (Zu ■ ■., Zn) auf der Oberseite (2) der Leiterplatte (1) die Öffnungen der ersten Spalte (A) eines Feldes (z. B. F2) mit den Öffnungen derselben Spalte (A) der benachbarten Felder durch Verbindungsleitungen (41, 42) verbunden sind, die an den Öffnungen der anderen Spalten (B, C, h) in derselben Zeile auf einer Seite vorbeigeführt sind, daß ferner die Öffnungen der zweiten Spalte (B) eines Feldes mit den Öffnungen derselben Spalte (B) der benachbarten Felder durch Verbindungsleitungen (43, 44) verbunden sind, die an den Öffnungen der anderen Spalten (A, C, h) in derselben Zeile auf der anderen Seite vorbeigeführt sind, und daß ferner die Öffnungen der dritten Spalte (C) zur einen Seite hin direkt durch eine ebenfalls auf der Oberseite (2) der Leiterplatte (1) angeordnete Verbindungsleitung mit den HilfsÖffnungen (h) des jeweils benachbarten Feldes derselben Zeile verbunden sind, und mit der Hiifsöffnung ^desselben Frldes durch eine Verbindungsleitung (46) auf der Unterseite der Leiterplatte (1) verbunden sind, und daß fr-ner auf der Unterseite (3) der Leiterplatte (1) die Fläche zwischen den Feldern (Fu ■ ■ ■) mil Abschinrifiächen (50,5ί, 52) versehen sind, die im Bereich der Felder miteinander durch Verbindungsleitungen (47) verbunden sind, die zwischen den Zeilen von Öffnungen (h. A, B, C) hindurchgeführt sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833336227 DE3336227C2 (de) | 1983-10-05 | 1983-10-05 | Leiterplatte |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19833336227 DE3336227C2 (de) | 1983-10-05 | 1983-10-05 | Leiterplatte |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3336227A1 DE3336227A1 (de) | 1985-05-02 |
DE3336227C2 true DE3336227C2 (de) | 1985-09-05 |
Family
ID=6211070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19833336227 Expired DE3336227C2 (de) | 1983-10-05 | 1983-10-05 | Leiterplatte |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3336227C2 (de) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2060266B (en) * | 1979-10-05 | 1984-05-31 | Borrill P L | Multilayer printed circuit board |
-
1983
- 1983-10-05 DE DE19833336227 patent/DE3336227C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE3336227A1 (de) | 1985-05-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4407492A1 (de) | Einrichtung zur Abschirmung von auf einer Elektronikkarte angeordneten elektronischen Bauteilen gegen äußere, elektromagnetische Felder | |
DE2233578A1 (de) | Mehrschichtige gedruckte schaltungsplatte | |
DE2810514A1 (de) | Steckverbinder mit stoerschutz | |
DE1616734A1 (de) | Verfahren zum wahlweisen Verbinden der in mehreren Ebenen verlaufenden flaechenhaften Leitungszuege eines mehrschichtigen Isolierstofftraegers | |
DE2752438A1 (de) | Anordnung fuer das packen von monolithisch integrierten halbleiterschaltungen | |
EP1592097A2 (de) | Alien-NEXT-Kompensation an nebeneinander angeordneten Steckverbindern | |
DE3447556A1 (de) | Multilayer-leiterverbindung | |
DE602004000243T2 (de) | Steckverbinder, bei dem das Übersprechen durch einen Erdungskontakt unterdrückt wird | |
DE3011068A1 (de) | Elektrische gegenplatte und verfahren zu ihrer herstellung | |
DE69831390T2 (de) | Vorrichtung und Verfahren zur Verbindung zwischen zwei elektronischen Anordnungen | |
DE69726190T2 (de) | Verfahren zur anordnung von signal- und zielkontaktflächen zur realisierung mehrerer signal/ziel-verbindungskombinationen | |
DE19627663A1 (de) | Oberflächenmontierbefestigungen von Nebenplatinen an Hauptplatinen | |
DE2137141A1 (de) | Stromverteiler | |
DE3443813A1 (de) | Elektronische baugruppe aus integrierten schaltbausteinen und entkopplungskondensatoren, sowie entkopplungskondensatoren fuer derartige baugruppen | |
DE3925648C2 (de) | Mindestens zwei Baugruppen aufweisende Leiterplatte, wobei eine der Baugruppen durch Leiter brückenförmig überspannt ist | |
DE3336227C2 (de) | Leiterplatte | |
EP0158876A2 (de) | Mehrlagige Leiterplatte in Multilayer- oder Stapeltechnik | |
DE3736025C1 (en) | Multiple plug connector | |
DE2750506A1 (de) | Laminierte programmierbare elektrische steckerverbindung fuer mikroleitungen | |
DE3045236C2 (de) | ||
DE8328708U1 (de) | Leiterplatte | |
DE3209699C2 (de) | Universal-Leiterplatte | |
DE3234801C2 (de) | ||
DE2627297A1 (de) | Mehrschichtige, gedruckte schaltungsplatte | |
DE3514264A1 (de) | Vielfachschaltelement zum verbinden einer mehrzahl von mehrfachbussen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |