DE2924699A1

DE2924699A1 - Elektronische uhr

Info

Publication number: DE2924699A1
Application number: DE19792924699
Authority: DE
Inventors: Kazuhiro Asano; Seiko Sasaki
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1978-06-23
Filing date: 1979-06-19
Publication date: 1980-01-10
Also published as: JPS5513806A; GB2027234A; GB2027234B; US4386423A; CH650123GA3

Description

Elektronische Uhr

Die Erfindung betrifft eine elektronische Uhr mit mehreren Funktionen gemäß dem Oberbegriff des Patentanspruchs Ir

Es sind Uhren bekannt, die infolge der Weiterentwicklung der IC-Herstellungstechniken ein ROM-RAM-System enthalten . Dadurch ist es möglich, eine Uhr mit einer Vielzahl von Funktionen zu schaffen, indem ein solches ROM-RAM-System eingesetzt wird, so daß die Uhr als Weltzeituhr, Stoppuhr,Zeitgeber, Alarm-Uhr und rechnende Uhr arbeiten kann.

In der japanischen Patentanmeldung 85861/77 ist eine Uhr beschrieben, die mehrere Funktionen aufweist, bei der ein Adressierverfahren des RAM synchron zu einem Uhren-Adressenzähler oder Chronographen-Adressenzähler ausgeführt wird. Diese Uhr unterscheidet sich daher

909882/0756

2824699

grundsätzlich von einer Adressen-Erneuerungseinheit, beispielsweise einem Programmspeicher; der Schaltungsaufbau dieses Systems enthält einen RAM und eine Operations-Programmschaltung, im folgenden PLA genannt, welche durch einen Inhalt des Zählers betrieben wird, der seinerseits, auf l/lO Sekunden synchronisiert, betrieben wird. Daher wird der Inhalt des Adressenzählers jede l/lO Sekunde geändert, wodurch eine minimale Zähleinheit, beispielsweise bei einer Stoppuhr, 1/10 Sekunden darstellt. Bei üblichen Uhren ist ein l/l00-Sekündenzähler in der IC-Schaltung als weiterer Zähler vorgesehen, der sich vom normalen Zeitzähler unterscheidet.

Der Erfindung liegt die Aufgabe zugrunde, eine elektronische Uhr mit mehreren Funktionen zu schaffen, die insbesondere eine Zählung von l/l00 Sekunden dadurch ermöglicht, daß ein Teil des Programmspeichers synchron mit einem lOO-Hz-Signal arbeitet.

Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Patentanspruchs 1 gelöst. Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.

Die Erfindung schafft eine elektronische Uhr und bezieht sich insbesondere auf einen Programmspeicher, nämlich ein Adressen-Steuersystem für einen ROM.

Mit der erfindungsgemäßen elektronischen Uhr werden die bei bekannten elektronischen Uhren der eingangs genannten Art auftretenden Schwierigkeiten und Nachteile, zumindest weitgehend, beseitigt.

Im folgenden wird eine bevorzugte Ausführungsform der erfindungsgemäßen elektronischen Uhr zur Erläuterung weiterer Markmale anhand der Zeichnung veranschaulicht.

909882/0756

Es zeigen:

Figur 1 ein Blockschaltbild einer Ausführungsform der elektronischen Uhr,

Figur 2 ein Zeitdiagramm der Taktimpulse bei der Uhr,

Figur 3

eine Darstellung zur Erläuterung des Aufbaus eines ROM nach der

Erfindung,

Figur 4 α Einzelheiten des Schaltungsaufbaus eines Programmzählers,

Figur 4 b den Schaltungsaufbau eines D-Sperrgliedes mit Setz-Rückstell-Funktion

Figur 5 α Einzelheiten eines Schaltungsaufbaus, Figur 5 b die Arbeitsweise eines Seitenzählers,

Figur 6 α Einzelheiten des Schaltungsaufbaus eines 100-Hz-Signalgenerators,

Figur 6 b ein Zeitdiagramm eines 4000-Hz-Signalgenerators, und Figur 6 c ein Zeitdiagramm eines bis 40 zählenden Zählers.

In Figur 1 ist ein Blockschaltbild einer Ausführungsform der Erfindung dargestellt. Bei der in Figur 1 gezeigten elektronischen Uhr erzeugt eine Quarz -Schwingerschaltung als Schaltung zur Lieferung eines Zeitnormalsignals ein Ausgangssignal an eine Teilerschaltung 2;

909882/075$

ein Teil des Ausgangssignals der Teilerschaltung 2 wird an eine Taktimpulse erzeugende Schaltung 3 angelegt, während ein anderer Teil dieses Ausgangssignals der Teilerschaltung 2 an eine Alarmton-Kombinationsschaltung 26 angelegt wird. Ein anderes Teil dieses Ausgangssignals der Teilerschaltung 2 wird an eine Schaltung 4 zur Erzeugung eines 100-Hz-Signals angelegt. Ein Ausgangssignal der Schaltung 3 zur Erzeugung eines Taktsignals liefert ein Signal, das für eine dynamische Operation erforderlich ist. Das 100-Hz-Signal der Schaltung 4 wird an einen Seitenzähler angelegt und in ein Taktsignal geändert. Andererseits wird ein Seitenadressen-Sprung-Signal als Teil des Ausgangssignals der ROM-Ausgangssperrschaltung 9 erzeugt, die das Ausgangssignal des ROM 6 als Programmspeicher empfängt. Eine Seiteninformation wird als Ausgang des Seitenzählers 5 an einen Seiten-Decoder angelegt. Ein Ausgang des Seiten-Decoders 7 wird Teil einer Adresse des Programmspeichers 6 ; ein Ausgang eines Programmzählers 10 wird an einen Adressen-Decoder 8 angelegt und ein Ausgang des Adressen-Decoders 8 wird Teil einer anderen Adresse des Programmspeichers 6. Der Ausgang des Programmspeichers 6 wird an die ROM-Ausgangssperrschaltung 9 angelegt und der Ausgang der Sperrschaltung bzw. des Sperrkreises 9 wird an die Adressen-Decoder 15 und 16 eines Datenspeichers 14, an Ausgangssperrschaltungen 24, 25 und 27, eine Operationsschaltung 17, einen Programmzähler 10 und den Seitenzähler 5 angelegt.

Der Programmzähler 10 besteht aus einer halbaddierenden Schaltung 11, einer Wählschaltung 12 und einer ROM-Adressen-Verriegelungsschaltung 13 , die eine Setz- und Rückstell-Operation freigibt. Der Ausgang der Verriegelungsschaltung 13 wird an einen Eingang der halbaddierenden Schaltung 11 angelegt, der Ausgang der halbaddierenden Schaltung 11 an einen Eingang der Wählschaltung 12 und ein Teil

909882/0758

des Ausgangs der ROM-Ausgangsverriegelungsschaltung 9 an den anderen Eingang der Wählschaltung 12.

Ein Ausgang der Adressenverriegelungsschaltung 13 wird an die halbaddierende Schaltung 11 und an den Adressen-Decoder 8 angelegt. Die Ausgangssignale der Adressen-Decoder 15 und 16 , eine Datensammelleitung (Bus) 29 mit 4 Bits und eine Verarbeitungssignalhauptleitung (Bus) 30 mit einem Daten-Speicherbit sind an den Datenspeicher 14 geführt. Die Hauptleitung 29 stellt eine bilaterale Hauptleitung dar und der Inhalt des Datenspeichers 14 wird an die Operationsschaltung 17 und einen Akkumulator 22 angelegt.

Die Operationsschaltung 17 besteht aus einer datentransformierenden Anzeige PLA 18 und einer BefehlsschaltungPLA 19 ; ein Teil des Ausgangs der Datenhauptleitung 29 und des ROM-Ausgangsverriegeiungsglieds 9 wird an die PLA 18 angelegt,während der Ausgang der PLA an eine PLA-Ausgangsverriegelungsschaltung 21 angelegt wird. Ein Teil des Ausgangs der Datenhauptleitung 29 und der Verriegelungsschaltung 9 und der Ausgang des Akkumulators 22 werden zur Befehlsschaltung PLA 19 geführt, während der Ausgang der Schaltung an die Schaltung PLA 19 qngeschlossen ist. Der Ausgang der Verriegelungsschaltung 21 ist an Gatterschaltungen 31 und 32 und Ausgangsverriegelungsschaltungen 24, 25 und 26 angeschlossen, während der Ausgang einer PLA-Ausgangsverriegelungsschaltung mit einer Gatterschaltung 33 verbunden ist. Die Ausgänge eines äußeren Schalters 28 und des Akkumulators 22 werden an eine Wählschaltung 23 angelegt, während der Ausgang der Wählschaltung 23 über Gatterschaltungen 34 an die Hauptleitung 29 angeschlossen ist.

909882/075$

Mit 26 ist eine Alarmton-Kombinationsschaltung bezeichnet/ ein Teil des Ausgangs der Ausgangsverriegelungsschaltung25 und der Teilerschaltung 2 sind an die Kombinationsschaltung 26 angeschlossen, deren Ausgang mit einer nicht dargestellten Alarm-Steuerschaltung verbunden ist.

Im folgenden wird die Arbeitsweise der erfindungsgemäßen elektronischen Uhr beschrieben. Die Teilerschaltung 2, an die ein 32768-Hz-Signal als Schwingfrequenz angelegt wird, erzeugt geteilte Signale mit 16384 Hz, 8192 Hz und 4096 Hz, welche an die taktimpulserzeugende Schaltung 3 zur Abgabe eines Taktsignals angelegt werden, das erforderlich ist, um die PLA 18 und 19 des ROM 6 und RAM 14 und die Operationsschaltung 17 zu betreiben. Die takterzeugende Schaltung 3 erzeugt die Taktimpulse RAM-INHIBIT, RAMP-PCHG, TlI, T12, T21, T 22, / 0, / 1 und /2 mit jeweils 4096 Hz.

Das RAM-INHIBIT-Signal ist ein Signal zum Sperren der Adressen-Zuordnung des RAM 14 in einer bestimmten Periode, während das Signal RAMP-PCHG ein Signal zur Voraufladung der Datenhauptleitung 29 in der Sperrperiode der RAM-Adressen-Zuordnung ist; TIl ist ein Signal zur Voraufladung oder Bewertung des Seiten-Decoders und Adressen-Decoders 8, während T 12 ein Signal zur Voraufladung oder Bewertung des ROM 6 ist; T 21 stellt ein Signal zur Voraufladung oder Bewertung eines UND-Reihenabschnitts der PLA 18 und dar, während T 21 ein Signal zur Voraufladung eines Oder-Reihenabschnitts der PLA 18 und 19 ist. £ 0 ist ein Taktsignal zur Speicherung von Programmdaten, die vom ROM 6 in die ROM-Ausgangsverriegelungsschaltung 9 geführt werden, .während / 1 ein Taktsignal zur Speicherung der Daten ist, die von den PLA 18 und 19 zu den PLA-Ausgangsverriegelungsschaltungen 20 und 21 geliefert werden,

909882/075$

während / 2 ein Taktsignal des ROM-Adressenverriegelungsglieds 13 zur Speicherung der nächsten Adresse des ROM 6 ist. Die vorstehend erwähnten Beziehungen ergeben sich leicht aus dem in Figur 2 dargestellten Zeitdiagramm.

Viele Impulssignale, die von der taktimpulserzeugenden Schaltung abgegeben werden_# werden an den R0M6 , den Seiten-Decoder 7, Adressen-Decoder 8, die Adressen-Decoder 15 und 16 des RAM 14, die PLA 18 und 19, die Verriegelungsschaltung 9, die ROM-Adressen-Verriegelungsschaltung 13 und PLA-Ausgangsverriegelungs schaltungen 20 und 21 angelegt. Ein 4096-Hz-Signal der Teilerschaltung 2 wird an die 100-Hz-Signal erzeugende Schaltung 4 angelegt und der Ausgang der Schaltung 4 an den Seitenzähler 5-, wodurch dieses Signal ein Taktsignal wird. Der Seitenzähler 5 ist ein bis 16 zählender Zähler mit 4 Bit, der voreingestellt werden kann, und normalerweise als 10-Zähler synchron mit dem Taktsignal arbeitet, so daß sein Ausgang die Seiten 0 bis 9 jede 0,1-Sekunden-Periode zählt. Wenn der Befehl Page-Jump (Seiten-Sprung) als Information vom ROM 6 erzeugt wird, werden die Daten der Verriegelungsschaltung 9 im Seitenzähler 5 voreingestellt. In diesem Fall wird eine bevorzugte Information von der Seite 0 bis Seite 15 voreingestellt. Bei der vorliegenden Ausführungsform werden die Seiten 0 bis 9 normalerweise für eine Haupt-Routine verwendet, die Seiten 10 bis 15 für eine UnterRoutine. Ein Programm zum Zählen von l/l00 Sekunden einer Stoppuhr ist in einem oberen Abschnitt mehrerer Adressen gespeichert, wodurch l/l00 Sekunden bei jeder Erneuerung der Seiten im Betrieb einer Stoppuhr gezählt wird. Figur 3 zeigt den Aufbau des ROM.

Im folgenden wird die Arbeitsweise des Programmzählers 10 beschrieben.

909882/0756

Wenn die Operation für eine Adresse (A) ausgeführt wird, wird eine Sprungadresse (B) mit 6 Bits, die in der Adresse (A) codiert ist, an eine Wählschaltung 12 angelegt. Wenn zu diesem Zeitpunkt der Ausgang des Befehls PLA 19 den Befehl "Sprung" darstellt, wird zum nächsten Zeitpunkt die Wählschaltung 12 den Ausgang der halbaddierenden Schaltung Π mit 6 Bits nicht auswählen, sondern die Sprungadresse (B). Diese Sprungadresse wird in der ROM-Adressen-Verriegelungsschaltung 13 gespeichert, wodurch die Operation der Sprung-Adresse (B) ausgeführt wird. Wenn ein Sprung-Befehl von dem PLA 19 nicht erzeugt wird, ergibt sich die gegenwärtig ausgeführte Adresse (A) als nächste Adresse durch Hinzufügung von 1 entsprechend der halbaddierenden Schaltung 11 (Semi-adding-circuit), wodurch ein InhaltfA+l)in der ROM-Adressenverriegelungsschaltung 13 über die Wählschaltung 12 gespeichert und die Operation einer ROM-Adresse A+l zum nächsten Zeitpunkt ausgeführt wird. Eine Erneuerung jeder Adresse wird jede 1/4096 Sekunde, das heißt, alle 250 M-sec. ausgeführt.

Der Seitenzähler 5 arbeitet als Dekadenzähler durch Anlegen des 100-Hz-Signals als Takteingang, wodurch er etwa 10 msec, benötigt, um den Inhalt des Zählers zu ändern. Daher ist er fähig, maximal 40 Instruktionen auf einer Seite auszuführen.

Entsprechend vorstehender Beschreibung ändert der ROM 6 die Ausgänge des Seitenzählers 5 und des Programmzählers 10 wie folgt 4->16 und 6 -^ 64

und empfängt die decodierten Informationen des Seit^ndecoders 7 und Adressendecoders 8 als Adresseninformation, wodurch jede Instruktion mit 19 Bit abgerufen wird und eine bestimmte Operation ausgeführt wird.

909882/0756

Die Information mit 19 Bit, die von dem ROM 6 erzeugt wird, wird an die ROM-Ausgangsverriegelungsschaltung 9 angelegt und in der Verriegelungsschaltung 9 durch Zeitsteuerung des Signals / 0 gespeichert. Die Daten der Verriegelungsschaltung werden bis zum Auftreten des nächsten Impulses ρ 0 beibehalten. Die Daten mit 19 Bit bestehen aus 3 vorderen Teilen, wobei ein Hauptteil mit 17 Bit aufgebaut ist, in welchem der Befehlscode gespeichert wird, während ein zweiter Teil eine gespeicherte Sprungadresse oder ein Code des Ausgangsteils ist; ein dritter Teil bildet eine gespeicherte Adresse des RAM 14. Ein Teil der Daten mit jeweils 19 Bit wird an den Programmzähler angelegt, während ein anderer Teil der Daten mit jeweils 19 Bit an die Adressen-Decoder 15 und 16 des RAM 14 angelegt wird und ein weiterer Teil der Daten mit 19 Bit der Operationsschaltung 17 oder dem Seitenzähler 5 zugeführt wird. Zusätzlich wird ein anderer Teil davon den Ausgangsteilen 24, 25 und 27 zugeführt.

Durch die RAM-Adresseninformation, welche den Adressendecodern 15 und 16 des RAM 14 durch den Takt / ο zugeführt wird, wird eine RAM-Zelle mit einem Wort und 4 Bit abgerufen; die Daten des RAM 14 werden der Datentransformations- und Operationsschaltung 17, der Anzeige PLA 18, der Befehls-PLA 19 oder dem Akkumulator 22 zugeleitet. Eine andere Teilinformation mit 7 Bit (Befehlscode) der ROM-Ausgangsverriegelungsschaltung 9 wird an ^ie Operationsschaltung 17 angelegt, wodurch die PLA und 19, welche die Operationsschaltung 17 enthalten, die RAM-Daten in +1 und -1 transformieren oder decodieren oder in Anzeige-Segmentdaten oder die Verarbeitung jedes Bits der RAM-Daten entsprechend dem Befehlscode ausführen.

909882/0756

Die PLA 18 und 19 führen außerdem eine Operation durch, um die Daten des Akkumulators 22 und des RAM zu vergleichen und führen ferner eine Operation aus, um einen Zustand auszugleichen, damit die RAM-Daten dem Befehlscode entsprechen und um detaillierte Befehlssignale zu erzeugen. Die vorstehend erwähnten Operationen werden durch Zeitsteuerung des Signals j 0 ausgeführt. Eine Vielzahl von Daten des PLA Ί8 und PLA werden den PLA-Ausgangsverriegelungsschaltungen 20 und 21 eingeprägt, die alle Daten durch Zeitsteuerung des Signals ji 1 speichern. Die Information der PLA-Ausgangsverriegelungsschcltung wird bis zum Auftreten des nächsten Taktsignales /f 1 beibehalten.Die Information in der PLA-Ausgangsverriegelungsschaltung repräsentiert die detaillierten Befehlssignale, die in der folgenden Tabelle 1 dargestellt sind.

Tabelle 1

Name des Ausgangssignals Operation

von PLA

S.READ Lesesignal des äußeren Schalters

A.READ Lesesignal, um Daten des RAM an den

Akkumulator anzulegen

STO Schreibsignal zum Anlegen von Daten

des äußeren Schalters und Akkumulators oder Operationsergebnisse an den RAM

DIS Signal zur Anzeige von Daten, die

decodierte Signale zur Anzeige sind.

P. SET Signal zum Setzen einer Seiten-Sprung

adresse für den Seitenzähler

JUM Signal zum Wählen der Sprungadresse

HLT Signal zur Unterbrechung einer Teil

operation des Systems.

909882/0756

Ein Inhalt,der in der Ausgangsverriegelungsschaltung 21 gespeichert wird, stellt ein ausgeführtes Ergebnis einer Zeitoperation oder eine decodierte Information in einer Datenwiedergabe dar.

Die Ausgangsdaten der Verriegelungsschaltungen 20 und 21 werden durch ein Taktsignal / 2 für beispielsweise die Gatter 31,32 und erzeugt. Die Ausgangsdaten, d. h. die detaillierten Befehlssignale (STO, DIS, JMP, usw.) der Ausgangsverriegelungsschaltung 20 werden an jede Wählschaltung 12 und 13 oder jedes Gatter 31,32 und 34 angelegt und an jeden Zähler, die Verriegelungsschaltungen 5, 13 und 22 oder die Taktschaltung 3, wodurch üblicherweise eine bestimmte Schaltungsoperation ausgeführt wird.

Die detaillierten Operationen für das Taktsignal bzw. die Taktsteuerung durch das Signal / 2 sind folgende:

(1) Wiedereinschreiben von RAM-Daten

(2) Anzeige

(3) Lesen der Daten für den Akkumulator

(4) Lesen der Information des äußeren Schalters

(5) Wahl einer +1-Sprungadresse

(6) Lesen der Seiten-Sprung-Adresse

(7) Ausführung des HLT-Befehls (Unterbrechung eines Teils des Systems, das durch ein dynamisches System operiert wird).

Die Ausführungen der Operationen oder Schritte (5) und (6) bilden die Vorbereitung zur Ausführung des nächsten Befehls.

Gemäß der vorstehenden Beschreibung wird der 1-Befehl in 250 Usee ausgeführt;

909882/0756

viele Arten von Zeitoperationen werden durch Wiederholung der vorstehend angegebenen Operation ausgeführt.

Um eine detaillierte Schaltungsoperation wie üblich auszuführen, muß die Adresse des ROM 6 entsprechend einem Programm bestimmt erneuert werden. Die Ausführung des Programms erfolgt durch den Programmzähler 10 und den Seitenzähler 5. Einzelheiten des Schaltungsaufbaus für die vorstehenden Zähler 10 und 5 sind in Figur 4 und 5 dargestellt.

Figur 4azeigt Einzelheiten einer halbaddierenden Schaltung. Die logische Gleichung für eine halbaddierende Schaltung ist bekannt. Sie lautet wie folgt, wenn die Eingänge A und B sind:

Summe (SUM) = A * B + A * Bt
Übertrag (CARRY) = A * B

Die vorstehenden logischen Gleichungen werden angezeigt, wenn die logische Schaltung gemäß folgender Beschreibung, wie sie auch in Figur 4 α dargestellt ist, aus einem exclusiven 0der41, einem Nand-Glied 42 und einem Inverter 43 besteht. Die halbaddierende Schaltung besteht aus 6 Bit; daher ist es notwendig, 6 halbaddierende Schaltungen vorzusehen, wobei das addierte Ergebnis notwendigerweise +1 ist. Daher ergibt sich das addierte Ergebnis zu +1 durch Ausführung der binären Operation, ein erstes Bit, nämlich die +!-Adresse von AO ist A 0 = NA (nächste Adresse von A θ), wobei ein Inverter 40 im wesentlichen die vorstehend beschriebene Operation ausführt.

909882/075$

Da ein siebtes Bit nicht existiert, ist es notwendig, ein Übertragserfassungsgatter vorzusehen, vorzugsweise ein exclusives Oder-Glied-44.

Im folgenden wird der Betrieb der Schaltung beschrieben, wenn ein Befehl "keine Anzeige" vorliegt; ein Nor-Glied 45 erzeugt ein Signal "0" , da sich ein Eingangsanschluß DIS / 2 auf dem Wert "1" befindet; ein Setz-Anschluß der Verriegelungsschaltung befindet sich auf dem Wert "0", wodurch keine Setzfunktion ausgeführt wird. Wenn der Ausgang (A5 A4 A3 A2 Al AO) gleich (OOlllO)ist , das heißt gleich der Adresse 14/ wenn A4,A5 zweite Zahlen beinhalten, während die ersten 4 Bit eine Zahl 1 entsprechend einem 16-Zählsignal enthalten, ergibt sich eine Adresse (OE). (Die Adresse von PLA oder ROM und RAM werden durch das 16-Zählsystem angezeigt). Wenn ein Taktimpuls ρ 2 erzeugt wird, und ein Signal JMP vom PLA 19 (Sprungbefehl) nicht erzeugt wird, wählt eine Wählschaltung einen Ausgang einer halbaddierenden Schaltung 11, wodurch der Ausgang der Schaltung 11 in der Verriegelungsschaltung 13 gespeichert wird. Zu diesem Zeitpunkt ist Ao = 0 und ein Ausgang NA 0 eines Inverters 40 wird in "1" geändert. Die übrigen Ausgänge NA1-NA5 werden nicht verändert und ergeben die Adresse (OOlllll) = (OE) als nächste Adresse. Die Adresse (001111) = (OE) wird die Adresse des nächsten ROM und wird dem ROM-Adressen-Decoder eingeprägt. Wenn ein Sprungbefehl infolge der Operation der (OE)-Adresse erzeugt wird,nimmt ein Wählanschluß JMP einer Wählschaltung den Wert "1" an und wählt eine Sprung-Adresse aus der ROM-Ausgangsverriegelungsschaltung 9, wobei ein Wert derselben in der Verriegelungsschaltung 13 gespeichert wird, wodurch die Adresse des nächsten ROM festgelegt wird.

909882/0756

/ 2 wird als Takteingang der Verriegelungsschaltung benutzt, so daß eine Erneuerung der Adresse synchron mit dem Taktsignal ρ 2 ausgeführt wird.

Wenn ein auszuführender Befehl ein Anzeige-Befehl ist, wird ein Nor-Glied 45 geöffnet, jedoch wird ein Code des Anzeigeausgangsanschlusses durch 5 Bit in einem Sprungadressencode des ROM im Falle eines Anzeigebefehls gespeichert und das JA5-Bit ist"O!! Daher wird das Signal (l) durch einen Inverter in "1" geändert, der Ausgang des NOR-Glieds 45 wird zu "0", wodurch die Setz-Funktion der Verriegelungsschaltung 13 nicht ausgeführt wird. Im Falle JA5 = 1 wird das Signal einem Inverter eingeprägt und der Ausgang des Nor-Glieds 45 wird "1". In diesem Fall wird eine Setzfunktion aktiviert und alle Ausgangsanschlüsse der Verriegelungsschaltung werden in "1" geändert, wodurch ein nächster Befehl gleich (3F) wird.

Wenn JA5 = 0 ist, ist die nächste Adresse die +!-Adresse von (AS-AG) , welche im Augenblick ausgeführt wird. Gemäß vorstehender Beschreibung wird bei JA5 = 1 auf die Adresse (3F) gesprungen. Wie vorstehend erwähnt ist, wird der Befehl (HLT) in die Adresse (3F) codiert und die Operation eines Abschnitts, der durch dynamische Operation hervorgerufen wird, wird unterbrochen.

Ein RESTART - Anschluß wird an einen Rückstellanschluß der Verriegelungsschaltung 13 geschaltet. Der Restart*-Anschluß wird an einen Reset-, das heißt Rückstell-Anschluß der Verriegelungsschaltung 13 angeschlossen. Der Restart-Anschluß wird von

909882/0758

"1" auf "O" geändert, wenn das 100-Hz-Signal eingeprägt wird. Der Restart-Anschluß befindet sich während der Operation des Systems auf dem Wert "0", und eine Rückstellfunktion der Verriegelungsschaltung wird nicht ausgeführt. Wenn jedoch der Befehl (HLT) ausgeführt wird, wird der Restart-Anschluß vom Wert "0" auf den Pegel "1" geändert, wodurch alle Ausgänge der Verriegelungsschaltung auf den Wert "0" gelangen.

Figur 4 b zeigt eine Ausführungsform einer 1-Bit-Verriegelungsschaltung 13. Ein durch Nor-Glieder 46 und 47 und ein Transmissionsglied 48 gebildeter,geschlossener Kreis ist zwischen den Dateneingang und das Nor-Glied 46 geschaltet; ein Taktsignal C wird einem Steueranschluß der Transmissionsglieder 48 und 49 eingeprägt und ein Taktsignal, das durch einen Inverter 50 invertiert wird, wird dem Steueranschluß des Transmissionsglieds eingeprägt. Ein Setz-Signal wird einem Eingangsanschluß des Nor-Glieds 46 und ein Reset-Signal einem Eingang des Nor-Glieds 47 eingeprägt. Außerdem wird ein Ausgang von dem Ausgangsanschluß des NOR-Glieds 47 über einen Inverter erhalten. Die Verriegelungsschaltung, welche eine Setz-Rückstellfunktion hat, ist nicht auf die in Figur 4 b dargestellte Ausführungsform beschränkt, sondern es sind auch andere Konstruktionen möglich, beispielsweise ist es möglich, eine Änderung auszuführen, wenn sie als Flip-Flop vom D-Typ mit Rückstellfunktion konzipiert ist.

Figur 5 zeigt einen Seitenzähler, der durch 4 T-Flip-Flops 55 im folgenden TFF bezeichnet, gebildet ist;

909882/0756

ein 100-Hz-Signal wird als Takteingang zugeführt. Die Ausgänge Q und Q des TFF sind "PO - P3", jeweils für Seiten-Ausgangssignale bzw. "P 1 - P- 3"; der Ausgang jedes TFF wird dem Seiten-Decoder 7 zugeführt. Die Ausgänge P0_f Pl, P2 und P3 des TFF-Zählers 55 werden einem Nand-Glied 56 mit 4 Eingängen zugeführt, dcßein "10"-Erfassungsgatter zur Erfassung eines gezählten Inhaltes "10" darstellt. Der Ausgang des Nand-Gliedes 56 wird einem Eingang eines Nand-Glieds 57 zugeführt, da es ein Setz/ Rückstell-Flip-Flop zusammen mit dem Nand-Glied 58 bildet und ein 100-Hz-Signal wird einem Eingang des Nand-Glieds 58 zugeführt. Der Ausgang des Setz/Rückstell-Flip-Flops wird einem Eingang eines Nand-Glieds 54 zugeführt, dessen Ausgang an den Rückstellanschluß des TFF angeschlossen ist. Der Ausgang des Nand-Gliedes 52 ist an einen anderen Eingang des Nand-Gliedes54 angeschlossen. Der Ausgang des Nand-Gliedes 53 wird einem Setz-Anschluß des TFF zugeführt und ein Test-Steueranschluß T 3 wird einem Eingang eines Nand-Gliedes 53 zugeführt, während der Ausgang des Nand-Gliedes 51 an einen anderen Eingang des Nand-Glieds 53 angelegt wird. Der P-Setz-Anschluß als Teil des Ausgangs des Gatters 33 ist an jeweils einen Eingang der Nand-Glieder 51 und 52 angeschlossen. Signale PJO - PJ 3 werden als Seiten-Sprung-Adresse dem anderen Eingang des Und-Glieds 51 entsprechend dem Seitenrang zugeführt und die Signale PJ0-PJ3 der Seiten-Sprung-Adresse werden dem anderen Eingang des Nand-Gliedes 52 zugeleitet. Die Signale PJ0-PJ3 der Seiten-Sprung-Adresse werden von der ROM-Ausgangsverriegelungs schaltung 9 erhalten.

909882/075$

Im folgenden wird die Arbeitsweise des Seitenzählers beschrieben, wobei aus Gründen der Einfachheit angenommen wird, das kein Seiten-Sprung-Signal vorliegt:

Wenn alle TFF zurückgestellt sind, wird ein Q-Ausgang des TFF 55, d. h. der Ausgangswert von PO-P3 gleich "0". In diesem Zustand wird ein 100-Hz-Signal an den T-Eingang des TFF 55 angelegt, wenn ein 100-Hz-Signal auftritt, wodurch der Ausgang PO von "0" in "1" geändert wird. Zu diesem Zeitpunkt wird kein anderes Flip-Flop geändert. Das Setz/Rückstell-Flip-Flop, bestehend aus dem Nand-Glied 57 und 58, wird somit nicht geändert, bis der Ausgang des Nand-Glieds 56 geändert wird, wodurch der vorliegende Zustand beibehalten wird. Die aufwärts zählende Operation wird wiederholt wenn ein 100-Hz-Signal auftritt, wobei jeder Eingang des Nand-Glieds 56 den Wert "1" annimmt, wenn der Zählerinhalt "10" wird, so daß der Ausgang desselben von "1" auf "0" geändert wird." Der Ausgang wird außerdem von ¹¹O" auf "1" verändert, ohne daß der Inhalt des anderen Eingangsanschlusses des Nand-Glieds 57 zugeschaltet wird.

Zu diesem Zeitpunkt wird das 100-Hz-Signal an einen Eingang des Nand-Glieds 58 angelegt, die Eingänge des Nand-Glieds 58 nehmen den Wert "1" an, dessen Ausgang den Wert "0", während der Ausgang des Nand-Glieds 54 "1" wird, so daß das TFF 55 in einen Rückstellzustand gelangt, wodurch eine bis 10 zählende Operation ausgeführt wird. Nunmehr wird der Zustand eines Seiten-Sprungs erläutert:

909882/0756

Wenn von der ROM-Ausgangsverriegelungsschaltung Seiten-Sprung-^Adr essen PJO, PJl, PJ2, PJ3 erzeugt werden, wird der
vom PLA 19 gelesene Ausgang'T SET"synchron zum Taktimpuls
/ 2 erzeugt und die Nand-Glieder 51 und 52 werden während
dieses Augenblicks geöffnet, wodurch eine Sprung-Adresse am
TFF gesetzt wird. Zu diesem Zeitpunkt wird der Ausgangsanschluß des Setz/Rückstell-Flip-Flops 58 auf "1" geändert, wodurch das Nand-Glied 54 immer geöffnet ist. Ein Test-Signal T3
wird nicht aufgeprägt, wodurch das Nand-Glied 53 ständig geöffnet ist. Außerdem wird zu jeder Zeit für den Seiten-Zähler 5 eine Seiten-Sprung-Adresse gesetzt.

Der Ausgang des Nand-Glieds 53 wird "1", wenn das Test-Signal T3 diesem zugeführt wird, nämlich wenn T3 von "0" auf "1" geändert wird, wodurch der Ausgang des TFF "1" geändert wird/ außerdem bezeichnet die Seitenadresse den Wert "15". In der Seite 15 (page 15) ist ein Testprogramm gespeichert, welches ausgeführt wird, wenn das Signal T3 aufgeprägt wird, wodurch der Test des Systems ausgeführt wird.

Figur 6 α zeigt Einzelheiten des Schaltungsaufbaus der das 100-Hz-Signal erzeugenden Schaltung. Diese Schaltung besteht aus zwei Blöcken, von denen der erste Block ein 400-Hz-Signal erzeugender Abschnitt ist, der aus einem Nand-Glied 66, einem Nor-Glied 67, 68 und 69, einem D-Flip-Flop 70 und einem Nor-Glied 71 besteht, während ein zweiter Block aus einem bis 5 zählenden Zähler 60 und einem bis 8 zählenden Zähler 61 besteht. Ein 400-Hz-Signal, das im ersten Block erzeugt wird, wird durch den zweiten Block geteilt. Dieses Signal wird durch den bis 5 zählenden Zähler
60 auf 800 Hz geteilt und durch den bis 8 zählenden Zähler 61

909882/0758

auf 100 Hz, wodurch das 100-Hz-Signal erhalten wird.

Die Signale mit 2048 Hz, 1024 Hz, 512 Hz, 256 Hz und 128 Hz werden einem Nand-Glied 56 zugeführt, dessen Ausgang während 1/4096 Sekunden bei jedem 128-Hz-Signal "0" wird. Die vier Ausgangssignale des Nand-Glieds 66 werden für 32 Hz, d.h. 1/32 see. erzeugt.

Im folgenden wird beschrieben, wie aus dem 4096-Hz-Signal ein 4000-Hz-Signal erhalten wird; es ist notwendig, 96 Impulse von dem 4096-Hz-Signal über eine Sekunde zu beseitigen; daher ist es notwendig, 3 Impulse für das 32-Hz-Signal, das heißt l/32 Sekunde, zu beseitigen.

Gemäß vorstehender Beschreibung werden 4 Ausgangsimpulse des Nand-Glieds 66 während des 32-Hz-Signals erzeugt, jedoch wird in diesem Fall ein überschüssiges Signal erzeugt. Nor-Glieder 67, 68 und 69 werden als Steuersicherheit zur Erzeugung von 3 Ausgangssignalen des Nand-Glieds 66 während des 32-Hz-Signals verwendet. In dieser Schaltung wird zuerst ein Signal derselben gesperrt, während andere 3 Impulse durchgelassen werden.

Wenn eines dieser Signale mit 34 Hz oder 32 Hz sich auf dem Wert"]" befinden, so ist der Ausgang des Nor-Glieds 66 auf dem Pegel "0". Wenn beide Eingangssignale des Nor-Glieds auf dem Pegel "0" liegen, wird der Ausgang des Nor-Glieds 68 "1".

Wenn der Ausgang des Nor-Glieds 68 auf dem Pegel "1" liegt, wird dessen Ausgang "0", ohne daß es einen anderen Eingangswert

empfängt

des Nor-Glieds 69/ dessen Ausgang an den D-Eingang eines D-Flip-Flops 70 angeschlossen ist. Die Periode, innerhalb welcher der Ausgang des Nor-Gliedes 69 "1" wird, entspricht der Zeit, in welcher das 64-Hz-Signal "0" ist. In dieser Zeitspanne wird ein Ausgangsimpuls des Nand-Glieds 66 erzeugt, der gesperrt wird.

909882/0756

Ein invertiertes Ausgangssignal des Nand-Glieds 66 wird an den D-Eingang des DFF 70 angelegt, da das Signal über eine Zeitspanne mit Ausnahme der vorstehend angegebenen Zeitspanne auf dem Wert "1" gehalten wird, wodurch ein Signal mit 4096 Hz, von dem eine halbe Periode durchgelassen wird, erzeugt wird. Das Ausgangssignal eines Nor-Gliedes 71, in welchem die Signale mit 4096 Hz und der Ausgang Q des DFF 70 auftreten, wird als 4000-Hz-Signal erzeugt, das gegenüber dem 4 096-Hz-Signal synchronisiert ist. Die vorstehend beschriebene Operation ist in dem Zeit-Diagramm nach Figur 6 b dargestellt.

Das 4000-Hz-Signal wird dem bis 5 zählenden Zähler, der aus einem Paar von D- und T-Flip-Flops und.Nor-Gliedern 62 und 63 besteht, als Taktsignal eingeprägt. Das 800-Hz-Signal wird dem Nor-Glied 64 zugeführt und dem 8-Zähler eingeprägt, der aus drei Stufen mit T-Flip-Flops besteht. Das 1OO-Hz-Signal mit einer Periode von 5090 wird am Ausgangsanschluß 65 erzeugt. Das 100-Hz-Signal wird dem Eingang D eines D-Verriegelungsglieds 72 zugeführt und außerdem einem Eingang eines Nor- Glieds 73 . Der Ausgang Q des D-Verriegelungsglieds wird dem anderen Eingang des Nor-Glieds 73 zugeführt und der Ausgang dieses Nor-Gliedes 73 wird einem Eingang eines Nor-Glieds 74 zugeführt. Das 4096-Hz-Signal wird als Takteingang des D-Verriegelungsglieds 72 benutzt. Das 100-Hz-Signal mit einer Periode 5090 wird am Ausgang Q des Verriegelungsglieds 72 mit einer Verzögerung um eine halbe Periode von 4096 Hz erzeugt. Der Ausgang des Nor-Glieds 73 wird ' als Differential-Impuls an einem unteren Punkt des 100-Hz-Signals mit einer Periode von 5090 durch eine Impulsbreite, welche der Hälfte der Periode von 4096 Hz entsprich·^ erzeugt.

903882/0756

Der Ausgang des N_or-Glieds 73 wird dem Setz/Rückstell-Flip-Flop zugeführt, da es aus den Nor-Gliedern 74 und 75 besteht und das Flip-Flop wird von "1" auf "0" geändert; dieser Zustand wird beibehalten, bis der Befehl HLT erzeugt wird. Das Signal "Restart" ist ein sehr wichtiges Signal zur Bestimmung der Operation des Systems. Dieses Restart-Signal wird erzeugt, sobald das 100-Hz-Signal erzeugt wird, und wird durch das HLT-Signal zurückgestellt. Das System wird normalerweise betrieben, während sich das Restart-Signal auf dem Wert "0" befindet; ein Taktsignal für einen Abschnitt der dynamischen Operation während des Pegels "1" wird unterbrochen, wodurch die Operation desselben unterbrochen wird. Vorstehende Erläuterung ergibt sich aus Figur 6 c.

Gemäß Erfindung wird wenigstens ein Teil der Adresse des ROM synchron zu demlOO-Hz-Signal angesteuert; außerdem ist ein Programm mit l/l00 Sekunde-Verarbeitung einer Stoppuhr in der Seite 0 bis Seite 9 des ROM enthalten, wodurch es möglich ist, die Verarbeitung von l/lOO Sekunden auszuführen, sobald eine Seiten-Erneuerung des ROM (Verarbeitung einer weiteren Seite) ausgeführt wird. Außerdem ist es möglich, eine l/lOO Sekundenmessung durch eine Oszillationsschaltung mit 32 KHz auszuführen. Der erläuterte ROM besteht aus MOS-IC-Technik, wodurch der ROM-Kreis auf einem IC-Chip hergestellt werden kann.

909882/0756

Leerseite

Claims

Patentansprüche

' T/ Elektronische Uhr mit mehreren Funktionen, mit einer Quarz-Schwingerschaltung als Schaltung zur Erzeugung eines Zeitnormalsignals, einer Teilerschaltung zur Teilung des Ausgangs der Quartzschwingerschaltung, und mit einer TaktimpuJse erzeugenden Schaltung,deren Taktimpulse mehrere Schaltungsblöcke als Eingangssignal eines Teils des Ausgangssignals der Teilerschaltung ansteuern, dadurch gekennzeichnet, daß eine ROM-Schaltung (6) als Programmspeicher, in welchem ein Programm zur Ausführung von mehrere Funktionen beinhaltenden Operationen einer Uhr enthalten ist, ein Programmzähler (1O) und ein Seitenzähler (5) zur Erneuerung einer Adresse der ROM-Schaltung vorgesehen sind, daß eine RAM-Schaltung (14) als Datenspeicher zum Speichern eines Steuerspeichers, eines erhaltenen Ergebnisses und einer Zeitinformation, eine Operationsschaltung (17) zur Ausführung mehrerer Operationen, eines

809882/07.68

Datenvergleichs und einer Datentransformation, eine Verriegelungsschaltung (18 - 21, 24 - 26) als Ausgangsdatenschaltung zur temporären Speicherung von wiederzugebenden Daten oder anderen Ausgangsdaten, eine Treiberschaltung zur Anzeige aller oder eines Teils des Inhalts der Verriegelungsschaltung, sowie eine Alarmton-Kombinationsschaltung (26) angeordnet sind, wobei in der Kombinationsschaltung ein Teil des Ausgangssignals der Teilerschaltung (2) angelegt wird und daß wenigstens ein Teil der Adresse des Programmspeichers (6) synchron durch ein 100-Hz-Signal angesteuert wird.
2. Elektronische Uhr nach Anspruch 1, dadurch gekennzeichnet, daß eine Schaltung (4) zur Erzeugung eines lOO-Hz-Signals vorgesehen ist, wobei eine Vielzahl von Ausgangssignalen der Teilerschaltung (2) als Eingangssignal an diese Schaltung anlegbar sind.
3. Elektronische Uhr nach Anspruch 2, dadurch gekennzeichnet, daß von den von der Teilerschaltung (2) erzeugten Signalen ein 4096-Hz-Signal an die 100 Hz-Signal erzeugende Schaltung(4) angelegt wird, die aus einem ein 4000-Hz-Signal erzeugenden Glied und einem bis 40 zählenden Glied besteht.
4. Elektronische Uhr nach Anspruch 3, dadurch gekennzeichnet,

daß das Ausgangssignal der 100-Hz-Signalschaltung (4) als Takteingangssignal für den Seitenzähler (5) benutzt wird, und daß der Seitenzähler durch eine Dekaden-Operation gesteuert wird.

909882/0756