DE2921511C2 - Frequenzteilerschaltung - Google Patents

Description

Die Erfindung betrifft eine Teilerschaltung für die Frequenz zweier periodischer gegenphasiger Signale, insbesondere eine integrierte Frequenzteilerschaltung mit niedrigem Leistungsverbrauch. Eine solche Schaltung findet insbesondere interessante Anwendungsmöglichkeiten in allen tragbaren Geräten kleiner Abmessungen, die von einer Batterie mit Strom versorgt werden, welche die Leistungsversorgung des Gerätes autonom über mehrere Jahre sicherzuste'len hat. Bekanntlich stellt sich das Problem des Energiever brauchs mit besonderer Schärfe dann, wenn die zu teilende Frequenz hoch ist, wie dies beispielsweise bei Quarzuhren hoher chronometrischer Genauigkeit der Fall ist, deren Frequenz des Oszillators einige MHz erreicht.

Um den Energieverbrauch von Frequenzteilern zu senken, wurden Anstrengungen mit integrierten C-MOS-Binärschaltungen unternommen. Es sind dies Schaltkreise, mit denen gegenwärtig der größte Teil der Quarzuhren ausgestattet ist. In diesem Falle wird der Leistungsverbrauch im wesentlichen gegeben durch das Aufladen und Entladen der Kapazitäten, die jeweils eine Stufe des Schieberegisters besitzt, und dies mit der Periodizität des jeweiligen Ausgangssignals,. Der Leistungsverbrauch jeder Stufe ist demgemäß proportional dem Wert dieser Kapazitäten und der Frequenz des jeweiligen Ausgangssignals. Für eine Quarzuhr hoher Frequenz sind dies demgemäß die ersten Stufen, d. h. diejenigen, welche die höchsten Frequenzen zu teilen haben, welche dann bestimmend sind für den Leistungsverbrauch des gesamten elektronischen Teils. Um die Kapazitäten dieser Stufen zu senken, wurden unterschiedliche Herstellungstechniken verwendet, wie diejenigen, die unter den Bezeichnungen Si-gate oder SOS bekannt wurden. Um jedoch den Leistungsverbrauch innerhalb akzeptabler Grenzen zu halten, ist es notwendig, daß die Abmessungen der integrierten Schaltkreise in einem derartigen Maß verkleinert werden, daß mit den gegenwärtig verfügbaren Techniken die Herstellungskosten prohibitiv hoch werden müssen.

Um den Leistungsverbrauch zu senken, wurden auch Teiler für hohe Frequenzen vorgeschlagen, bei denen ein großer Teil der Kapazitäten zugleich Teil eines Resonanzkreises ist. Eine Schaltung dieses Typs ist beispielsweise in der CH-PS 5 58 111 beschrieben.

In diesem Falle wird die periodisch in den Kapazitäten gespeicherte Energie zurückgewonnen. Bei dem System benutzt man ein Schieberegister bekannter Bauart, das als integrierter Schaltkreis unter der ί Bezeichnung »1GFET bucket brigade« realisiert wird. Dieses Register ist in Ringform geschaltet, und ein einziges Ladungspaket wird von einem Kettenglied zum anderen übertragen. Jedes Kettenglied umfaßt einerseits zwei Feldeffekttransistoren mit isolierter Elektrode, die in Serie geschaltet sind, und andererseits zwei Kondensatoren, die jeweils zwischen die Steuerelektrode und die Drain-Elektrode des betreffenden Transistors gelegt sind. Die Steuerelektroden sind alternierend an zwei Leitungen gelegt, die von einem symmetrischen Quarz-Oszillator mit zwei Wechselspannungen in Gegsnphase gespeist werden. Mittel sind darüber hinaus vorgesehen, um das Kristallsubstrat, in das die Schaltkreise integriert sind, vorzuspannen oder zu polarisieren. Schaltkreise, die an verschiedenen Stellen

2" des Registers placiert sind, erzeugen Spannungsimpulse beim Durchlauf der Ladung. Ein weiterer Schaltkreis wird von den 'etztgenannten Impulsen gesteuert, um eine Spannung zu liefern, deren Frequenz den n-Teil der Frequenz des Oszillators aufweist (n ist eine ganze Zahl größer als 1) und dazu bestimmt ist, einen Teiler für relativ niedrigere Frequenzen zu steuern.

Die Gesamtheit der Kettenglieder des oben beschriebenen Registers we st eine geringe kapazitive Belastung für den Oszillator auf, und der Blindstrom infolge dieser Kapazität führt zu sehr geringen Verlusten im Quarz. Die Wirkhauptleistung, die der Oszillator liefern muß, ist diejenige, die in den Transistor umgesetzt wird, mittels dem der Ladungstransfer von einem Halbkettenglied zum anderen erfolgt. Die Wirkungsweise des Registers ist in der Veröffentlichung von C. N. Berglund und anderen in »Fabrication and Performance Considerations of Charge-Transfer Dynamic Shift Registers«, Bell Sys. Techn. Journal, Band 51, Nr. 3, März 1972, beschrieben und beruht darauf, daß der Strom den Transistor während etwa einer Viertelperiode durchläuft und die Spannung source-drain des letzteren während dieser Zeit praktisch vom Wert V_p auf 0 fällt; Vp ist dabei die Spitze-Spitze-Versorgungsspannung der Phase, die vom Oszillator geliefert wird. Daraus ergibt

sich, daß die vom Oszillator gelieferte Leistung, ausgedrückt in der allgemeinen Gleichung

τη

4 J

'd(') · ^vsd(i) ·

mit io(t) und vso(t) als jeweilige Augenbliokswerte des Drain-Stromes und der Source-Drain-Spannung des Transistors sowie mit T als der Schwingungsperiode, wird:

In dieser Gleichung ist C die dem Transistor zugeordnete Kapazität, /die Oszillatorfrequenz und v_m repräsentiert die mittlere Steuerspannung, die die Schwellenspannung des Transistors übersteigt.

Die Spannung v_m beträgt normalerweise einige Zehntel Volt, während V_p in der Größenordnung von Volt liegt.

Wenn man ein typisches Beispiel wählt mit den Werten V_p=2 V, i'_ra=0,3 V, C=O₁I pF und /"=4,2 MHz, erhält man für Pt einen Wert von 2,2 μW.

Es liegt mithin an der hohen Spannung, die erforderlich ist für den Transfer des Ladungspakets von einem Kettenglied des Registers zum anderen, daß die vom Oszillator gelieferte Leistung relativ hoch ist.

Aus der US-PS 35 99 010 schließlich ist eine Schaltungsanordnung bekannt, die die im Oberbegriff des Patentanspruchs 1 genannten Merkmale aufweist, in Zwar liegt auch bei dieser bekannten Teilerschaltung das Ziel vor, den Energieverbrauch niedrig zu halten, doch läßt sich hier — wie noch erläutert werden wird — eine erhebliche Verbesserung erzielen.

Aufgabe der Erfindung ist es, eine gattungsgleiche Frequenzteilerschaltung mit einem extrem niedrigen Leistungsverbrauch zu schaffen, um so beispielsweise die Realisierung einer Hochfrequenz-Armbanduhr mit einer Betriebsdauer von mehreren Jahren ohne Batteriewechsel zu ermöglichen.

Die Lösung dieser Aufgabe ergibt sich aus dem kennzeichnenden Teil des Patentanspruchs 1.

Während bei der aus der US-PS 35 99 010 bekannten Teilerschaltung jede einzelne Stufe des Schieberegisters Strom verbraucht, erfolgt bei der Schaltung gemäß dem Erfindungsvorschlag ein Energieumsatz nur für die Verschiebung eines Ladungspakets von einer Stufe zur nächsten. Demgemäß ist auch bei der bekannten Schaltung der Stromverbrauch proportional der Anzahl der Stufen, und mit steigender Stufenzahl — das heißt mit größerem Divisor — wird die erfindungsgemäße Schaltung um so vorteilhafter. Unter sonst gleichen Umständen würde also die in der US-PS 35 99 010 dargestellte fünfzigstufige Schieberegisterschaltung einen um den Faktor fünfzig niedrigeren Leistungsverbrauch aufweisen, wäre sie nach dem Vorschlag gemäß der Erfindung abgewandelt.

Gemäß einer vorteilhaften Ausführungsform der Erfindung weisen die Schaltkreise zum Erfassen eines bestimmten Schaltzustands des Schieberegisters, nachstehend kurz »Erfassungsschaltkreise« genannt, eine Mehrzahl von in Serie geschalteten MOS-Transistoren auf, deren Zahl gleich derjenigen der Kettenglieder des Registers ist, und die mit ihren Steuerelektroden jeweils an die Ausgangselektroden der betreffenden Kettenglieder angeschlossen sind (welche die Ausgangselektroden des zweiten Halbkettengliedes jedes Kettengliedes sind). Durch diese Anordnung werden die Transistoren in Senenschaltung gleichzeitig für die Dauer einer Periode des periodischen zu teilenden Signals entsperrt, und dies reproduziert sich einer Penodizität gleich (n + 1 )-mal der Periode diese Signale, wobei π die Zahl der Kettenglieder des Registers ist Im Ansprechen auf dieses coinzidente Entsperren der Transistoren wird ein Ausgangssignal erzeugt mit einer Frequenz, die die um einen entsprechenden Divisor geteilte Frequenz derjenigen der gegenphasigen periodischen Signale ist

Die Mittel, welche die Erzeugung dieses Signals ermöglichen, und die im Patentanspruch 1 als »Verarbeitungsschaltkreise« bezeichnet sind, umfassen zwei MOS-Transistoren in Senenschaltung mit den Transistoren der Erfassungsschaltkreise und mit ihren Steuerelektroden jeweils beaufschlagt mit den zu demultiplizierenden oder zu teilenden periodischen t5 Signalen einen dritten MOS-Transistor, dessen Steuerelektrode an die Verbindungsstelle der Transistoren der Erfassungsschaltkreise mit jenen der vorgenannten Transistoren angeschlsosen ist, einen ersten Kondensator in Serie mit dem dritten Transistor, an dessen anderem Belag eines der periodischen Signale liegt sowie einen zweiten Kondensator, der an die Verbindungsstelle der beiden vorgenannten Transistoren angeschlsosen ist. Durch diese Anordnung bewirkt das coinzidente Entsperren der Transistoren der Erfassungsschaltkreise, das Auftreten, an der Verbindungsstelle zwischen dem dritten Transistor und dem ersten Kondensator, eines Ausgangssignals, dessen Frequenz gleich derjenigen der periodischen Signale ist, dividiert durch (/7+1), wobei n, wie oben erwähnt, die Zahl der Kettenglieder des Schieberegisters bezeichnet. Dieses Ausgangssignal wird gleichermaßen auf die Steuerelektrode des ersten Halbkettengliedes des Schieberegisters übertragen, um die Einspeisung eines neuen Ladungspaketes in das letztere auszulösen.

Gemäß einer anderen vorteilhaften Ausführungsform des Gegenstandes der Erfindung sind zwei Teilerschaltungen ähnlich der oben beschriebenen vorgesehen, die miteinander gekoppelt sind zur Bildung einer Schaltung mit einem Divisor gleich 2 (n+ 1), wobei wieder η die Anzahl der Kettenglieder in jedem Schieberegister ist. In diesem Falle versetzen die Ausgangssignale der Teilerschaltungen alternierend einen bistabilen Kippkreis in den einen oder anderen seiner stabilen Schaltzustände, und die Ausgänge der Kippstufe legen entsprechende Steuersignale an die Erfassungsschaltkreise der beiden Teilerschaltungen.

Wie weiter unten im einzelnen erläutert weist der Frequenzteiler gemäß der Erfindung einen extrem niedrigen Leistungsverbrauch auf, was ihn besonders geeignet macht für die Teilung von Signalen mit hoher Frequenz.

Weitere in den Unteransprüchen genannte Merkmale und bestimmte Vorteile der Erfindung ergeben sich aus der nachstehenden Erläuterung von Ausführungsbeispielen, bei der auf die Zeichnungen Bezug genommen wird.

F i g. 1 zeigt eine erste Ausführungsform des Frequenzteilers gemäß der Erfindung;

F i g. 2 ist ein Diagramm zur Erläuterung der Funktionsweise des Freqeunzteilers nach F i g. 1;

F i g. 3 zeigt eine weitere Ausführungsform eines Frequenzteilers mit Doppelstruktur gemäß der Erfindung, und

Fig.4 ist ein Diagramm zur Erläuterung der Funktion des Frequenzteilers nach F i g. 3.

In F i g. 1 ist schematisch bei 10 der Äquivalenzschaltkreis eines integrierten Schieberegisters mit drei Kettengliedern dargestellt das als solches den Gegenstand einer anderen Anmeldung bildet

Das erste Kettenglied des Registers iö wird von einer Doppel-MOS-Transistor-Struktur Γι- T₁' und dem Kondensator Ci für die erste Halbkette gebildet und von einer MOS-Doppel-Transistor-Struktur T2-T2 und dem Kondensator C₂ für das zweite Kettenglied. In gleicher Weise bilden die Kondensatoren Q und C₄ sowie die Doppelstrukturen T3-T3' bzw. 7V7V das zweite Kettenglied des Registers, während die Kondensatoren Co und Ο, sowie die Doppel-Strukturen 7s- 7V bzw. Tt₁-Tb dessen drittes Kettenglied bilden. In dieser Serie von hintereinandergeschalteten Kettengliedern wird jedes Kettenglied von zwei identischen Halbkettengliedem gebildet die in Serie geschaltet sind, wobei jedes Halbkettenglied eine MOS-Transistor-Struktur umfaßt die zwei Hauptelektroden aufweisen, welche jeweils den Eingang (beispielsweise des Transistors 7J) und den

Ausgang (beispielsweise des Transistors T₂') des Halbkettengliedes bilden sowie zwei Steuer- oder Gate-Elektroden, deren eine (beispielsweise des Transistors T₂) mit einer Polarisationsquelle und deren andere (beispielsweise des Transistors T₂') mit der Ausgangshauptelektrode verbunden ist (jener desselben Transistors T₂'). Jedes Halbkettenglied umfaßt außerdem einen Kondensator, desen einer Belag mit dieser Hauptausgangselektrode verbunden ist und dessen anderer Belag dazu dient, an eine oder die andere von zwei Versorgungssignalen geschaltet zu werden, die jeweils auf zwei Leitungen X (beispielsweise für Ci) bzw. Y(beispielsweise für C₂) liegen. An den Enden der Serie von Kettengliedern ist die Steuerelektrode des Transistors Γι des ersten Halbkettengliedes dazu bestimmt, die Impulse zu empfangen, mittels welchen ein Ladungspaket in das Register eingespeist wird, und die Ladung tritt aus dem Register an Transistor T₇ aus, der an den Ausgang des letzten Kettengliedes angeschlossen ist und mit seiner Steuerelektrode an seine Drain-Elektrode angeschlossen ist.

Das System wird gesteuert von einem symmetrischen Oszillator (nicht dargestellt), wie er beispielsweise in der CH-PS 5 80 837 beschrieben ist, welcher auf die Leitungen X und Y zwei gegenphasige Sinusspannungen Φ\(ί) bzw. Φ₂(ί) legt. Es ist die Frequenz dieser beiden periodischen Signale, welche der Teiler nach F i g. 1 zu dividieren hat. Ferner polarisiert der Oszillator mittels eines Spannungsvervielfachers (nicht dargestellt), wie beispielsweise in der CH-PS 5 53 481 beschrieben, das Kristallsubstrat der Baugruppe negativ relativ zu einer Bezugsmasse M. In gleicher Weise wird eine Leitung P negativ relativ zu M polarisiert Die Source-Elekti ode des Eingangstransistors Ti und die Gate- oder Steuerelektroden der Transistoren T₂ bis T₇ des Registers 10 sind mit dieser Leitung verbunden, welche die Polarisationsquelle bildet

Unter Benutzung der gleichen Ausdrücke, wie sie oben für ein Schieberegister vom Typ »IGFET bucket brigade« benutzt wurden, läßt sich zeigen, daß die von dem Oszillator für den Transfer des Ladungspaketes zu liefernde Leistung ausgedrückt werden kann als

Pt = 1,8 · V_p

Cf.

Wenn man die gleichen typischen Werte einsetzt wie oben, erhält man eine Leistung von 0,45 μW. Diese Leistung betrug 22- μ W für das Schieberegister x'GFET bucket brigade«. Man erkennt demgemäß, dali das erfmdungsgemäß eingesetzte Schieberegister es ermöglicht, die Leistung erheblich zu verringern, die der Oszillator liefern muß. Darüber hinaus ist, wie aus der Oucnerwähntcn gcireniucii Patentanmeldung hervorgeht die Spannung, welche sich auf jedem der Kontakte a-b-c-c/-e-/aufbaut, wenn die in dem Register enthaltene Ladung die MOS-Struktur durchläuft, zu welcher der betreffende Kontakt gehört und danach die folgende Struktur (beispielsweise durch die Strukturen Ti-Ti' und Tf Τΐ für den Kontakt a.% niedriger als die Spannung, die sich aufbaut wenn kein Ladungsübergang stattfindet Es ist genau dieses Merkmal des Registers 10, die vorteilhaft in dem Gegenstand der vorliegenden Erfindung für den Aufbau eines Frequenzteilerschaltkreises mit sehr niedrigem Leistungsverbauch eingesetztwird.

Es sei zunächst Bezug genommen auf die Diagramme nach Fig-^a, 2b und 2c, die in Abhängigkeit von der Zeit die Änderung der Spannungen Vb, v</ bzw. v/ darstellen, die sich am Ausgang jedes Kettengliedes an den Punkten b, c/bzw. /ergeben, wenn ein Ladungspaket sich in dem Register verschiebt. Die Figuren zeigen, daß ausgehend vom Zeitpunkt fe die Signale v& vj und vr coinzident einen hohen Wert während der Dauer einer Periode Γ des Oszillators aufweisen und daß sich diese Coinzidenz wiederholt mit einer Periode von 4 T. Es sei nun wieder auf F i g. 1 Bezug genommen, um die Schaltkreise 20 zu beschreiben, die dem Register 10 zugeordnet sind und die die Aufgabe haben, diese Coinzidenz der hohen Werte für die Spannung an den Ausgängen b, dbzvj. /der Kettenglieder zu erfassen und im Ansprechen darauf ein Ausgangssignal mit einer Frequenz zu erzeugen, die ein Bruchteil jener der Signale in Gegenphase sind, die vom Oszillator an die Leitungen Xund Yangelegt werden.

In den Schaltkreisen 20 der F i g. 1 wird die Erfassung der Coinzidenz durch drei MOS-Transistoren T₈, T₉ und Tio bewirkt während die Erzeugung des Ausgangssignals von drei MOS-Transistoren T_n, Τ_λ2 und Ti₃ und zwei Kondensatoren Q und Cg bewirkt wird. Die MOS-Transistoren T₈ bzw. Tn sind in Serie an die Klemmen einer Versorgungsspannungsquelle V (Batterie) angeschlossen. Die Steuerelektroden der Transistoren Ts, Tg und Ti 0 sind jeweils mit den Ausgängen b, d bzw. / des Registers verbunden, während die Steuerelektroden der Transistoren Tn und Ti 2 mit den Leitungen Ybzw. Xverbunden sind. Der Punkt i, an dem die Transistoren Ti₀ und Tn miteinander verbunden sind, ist mit der Steuerelektrode des Transistors T_n verbunden, welcher zwischen der Bezugsmasse M und einem Punkt g liegt während der Kondensator C₉ zwischen M und dem Punkt k liegt, an dem die Transistoren Tn und Ti₂ miteinander verbunden sind.

Der Punkt g ist einerseits mit der Leitung X über den Kondensator Q verbunden und andererseits mit der Steuerelektrode des Transistors Ti über einen Kondensator C₈. Ein letzter MOS-Transistor T_]4, der mit seiner Steuerelektrode an der Leitung P liegt ist zwischen die letzte und einem Punkt h geschaltet, der zwischen dem Kondensator C₉ und dem Transistor Ti liegt Schließlich ist ein Entkopplungskondensator C10 zwischen Masse M und Leitung P gelegt

Die Arbeitsweise des in F i g. 1 dargestellten Frequenzteilers kann wie folgt beschrieben werden. Zunächst ist darauf hinzuweisen, daß die Transistoren Tn und Ti₂, die von den beiden gegenphasigen Spannungen Φι^ bzw. Φ₂(ί) gesteuert werden, in jedem Augenblick wechselweise gesperrt sind. Daraus folgt

daß sobald die Eingangskapazität des Transistors T₁₃, wie noch zu erläutern sein wird, von den Transistoren Tg, T9 und Tio entladen wird, die wegen der indirekten Verbindung zwischen ihren Steuereiektroden und der Leitung Y von einer Spannung gesteuert werden, die von der Spannung mit der Phase Φι(ί) abgeleitet ist die Wiederaufladung dieser Kapazität im folgenden um eine Periode der Spannung der Phase Φ\(ί) verzögert wird. Da in diesem Augenblick die Spannung v, am Punkt /(vgL Fig.2d) auf einem Pegel liegt derart daß der Transistor Ti₃ gesperrt ist erscheint ein Impuls der Spannung %am Punkt ^-(F i g. 2e).

Wenn man nun auf die drei in Serie geschalteten Transistoren T₈, Tg und Tio zurückkommt so zeigt ein Vergleich der F i g. 2a, 2b und 2c, daß diese Transistoren in Coinzidenz von den Signalen vt, Vd bzw. v/ entsperrt werden für die Dauer einer Periode T des Oszillators und daß sich dies wiederholt mit einer Periode von 4 T. Der Strom, der während der Coinzidenz die drei

Transistoren durchfließt, bewirkt die Entladung der Eingangskapazität des Transistors Tu, wie auch derjenigen des Kondensators Cg. Daraus ergibt sich das Erscheinen, wie oben angedeutet, eines Impulses v_e am Punkt #(Fig.2e).

Es sei hier angemerkt, daß die besondere Struktur des Registers 10 es ermöglicht, und dies ist eine wichtige Eigenschaft dieses Typs von Register, während der Coinzidenz über relativ hohe Signale zu verfügen, und zwar mit einer Dauer von einer Periode. Dies ist es, was es ermöglicht, eine relativ große Kapazität durch einen Strom zu entladen, der mehrere Transistoren in Serie durchfließen muß.

Der Impuls v_g, der am Punkt g erscheint, wird von dem Kondensator Cg an die Steuerelektrode der ersten MQS-Struktur des Schieheregisters übertragen, wobei der Transistor TU die Aufgabe hat, das Potential dieser Steuerelektrode zu definieren. Von dort wird demgemäß ein neues Ladungspaket in das Register eingespeist, um dann wieder aus dem Transistor Tj ausgekoppelt zu werden zwischen den Augenblicken t\ undf₂(Fig.2f).

Damit die Transistoren Ts, Tg und Ti₀ vollständig während der Zeit gesperrt bleiben, wo keine Coinzidenz der Signale Vt, V₁/und v/iri ihren hohen Werten vorliegt, ist festzuhalten, daß das Register 10 negativ relativ zur Bezugsmasse M polarisiert oder vorgespannt sein muß. Der Wert dieser Vorspannung, der an der Leitung P liegt, wird entsprechend der Lehre der CH-PS 5 53 481, die bereits erwähnt wurde, bemessen; er muß höher liegen als die Hälfte der Steuerspannung einer Doppel-Transistor-MOS-Struktur, erforderlich für den Transfer eines Ladungspaketes. Als Richtwert liegt diese Polarisierung in der Größenordnung von 2 bis 3/10 Volt

Man erkennt demgemäß unter Beachtung der F i g. 2d, 2e und 2f, daß der Frequenzteiler gemäß der Erfindung es ermöglicht, an den Punkten i, g und Jt Signale v_k v_g bzw. v* zu erhalten, deren Periodizität gleich 4Tist Es ergibt sich demnach mit einem Register mit drei Ketten eine Division durch 4 der Oszillatorfrequenz. Man kann leicht erkennen, daß ganz allgemein mit einem Schieberegister mit n-Kettengliedern man eine Teilung erhält mit einem Divisor von /3+1.

Das am Punkt g erhaltene Signal steht an einer Ausgangsklemme 5 und eignet sich beispielsweise sehr gut für die Steuerung eines Binärteilers, wie er in der CH-PS 5 92 331 beschrieben ist und Transistoren und Kondensatoren des gleichen Typs enthält Der Frequenzteiler gemäß der Erfindung kann demgemäß mit einer Binärteilerkette nach der zitierten CH-PS einen auf dem gleichen Substrat integrierten Schaltkreis bilden. Dank der Verwendung des Frequenzteilers gemäß der Erfindung ist der Leistungsverbrauch der gesamten Schaltung erheblich verringert, besonders für sehr hohe Frequenzen.

Die besondere Bauart des in dem Frequenzteiler gemäß der Erfindung verwendeten Schieberegisters erlaubt die Realisierung der verschiedensten Frequenzteiler. Es sei nun auf Fig.3 Bezug genommen, in der eine andere vorteilhafte Ausführungsform eines Frequenzteilers gemäß der Erfindung dargestellt ist unter Verwendung von zwei Schieberegistern der beschriebenen Bauart Ein solcher Frequenzteiler bietet sich besonders an für die Steuerung eines C-MOS-Frequenzteilers für niedrigere Frequenzen von konventioneller Bauart In diesem Falle liefert der symmetrische Oszillator die beiden gegenphasigen Spannungen, und der Frequenzteiler bildet eine Einheit, die beispielsweise in eine p-Zone integriert sein kann, die unabhängig ist von den p-Zonen, die für die N-MOS-Transistoren des Komplementär-Transistorteilers verwendet werden.

Es ist auch festzuhalten, daß für eine verläßliche Arbeitsweise der Schaltung nach F i g. 1 die Zahl der in Serie geschalteten Transistoren, die mit ihren Steuerelektroden an die Ausgänge der Kettenglieder des Schieberegisters angeschlossen sind, kaum die Zahl 5

ίο oder 6 übersteigen kann. Das bedeutet, daß das Register nur 5 oder 6 Kettenglieder haben darf, was einen maximalen Divisor von 6 oder 7 ermöglicht. Der in F i g. 3 dargestellte Doppel-Frequenzteiler zeigt eine interessante Lösung, um ohne Probelme ein Teilungsverhältnis von 12 oder 14 zu erzielen.

Bei dem Doppel-Frequenzteiler, der in Fig. 3 dargestellt ist, wird ein stabiler Schaltkreis 30 alternierend in den einen oder den anderen seiner stabilen Schaltzustände durch zwei Teiler gesetzt, die ähnlich dem nach F i g. 1 aufgebaut sind und von einem Schieberegister 32 und dem Schaltkreis 34 bzw. dem Register 32' und dem Schaltkreis 34' gebildet werden.

Der bistabile Schaltkreis 30 an sich bekannter Bauart wird gesteuert von der Spannung Φ\(ί)\ιηά ist mit einer (nicht dargestellten) Versorgungsspannungsquelle verbunden, welche die Spannung V liefert, wobei die Leitung M die Bezugsmasse der Schaltung symbolisiert. Die beiden Stufen des bistabilen Schaltkreises 30 werden einerseits von den MOS-Transistoren Γι 5, Tm, und Tu sowie den Kondensatoren C15 und C16 gebildet und andererseits von den Transistoren Tm', Tm' und TW sowie den Kondensatoren Ci 5' und CW.

Die Schieberegister 32 und 32' sowie die zugeordneten Schaltkreise 34 und 34' umfassen die Komponenten, die sich in dem Register 10 und dem Schaltkreis 20 der F i g. 1 wiederfinden. Infolgedessen wurden die betreffenden Komponenten in Fig.3 mit den gleichen Bezugszeichen wie in F i g. 1 bezeichnet, soweit der Teiler 32—34 in Rede steht, während die betreffenden Komponenten des Teilers 32'—34' mit dem Zusatz * markiert wurden. Man erkennt daß im Sinne einer Vereinfachung die Register 32 und 32' nur zwei Kettenglieder umfassen, deren Ausgänge mit den Transistoren Ts und T₉ der Schaltung 34 bzw. den Transistoren Ts" und Tg" der Schaltung 34' verbunden sind. Es ist jedenfalls offensichtlich, daß die Zahl der Kettenglieder deutlich größer sein kann.

Der Frequenzteiler nach Fig.3 unterscheidet sich von dem nach F i g. 1 dadurch, daß die Schaltkreise 34

so und 34', in Serie mit den Transistoren Ts-T₉ bzw. Tg^-T₉*. zwei zusätzliche MOS-Transistoren Ti₉ bzw. Tiq¹ aufweisen, die mit ihren jeweiligen Steuer- oder Gate-Elektroden an die Punkte m bzw. /n'des bistabilen Schaltkreises 30 angeschlossen sind, welche die beiden Ausgänge des letzteren bilden.

Ein weiterer Unterschied (der jedoch nicht unabdingbar ist, wie weiter unten verdeutlicht wird) liegt im Vorhandensein der beiden Transistoren TJg und Tw*, die zwischen die Punkte itund jn'bzw. die Punkte k^x und m geschaltet sind. Diese beiden Transistoren sind ebenfalls mit ihren Steuerelektroden an die Punkte jn'bzw. m angeschlossen.

Ferner ist der Punkt g der Schaltung 34 mit dem Kondensator Ce der Schaltung 32' verbunden (also nicht mehr mit dem Kondensator C₈ seines eigenen Schaltkreises 32) und mit der Steuerelektrode des Transistors Ti₇ des bistabilen Kreises 30. In gleicher Weise ist der Punkt £* der Schaltung 34' mit dem

Kondensator der Schaltung 32 sowie mit der Steuerelektrode des Transistors Tu' des bistabilen Schaltkreises verbunden. Die Steuerelektroden der Transistoren Tu und Tu' werden als Steuereingänge des bistabilen Kreises 30 betrachtet.

Die Arbeitsweise des Frequenzteilers nach F i g. 3 soll nachstehend unter gleichzeitiger Bezugnahme auf die Erläuterungsdiagramme der Fig.4 beschrieben werden. Es sei angenommen, daß zu Beginn die Eingangskapazität des Transistors T\s aufgeladen sei. Es liegt demgemäß praktisch keine Wechselspannung relativ zu M am Punkt h des bistabilen Kreises 30 vor. Der Transistor Γι 5' ist gesperrt, und man verfügt demgemäß am Punkt h' über eine Wechselspannung, die einer Gleichspannung mit dem mittleren Wert ihrer Amplitude überlagert ist. In diesem Falle wird der Transistor Γ13 von dem Steuersignal entsperrt, das er am Ausgang m des bistabilen Schaltkreises abnimmt, während der Transistor Tw* gesperrt wird. Demgemäß wird, sobald die Signale vt, und v& die von Register 32 kommen, in Coinzidenz einen hohen Wert aufweisen, die Kapazität des Transistors Tn entladen, und ein Spannungsimpuls Vg erscheint an dem Drainanschluß dieses Transistors gemäß dem bereits beschriebenen Vorgang. Dieser Impuls wird von dem Kondensator C₈* auf die Steuerelektrode der ersten MOS-Struktur des Registers 32' übertragen. Ein weiteres Ladungspaket wird demgemäß in dieses Register eingespeist. Da der Transistor Tu gleichermaßen von diesem Impuls angesteuert wird, wird die Eingangskapazität des Transistors Γ15 des bistabilen Kreises 30 von dem Strom entladen, der Tu durchfließt. Die bistabile Schaltung kippt demgemäß in ihren anderen Schaltzustand, für den am Punkt m' eine Spannung relativ zu M vorliegt, jedoch keine Spannung am Punkt m. Da in diesem Augenblick kein Ladungspaket in das Schieberegister 32 eingespeist wird, bleiben die Ausgangssignale des letzteren in Coinzidenz. Dies wird zulässig gemacht durch die Tatsache, daß der Transistor 719 nun gesperrt ist Der Transistor Ttf wird nun von dem Steuersignal durchgeschaltet, das er vom Ausgang /n'der bistabilen Schaltung empfängt Wegen des Ladungspaketes, das nun das Schieberegister 32' durchläuft werden die Transistoren 7s* und Γ9* einer nach dem anderen gesperrt Die coinzidente Durchschaltung dieser beiden Transistoren erfolgt nur bei dem Ausgeben dieses Ladungspaketes, das dann das Erscheinen eines Spannungsimpulses v_g* am Drain-Anschluß des Transistors T\3^X hervorruft Dieser Ausgangsimpuls des Schaltkreises 34' läßt die bistabile Schaltung in ihren ersten stabilen Schaltzustand zurückkippen, für den eine Spannung am Punkt m vorliegt während ein J-adijngspaket in das Schieberegister 32 eingespeist wird usw.

Wie oben angegeben, sind die Transistoren 71s und T\&* nicht unabdingbar, um die Funktion des Frequenzteilers gemäß der Erfindung in dieser Ausführungsform sicherzustellen. Diese Transistoren ermöglichen, den Wert der Kapazität des Speicherkondensators Cg zu verringern (siehe Fig. 1). Wie man nämlich den Diagrammen der Fi g. 4 entnimmt, erfolgt die ursprüngliche Wiederaufladung der Eingangskapazität des Transistors T13 oder Γ13* in diesem Falle nicht durch eine partielle Entladung des Speicherkondensators, sondern durch einen Strom, der in diesem Augenblick den Transistor T« oder 7Ig* durchfließt Demgemäß ist es praktisch nur die Eingangskapazität des Transistors T13 oder T\3*, die mit der Periodizität des geteilten Signals des Oszillators wieder aufgeladen werden muß. Indem man die Transistoren 7I₈ und 7I₈" mit einer sehr kleinen Speicherkapazität verwendet, dienen die Transistoren Tu - 7I₂ und Tn*- T_n* ausschließlich dazu sicherzustellen, daß der Teiler bei seiner Inbetriebnahme anläuft.

F i g. 4 zeigt sehr deutlich, daß die Ausgangssignale an den Punkten g und g", die an den Ausgangsklemmen S bzw. S* stehen, eine Periode von 6 T aufweisen, was demgemäß einem Divisor von 6 entspricht. Verallgemeinert ist der Divisor, den man mit dem Doppelfrequenzteiler erhalten kann, gleich 2 (n+\), wobei η die Zahl der Kettenglieder in jedem Schieberegister ist. Wenn man beispielsweise jedem der Register ein Kettenglied hinzufügt, dessen Ausgang einen zusätzlichen mit den Transistoren 78— T₉ bzw. T₈* — Γ9* in Serie geschalteten Transistor steuern würde, so wäre der Divisor oder das Teilun^sverhäitnis bleich 8.

Es ist anzumerken, daß man als dynamische Inverter je vier Konfigurationen ansehen kann, die von dem Transistor Tn mit dem Kondensator Cj, dem Transistor Ti 3* mit dem Kondensator Ci*, dem Transistor Tm mit dem Kondensator C15 bzw. dem Transistor T_]5· mit dem Kondensator Cm' gebildet werden. Für eine detaillierte Funktionsbeschreibung dieser dynamischen Inverter ist auf die Veröffentlichung von J. Luscher et al. im »1966 International Solid State Circuts Conference, Digest of Technical Papers«, Seiten 116/117, zu verweisen.

In der gleichen Weise wie in dem integrierten System, welches in CH-PS 5 58 111 beschrieben wurde, kann der insoweit beschriebene Frequenzteiler vorteilhafterweise eine Baugruppe mit dem symmetrischen Oszillator bilden, der die Phasenspannungen Φ\(ί)υηά Φ₂(ί)Υ\ζϊζη.

Die Belastung, welche der Frequenzteiler für den

Oszillator darstellt weist eine reelle und eine reaktive Komponente auf, von denen die letztere durch die Kapazität Cd gegeben ist, die der Frequenzteiler vom Oszillator ausgesehen darbietet Der Blindstrom, welcher diese Kapazität durchfließt bewirkt eine bestimmte Leistungsumsetzung Pq in dem Oszillatorquarz. Diese Leistung beträgt etwa

Pn~2(-

1,/7

-Z)²C₀ C

mit Co als der Parallelkapazität zum Quarz infolge seiner statischen Kapazität und jener des eigentlichen Oszillatorkreises und mit R_s als dem Serienwiderstand des Quarzes.

Die Leistung, die von dem Oszillator infolge der reellen Komponente seiner Belastung geliefert werden muß, ist einerseits die Leistung Pt, die notwendig ist, um den Ladungspakettransfer in den Schieberegister sicherzustellen, und andererseits die Leistung Pi, die in den vier dynamischen Invertern T^-Cj, T13¹— Ci^x, T15— Cis und T\5—C\5 verbraucht wird, wenn der Transistor der letzteren entsperrt ist Oben wurde die Gleichung angegeben, die die Bestimmung von Pt ermöglicht Hinsichtlich der Leistung Pj kann eine solche Beziehung in folgender Weise entwickelt werden.

Der Widerstand, den ein entsperrter Transistor aufweist ist viel niedriger als die Reaktanz, welche der Kondensator C in Serie mit ihm darstellt Der ihn durchfließende Wechselstrom ist demgemäß praktisch sinusförmig, und seine Amplitude ist

ζ = V_p/2 ■ 2

π-f-C.

Für den Widerstand R₀ eines entsperrten Transistors, dessen Schwellenspannung praktisch 0 ist, kann man ansetzen:

2KV_e

mit K = der Anstieg des Transistors in A/V¹ und V_e = Eingangsgleichspannung.

Daraus folgt, daß die im Transistor eines inverters umgesetzte Leistung, wenn der Transistor entsperrt ist, durch die Gleichung ausgedrückt werden kann:

4KV_e

amisi

Unter der Annahme, daß die vier dynamischen Inverter, die oben erläutert wurden, gleiche Bemessungen aufweisen und die gieiche Steuerspannung (für den entsperrten Zustand) besitzen und unter Berücksichtigung der Tatsache, daß jeder Inverter des bistabilen Kreises (T\s und 7V) während einer Halbperiode des periodischen Signals am Teilerausgang entsperrt ist, wird die Gesamtleistung P₁, die in diesen Transistoren umgesetzt wird, etwa:

Pi =

_ (K, nfCf

KV_e

Mit einem Wirkungsgrad η des Speisekreises des Oszillators (siehe CH-PS 5 80 837, bereits erwähnt) und einer Batteriespannung Verhält man für den Stromverbrauch U infolge der Verluste, bewirkt durch die Wechselströme mit der Oszillatorfrequenz, welche den Teiler speisen, den folgenden Ausdruck:

Pq+Pt+P,

Zu diesem Stromverbrauch kommt hinzu der Stromverbrauch /& der direkt von der Batterie geliefert wird, d. h. der Strom, der notwendig ist für die Wiederaufladung der Kapazitäten, die den Punkten /' /\ m und m' zugeordnet sind, mit der Periodizität des Teilerausgangssignals wie weiter oben erläutert. Im vorliegenden Falle werden diese Kapazitäten praktisch auf die gleiche Spannung V_e aufgeladen, die typischerweise in der Größenordnung von 1 Volt liegt. Dieser Verbrauch wird demgemäß:

worin C_cdie Gesamtheit der Kapazitäten repräsentiert, die den Punkt i, i* und m, m 'zugeordnet sind.

Um beispielsweise eine Frequenz von 4,2 MHz zu teilen, und unter der Annahme eines Oszillators, dessen Ausgangsspannung pro Phase = 2 V<_o- beträgt, sind adäquate Werte für einen Teiler dieser Bauart:

C₁₅ = C[s = C₁- = C₁= 0,1 pF.

Der gleiche Wert kann für alle Kondensatoren der Schieberegister vorgesehen werden. Die Steigung K der Transistoren 7Is, 7V, Tm, Ta" kann demgemäß die Größenordnung von 2 - 30-⁵A/V² haben. Ein solcher

ίο Wert für K läßt sich beispielsweise für einen Transistor vom η-Typ erreichen, bei dem die Länge des wirksamen Kanals 8 μΐη beträgt und seine Breite etwa 10 μπτ.

Man kann als Serienwiderstand eines Quarzes dieser Frequenz einen Wert von 50 Ohm ansetzen. Ein Oszillator der erwähnten Bauart und dessen Kapazität Co 3 pF nicht übersteigt, ist sehr gut realisierbar. Mit den erwähnten Kondensatorwerten für den Teiler wird die Kapazität, die er pro Phase aufweist, etwa 0,8 pF, d. h., daß die Kapazität Cd parallel zum Quarz und eingeführt durch den Teiler 0,4 pF beträgt Man erhält demgemäß für Pq einen Wert von etwa 0,08 μ\ν. Mit einer Eingangsspannung der Transistoren der dynamischen Inverter von 1 Volt erhält man für Pi einen Näherungswert von 0,26 μW. Für die Leistung Pt, verbraucht für den Transfer des Ladungspaketes, muß man etwa 0,6 W ansetzen. Schließich kann der Speisekreis des Oszillators leicht so dimensioniert werden, daß sein Wirkungsgrad 0,8 beträgt. Man erhält demgemäß für i_A mit einer Batteriespannung von 1,5 Volt einen Wert von etwa 0,8 μΑ. Unter den erwähnten Bedingungen wird die Kapazität C_e etwa 0,4 pF, d. h., daß der Strom io für ein Teilungsverhältnis von beispielsweise 8 gleich 0,2 μΑ wird. Im vorliegenden Beispiel beträgt der Verbrauch des Oszillators allein 0,4 μΑ, und jener der Gesamtheit von Oszillator und Teiler etwa 1,4 μA.

Dieser niedrige Stromverbrauch wird erreicht mit einem integrierten Schaltkreis relativ großer Abmessungen, was seine Herstellung vereinfacht Es ist jedoch offensichtlich, daß mit einer weiter vorangetriebenen Miniaturisierung der Verbrauch dieses Teilers extrem gering werden kann.

Die Signale, die man an den Punkten h, Λ'oder m, m' erhält, eignen sich sehr gut für die Steuerung eines C-MOS-Teilers. Wenn man einen Schaltkreis ansteuern will, dessen Eingangskapazität relativ hoch ist, kann man auch beispielsweise an jeden der Punkte a, c, a^x und c* einen Inverter (nicht dargestellt) anschließen, ähnlich jenen, wie sie weiter oben definiert wurden. Diese zusätzlichen Inverter müssen demgemäß von der Phasenspannung Φι(ί) gespeist werden. Sobald das Ladungspaket dann beispielsweise bei der Kapazität eingespeist wird, die dem Punkt a zugeordnet ist und dann auf die Kapazität übertragen wird, die dem Punkt b zugeordnet ist, erscheint demgemäß ein Signal am Ausgang des betreffenden Inverters, und dieses Signal ist ähnlich jenen, die man an den Punkten guni S" erhält. Da während der Dauer einer Signalperiode des Teilerausgangs ein einziges Ladungspaket die Schieberegister durchläuft, erhält man an jedem Ausgang der vier Inverter ein Signal, das relativ zu den anderen zeitlich verschoben ist. Die Signale eignen sich demgemäß gut für die Steuerung eines Entkopplungskreises, wie er beispielsweise in der CH-PS 5 72 666 beschrieben ist.

Hierzu 4 Blatt Zeichnungen

'je 'ΐ

Claims (10)

Patentansprüche:

1. Teilerschaltung für die Frequenz zweier periodischer gegenphasiger Signale, die — integriert in ein MOS-Halbleitersubstrat — umfaßt: Ein Schieberegister, das eine Baugruppe aus Transistoren und Kondensatoren umfaßt, die eine Mehrzahl von hintereinandergeschalteten Kettengliedern bilden, welche jeweils aus zwei identischen Halbkettengliedern bestehen, welche in Serie geschaltet sind und von den periodischen Signalen gespeist sind, erste Erfassungsschaltkreise zum Erfassen eines bestimmten Schaitzustands des Schieberegisters sowie auf die Zustandserfassung ansprechende erste Verarbeitungsschaltkreise zum Erzeugen eines ersten Teilfrequenzsignals mit einer Frequenz gleich dem /Ken Teil der Frequenz der periodischen Signale, wobei π eine ganze Zahl größer als eins ist, dadurch gekennzeichnet, daß jedes Halbkettenglied (T₂, T₂'; T₃, T₃'; ... T₀, T₆') des Schieberegisters

— eine Transistorstruklur mit zwei, den Eingang bzw. den Ausgang des Halbkettengliedes bildenden Hauptelektroden (a-b, b-c,..., e-/)und mit zwei Steuerelektroden, deren eine an eine Polarisationsspannungsquelle (P) anschließbar ist und deren andere mit der den Ausgang bildenden Hauptelektrode(b, c,...,/) verbunden ist sowie

— einen Kondensator (Q, ..., Q,) umfaßt, dessen einer Belag mit der den Ausgang bildenden Hauptelektrode (b, c,..., f)verbunden ist und an dessen anderen Belag eines der periodischen Signale (Φ 1, Φ 2) anlegbar ist.

2. Teilerschaltung nach Anspruch 1. dadurch gekennzeichnet, daß die Erfassungsschaltkreise (20) für das Erfassen des koinzidenten Auftretens von Signalen gegebener Amplitude an einem gegebenen Punkt (b, d, S) jedes Kettengliedes des Schieberegisters ausgebildet sind.

3. Teilerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Erfassungsschaltkreise eine Mehrzahl von in Serie geschalteten MOS-Transistoren (Ts — Γιο) umfassen, deren Anzahl gleich der der Kettenglieder des Schieberegisters ist und die mit ihren Steuerelektroden an die Ausgangshauptelektroden (b, d, f) der betreffenden Kettenglieder angeschlossen sind.

4. Teilerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Verarbeitungsschaltkreise umfassen:

— ein Paar von mit den Transistoren der Erfassungsschaltkreise in Serie geschalteten und an ihren Steuerelektroden mit jeweils einem der periodischen Signale beaufschlagten MOS-Transistoren (Tn, T_i2),

— einen dritten MOS-Transistor (Tu), dessen Steuerelektrode an die Verbindungsstelle (i) der Transistoren der Erfassungsschaltkreise mit dem Transistorpaar gelegt ist,

— einen ersten Kondensator (Q) in Serie mit dem dritten Transistor und mit einem der periodischen Signale (x)&vc\ anderen Belag und

— einen zweiten Kondensator (Q), der an die Verbindungsstelle der beiden Transistoren des Paares angeschlossen ist.

5. Teilerschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Verbindungsstelle (g) des ersten Kondensators (Q) mit dem dritten Transistor (Τ\ί) an die erste Steuerelektrode des ersten Snhieberegisterkettengliedes (T₂, T₂) gelegt ist

6. Teilerschaltung nach Anspruch 1, dadurch gegekennzeichnet, daß die Schaltung ferner umfaßt:

— ein zweites (32') mit dem ersten (32) im wesentlichen identisches Schieberegister,

— zweite Erfassungsschaltkreise (34') zum Erfassen eines bestimmten Schaltzustandes des zweiten Schieberegisters,

— zweite Verarbeitungsschaltkreise, die auf die Schaltzustandserfassung ansprechend ausgebildet sind zum Erzeugen eines zweiten Teilfrequenzsignals der periodischen Signale sowie

— eine bistabile Kippschaltung (30) mit einem ersten und einem zweiten Steuereingang sowie einem ersten und einem zweiten Ausgang, deren beide Eingänge mit dem ersten bzw. zweiten periodischen Eingangssignal beaufschlagt sind und deren Ausgänge für die Einspeisung von Steuersignalen an die ersten bzw. zweiten Erfassungsschaltkreise ange schlossen sind.

7. Teilerschaltung nach Anspruch b, dadurch gekennzeichnet, daß die ersten und zweiten Erfassungsschaltkreise (34, 34') im wesentlichen untereinander identisch sind und jeweils umfassen:

— eine Mehrzahl von in Serie geschalteten MOS-Transistoren, deren Anzahl gleich der der Kettenglieder des zugeordneten Schieberegisters ist und die mit ihren Steuerelektroden an die Ausgangshauptelektroden der Kettenglieder des betreffenden Registers (32, 32') angeschlossen sind, und

— einen mit der Mehrzahl von MOS-Transistoren in Serie geschalteten weiteren MOS-Transistor (Th, T₁C,*), dessen Steuerelektrode mit einem von dem bistabilen Kippkreis erzeugten Steuersignal beaufschlagt ist.

8. Teilerschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die ersten und zweiten Verarbeitungsschaltkreise im wesentlichen untereinander identisch sind und umfassen:

— ein Paar von mit den Transistoren der zugeordneten Erfassungsschaltkreise in Serie liegenden MOS-Transistoren (Tw, T_n; T_n\ T\2^X), deren Steuereiektroden mit den periodischen Signalen beaufschlagt sind,

— einen dritten MOS-Transistor (Tn; Tn"), dessen Steuerelektrode mit der Verbindungsstelle der Erfassungsschaltkreistransistoren mit dem Transistorpaar verbunden ist und

— einen mit dem dritten Transistor in Serie liegenden Kondensator (Q, Q"), an dessen anderen Belag eines der periodischen Eingangssignale angelegt ist, wobei der Ausgang der Verarbeitungsschaltkreise von der Verbindungsstelle (S, Sf) zwischen diesem Kondensator und dem dritten Transistor gebildet wird.

9. Teilerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die ersten Verarbeitungsschaltkreise zusätzlich einen MOS-Transistor (Tie) umfassen, der zwischen den zweiten Ausgang (m¹) der

Kippschaltung und die Verbindungsstelle zwischen den beiden Transistoren des Transistorpaars der ersten Verarbeitungsschaltkreise gelegt ist, und daß die zweiten Verarbeitungsschaltkreise zusätzlich einen MOS-Transistor (Τ\&^χ) umfassen, der zwischen den ersten Ausgang (m) der Kippschaltung und die Verbindungsstelle zwischen den ^Transistoren des Transistorpaares der zweiten Verarbeitungsschaltkreise gelegt ist

10. Teilerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der Ausgang (S) der ersten Verarbeitungsschaltkreise an die erste Steuerelektrode des ersten Kettengliedes des zweiten Schieberegisters (32') angekoppelt ist und daß der Ausgang (S") der zweiten Verarbeitungsschaltkreise an die erste Steuerelektrode des ersten Kettengliedes des ersten Schieberegisters (32) angekoppelt ist.