DE2143093A1 - Mehrphasenfeldeffekttransistor Steu erungsschaltung - Google Patents
Mehrphasenfeldeffekttransistor Steu erungsschaltungInfo
- Publication number
- DE2143093A1 DE2143093A1 DE19712143093 DE2143093A DE2143093A1 DE 2143093 A1 DE2143093 A1 DE 2143093A1 DE 19712143093 DE19712143093 DE 19712143093 DE 2143093 A DE2143093 A DE 2143093A DE 2143093 A1 DE2143093 A1 DE 2143093A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- effect transistor
- voltage
- phase
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/096—Synchronous circuits, i.e. using clock signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/02—Shaping pulses by amplifying
- H03K5/023—Shaping pulses by amplifying using field effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
Dipl.-lng. HEINZ AGULAR ^München 80/ Pienzehaiierstr. 2
27. Aug. 1971
Unser Zeichen N 642
North American Rockwell Corporation, 1700, East Imperial Highway-El
Segundo, California 90245 / USA
"Mehrphasenfeldeffekttransistor-Stetierungsschaltung"
Die Erfindung betrifft eine Mehrphasenfeldeffekttransistor-Steuerungsschaltung
oder -Treiber für eine Gleichstromlast und insbesondere eine solche Steuerungsschaltung, bei der
die Gate-Spannung eines Feldeffekttransistors während einer Phase eines Mehrphasentaktzyklus erhöht oder verstärkt
und während der anderen Phasen des Taktzyklus isoliert ist, bis sie als Funktion eines Einganges zu der Steuerungsschaltung geändert wird.
209810/1353
2H3093
Schaltungsfachleute hatten Schwierigkeiten bei der Herstellung einer relativ einfachen Feldeffekttransistor-Steuerungs
schaltung relativ geringer Größe und geringen Snergieverlustes für eine Gleichstromlast. Als Ergebnis
• wurden Schaltungen entTiickelt, um Ausgangsspannungsniveaus
während getakteter Zeitintervalle zu schaffen. Mit anderen Worten wird das AusgangsSpannungsniveau kontinuierlich
während eines jeden Taktzyklus wiederhergestellt, und der Ausgang ist im allgemeinen lediglich
während.des Taktzyklus gut gewährleistet. Es ist klar, daß gewisseviSchaltungsanwendungen ein kostantes Ausgangsgleichsspannungsniveau
erfordern ohne die Notwendigkeit, das Spannungsniveau als Funktion eines Taktsignals zu
ändern.
Daher wird eine Feldeffekttransistorschaltung bevorzugt,
die ein Gleichspannungsniveau erzeugen kann, das eine logische "1" während relativ langer Zeitperioden darstellt.
Normalerweise ist das Gleichspannungsniveau ungefähr gleich dem Speisespannungsniveau für die Schaltung.
Die Gleichspannungsniveaus sollten fähig sein, einen relativ hohen Strom zu einer Gleichstromlast fIiessen zu
lassen. Die vorliegende Feldeffekttransistor-Steuerungsschaltung
schafft eine Schaltung zum Aiisteuern einer Gleichstromlast mit Spannungsniveaus, die entweder eine
209810/1353
logische "1" ("wahr") oder eine logische "0" ("falsch") als Funktion eines Eingangssignals darstellen.
Kurz gesagt umfaßt, die Erfindung eine Mehrphasenfeldeffekttransistor-Gleichstrom-Sxeuerungsschaltung
zum Schaffen von Gletchspannungsniveaus, die entweder eine
logische "1" ("wahr") oder eine logische "0" ("falsch") als Funktion eines Eingangssignal darstellen. Die Aus«
gnagsgleichspannungsniveaus entsprechen den Spannungsund Stromerfordernissen für eine Gleichstromlast.
In der "bevorzugten Ausführungsform der Steuerungsschaltung
liegt ein Spannungsniveeu an der Gate-Elektrode des
Feldeffekttransistors der Gleiebstrom-Steuerungsschaltung
während eines eine erste Phase wiederholenden Taktsignals eines Vierphasentaktzyklus. "D&v Feldeffekttransistor ist
zwischen eine "leiehstrcmlast und e*j.ne Speisespannung
geschaltet. Während eines eine zweite Phase wiederholenden Taktsignals wird das Spanrwigsniveau durch einen Spannungsvers
tärkerkreiε erhöht, um im wesentlichen die Leistung
des Feldeffekttransistors der Gleichstrom-Steuerungschaltung zu vergrößern· Als Ergebnis des Verstärkens der
Gate-Elektrodenspannung des Feldeffekttransistors wird der
Schwellenwertverlust am Transistor reduziert, und im wesentlichen liegt die ganze Speisespannung parallel zur
Gleichstromlast.
209810/1353
2U3093
Ein als Dioden-Gleichrichter betriebener Feldeffekttransistor ist zwischen der Spannungsverstärkungsahaltung
und der Gate-Elektrode angeordnet» um eine Änderung der Gate-Slektrodenspannung su verhindern, und
zwar "bis zur nächsten Verstärkungsphase des Taktzyklus. Als Ergebnis bleibt die von der JTeldeffekttransistor-Steuerungssehaltung
erzeugte Äusgangsgleiehspannung während wenigstens den die dritte und vierte Phase
wiederholenden Taktsignalen des Vierphasentaktzyklus
konstant.
Während des nächsten iüaktzyklus wird, wenn sich das Eingangssignal
nicht ändert, die Gate-Spannung auf das erhöhte Spannungsniveau zurückgestellt und wiederum für den
Rest des Taktzyklus isoliert. Manchmal ist es notwendig, die Gate-Spannung zurückzustellen, um die Ladung wiederher-P
zustellen, die seit dem letzten Taktzyklus abgeflossen ist.
Die die Gate-Spannung schaffende Ladung wird von der Parallelkapazität
des Gate-Blektrodenknotens gespeichert. Erforderlichenfalls
kann eine getrennte Kapazität zugeschaltet werden.
Steuerungs-Da die Leitfähigkeit des Feldeffekttransistors wesentlich
vergrößert ist, kann eine kleinere Vorrichtung verwendet werden. Ohne den Verstärkungseffekt würde eine relativ
209810/1353
2U3093
größere Vorrichtung erforderlich sein, da die größere Vorrichtung einen niedrigeren Impedanzabfall während
des Leitens haben würde.
Zusätzlich wird durch Reduzieren des Spannungsabfalls im Steuejmgs-Feldeffekttransistor weniger Energie verbraucht,
so daß die Vorrichtung während längerer Zeitperioden in Betrieb gehalten werden kann. Es wäre möglich, eine Ausgangsspannung
zu schaffen, die im wesentlichen gleich der Speisespannung ist, und zwar durch Erhöhen der Spannung an
der Gate-Elektrode, mit der Ausnahme, daß eine Gleichatromlast gespeist wird, ist die Speisespannung notwendigerweise
zwischen dem Steuerungs-Feldeffekttransistor und der Gleichstromlast
geteilt. Deshalb ist es wesentlich, daß im Feldeffekttransistor lediglich eine sehr geringe Speisespannung
abfällt. Der minimale, zugelassene Abfall hängt von den Anforderungen der Gleichstromlast ab. Die von der Impedanz der
Gleichstromlast geteilte Ausgangsgleichspannung bestimmt den maximalen Strom durch die Last.
In der zweiten Ausführungsform ist ein zweiter Steuerungs-Feldeffekttransistor
zwischen den Ausgang und ein Bezugsspannungsniveau, wie Erde, geschaltet, das einen logischen
MOM-Zustand darstellt. Eine Gleichstromlast, wie ein Widerstand,
liegt zwischen dem Ausgang und einem Spannungsniveau
209810/1353
zum Zuführen von Strom zum Transistor, wenn er eingeschaltet ist. Als Ergebnis wird, weinn eine die logische "1"
darstellende Gleichspannung mittels des ersten Transistors
am Ausgang nicht vorhanden ist, eine die logische 11O" darstellende
Gleichspannung am Ausgang durch den zweiten Transistor erzeugt. Bei cieser Ausführungsform ist der
erste Steuerungs-Feldeffekttransistor eingeschaltet, v/enn
sich der Eingang ändert. Die Transistoren werden in Gegentaktanoränurig
"betrieben.
Bei den bevorzugten Ausführl.ingsforraen5 die nachfolgend erläutert
wardens sind Metcllc^yd-Halbleiter^CMOSj-Peldeffekttransistoren
verai P-Typ "beschrieben und gezeigt. MOS-Vorrichtungen
vom P-Typ können durch Taktsignale negativen Niveaus
eingeschaltet werden. Bei solchen Vorrichtungen sind normalerweise die Drain-Elektroden an eine negative Speisespannung
angeschlossen oder alternativ sind die Gate- und/ oder Drain-Elektroden mit einem Taktsignal verbunden, das
zwischen Erds und einer Spannung wechselt, die ungefähr gleich der Speisespannung ist. Es sei indessen verstanden,
dsß sowohl Vorrichtungen vom N- als auch vom P-Typ innerhalb
des Rahmens der Erfindung verwendet werden können, und in bestimmten Ausführungen können beide Arten von Vorrichtungen
bei der Verwirklichung einer Mehrphassnfeläeffekttransistor-Gleichstrom-Steuerschaltung
verwendet werden. Auch ist die
2U3093
Erfindung nicht auf MOS-Vorrichtungen beschränkt. Bei
HOS-Vorrichtungen können SiliziuTn-Gate-Vorrichtungen und
Vorrichtungsarten verwendet werden, welche der Fachwelt bekannt sind.
Die Erfindung wird nachfolgend an Ausführungsbeiepielen
anhand der beigefügten Zeichnungen näher erläutert.
In der Zeichnung zeigern
Fig. 1 ein Schaltbild einer Ausfiihrungsforin der Vierphasenfeldeffekttransistcr-G-leichstrom-Steuerungsschaltungj
Fig. 2 ein Schaltbild einer zweiten Ausführungsform des
Vierphasenfeldeffekttransistors, wobei ein Gegentaktausgang verwendet wird;
Fig. 3 ein Diagramm der Taktsignale mit Vierphasenzyklus
und ein Diagramm der Eingangs- und Ausgangesignale
für ausgewählte Eingangsbedingungen.
20SÖ10/13S3
2U3093-
Fig. 1 zeigt ein Schaltbild einer Vierphasenfeldeffekttransistor-Gleichstrom-Steuerungsschaltung
oder -Treiber 1, um einen konstanten Gleichspannungsausgang an der Last 2 zu
schaffen. Die Gleichspannung wird an einer Ausgangsklemme 3 von einem Feldeffekttransistor 4 erzeugt, dessen Drain-Elektrode
5 an einer Gleichspannungsquelle V und dessen Source-Elektrode 6 an der Ausgangsklemme 3 liegen.
Die Gate-Slektrode 7 ist mit einer Schaltung 8 verbunden,
die ein erhöhtes Spannungsniveau an der Gate-llektrode 7
während gewisser Zeitphasen des Vierphasentaktzyklus als
Funktion des Zustandes des Eingangssignals schafft, das an
der Klemme 9 auftritt. Die Schaltung umfaßt einen Feldeffekttransistor
10, dessen Gate-Elektrode und Drain-Elektrode mit einem gemeinsamen Punkt 11 verbunden sind und dessen
Source-Elektrode mit der Gate-Elektrode 7 des Feldeffekttransistors
4 verbunden ist. Ein Feldeffekttransistor 12 ist in Reihe zwischen die Speisespannung V und den gemeinsamen
Punkt 11 geschaltet. Die Drain-Elektrode 13 des Feldeffekttransistors 12 liegt an der Speisespannung und die Source-Elektrode
14 ist mit dem gemeinsamen Punkt 11 verbunden. Die Gate-Elektrode 15 des Feldeffekttransistors 12 v/ird mit dem
Taktsignal jZf, gespeist.
209610/1353
2H3093
Die Schaltung 8 umfaßt ebenfalls eine Reihenschaltung
mit einem Feldeffekttransistor 16 und einem Feldeffekttransistor 17. Die Drain-Elektrode 18 des Feldeffekttransistors
17 wird mit einem Taktsignal 0m gespeist und die Source-Elektrode 19 ist an einen gemeinsamen Punkt 20
zwischen den Kondensatoren 21 und 22 angeschlossen. Der Kondensator 22 ist zwischen den gemeinsamen Punkt 11 und
den gemeinsamen Punkt 20 geschaltet. Der Kondensator 21 liegt zwischen dem gemeinsamen Punkt 20 und der Gate-Elektrode
23 des Transistors 17. Die Gate-Elektrode 23 ist mit der Drain-Elektrode 24- des Feldeffekttransistors 16
und die Source-Elektrode des Feldeffekttransistors 16 ist mit der Gate-Elektrode 7 des Feldeffekttransistors 4 verbunden.
Die Gate-Elektrode 26 des Feldeffekttransistors wird mit dem Taktsignal 0? gespeist.
Die Teile der Schaltung 8, die den Feldeffekttransistor 16,
den Feldeffekttransistor 17, die Kondensatoren 21 und 22 umfassen, erzeugen in Kombination mit dem Feldeffekttransistor
12 das erhöhte Spannungsniveau an der Gate-Elektrode 7 zum Übersteuern oder Vergrößern der Leitfähigkeit des Feldeffekttransistors
4, wenn eine konstante Ausgangsgleichspannung geliefert wird, die ungefähr gleich der Speisespannung V ist.
Der als Diode oder Gleichrichter geschaltete Feldeffekttransistor
10 isoliert die Spannung an der Gate-Elektrode
209810/1353
2U3093 - ίο -
nach 0., so daß der Ausgang an der Klemme 3 für die
Gleichstromlast 2 im wesentlichen konstant "bleibt.
Obwohl es nicht gezeigt ist, ist es verständlich, daß eine
Eigenkapazität an der Gate-Elektrode 7 zum Speichern des erhöhten Spannungsniveaus existiert, bis sie entweder entladen
oder aufgrund der parasitären Ableitung abgeflossen ist, die normalerweise in Feldeffekttransistorschaltungen
auftritt, zu denen die dargestellte Schaltung gehört. Ein getrennter Kondensator kann erforderlichenfalls zugeschaltet
werden.
Der Feldeffekttransistor 17 und der Kondensator 21 steuern
das Auftreten des Taktsignals 0, an dem Kondensator 22, so
daß das Taktsignal 0. von dem Eingangssignal, das von der Klemme 9 zum Punkt 27 durohgesehaltet wird, an- oder abgeschaltet
wird» Als Ergebnis wird von der Schaltung keine
Gleichstromleistung verbraucht« Es sei darauf hingewiesen,
daß es möglich ist, das Taktsignal 0^ direkt an den Punkt
zu liefern. Jedoch ruft eine solche direkte Verbindung verschiedene Probleme hervor. B9ie.pi.elsv?eises wenn als Gate-Elektrode
7 am Ende von 0. bsi einer logisoben "0" ist, erzeugt der Kondensator 22 Gins positive Aufladung des
Substrate ti'ogr die Drain- oder Settroet^r^iclie der Feldeffekttransistoren 10 mxd. IZ, äa ä±3 Ercii-
2Η3093. - li -
reiche Ρΐϊ-Übergänge zu dem Substrat aufweisen. Als Ergebnis
muß die Schaltung mit Kitteln zum Verhindern des Abfließens der Ladung über diese PN-Übergänge versehen sein.
In Fig. 1 yard eine solche Entladung von dem Feldeffekttransistor 17 verhindert, der das Taktsignal 0, von dem
Punkt 20 trennt. In anderen Schaltungen kann ein "Schutzring"
erforderlich sein. Wenn ein Schutzring erforderlich ist, ist ein zusätzlicher Halbleiterplättchenbereich notwendig,
wodurch zusätzliche Energie verbraucht wird.
Die Gate-Elektrode 7 ist ebenfalls mit dem gemeinsamen Punkt 27 der Feldeffekttransistoren 28 und 29 verbunden.
Die Drain-Elektrode 30 des Feldeffekttransistors 29 ist an die Speisespannung V und die Source-Elcktrode 31 ist an den
gemeinsamen Punkt 27 angeschlossen. Die Gate-Elektrode 32
des Feldeffekttransistors 29 wird mit dem Taktsignal 0-, gespeist.
Die Source-Elektrode 33 des Feldeffekttransistors ist mit Erde und die Drain-Elektrode 34 mit der Gate-llektrode
7 und dem gemeinsamen Punkt äft 27 verbunden. Die Gate-Elektrode
35 des Transistors 28 ist mit der Source-Elektrode 36 des Feldeffekttransistors 37 und die Drain-Elektrode
des Feldeffekttransistors 37 ist mit dem gemeinsamen Punkt der Feldeffekttransistoren 40 und 41 verbunden. Die Gate-Elektrode
42 des Feldeffekttransistors 37 wird mit dem Taktsignal 0-1 gespeist.
209810/13S3
An der Gate-Elektrode 44 des Feldeffekttransistors 40
liegt ebenfalls das Taktsignal #L. Die Drain-Elektrode
43 3sb an die" Speisespannung V und die Drain-Elektrode
45 an den gemeinsamen Punkt 39 angeschlossen. Die Drain-Elektrode 46 des Feldeffekttransistors 41 ist mit
dem gemeinsamen Punkt 39 und die Source-Elektrode 47 ist
mit Erde verbunden. Die Gate-Elektrode 48 ist vor der Steuerungsschaltung 1 an die Eingangsklemme geschaltet.
Die Feldeffekttransistoren 40, 41 sprechen in Kombination mit den Feldeffekttransistoren 28 und 29, die von den
ersteren durch den Transistor 37 getrennt sind, auf das Eingangssignal während 0-^ an. Das Eingangssignal ist
doppelt invertiert zum Punkt 27.
Es sei für die gezeigte Ausftihrungsform verstanden, daß
ein logischer "1"-Zustand von dem ungefähren WSrt der Speisespannung
dargestellt wird. Feldeffekttransistoren mit hohem Schwellenwert können einen Schwellenspannungsverlust
■von 6 Volt haben. Das logische "0"-Spannungsniveau wird
von Erde dargestellt. Andere logische Abmachungen liegen ebenfalls innerhalb des I?ahmens der Erfindung. Die genaue
Abmachung wird in gewissem Ausmaß von der Art des verwendeten Feldeffekttransistors bestimmt.
209810/13S3
2U3093
Die Beziehung der Taktsignale ist in Pig. 3 gezeigt. Obwohl in Pig. 1 zwei Phasen wiederholende Taktsignale
0-ij 0 a gezeigt sind, die zwei Phasen darstellen, ist zu
"beachten, daß zwecks Schaffung einer konstanten Ausgangsspannung ein "bestimmtes Zeitintervall verstreichen muß,
"bevor der Ausgang geändert werden kann. Dieses Intervall wird von den Phasen 1 und 2 (0*t 0o) ^es Vierphasentaktsignals
dargestellt, das zur Beschreibung des "bevorzugten Ausführungsbeispiels der Erfindung verwendet ist.
Zur Beschreibung der Arbeitsweise der Schaltung nach Pig. 1 dienen Pig. 3 und Pig. 1. Die Schaltung arbeitet
in einer nicht umkehrenden Art, so daß ein Signal,das eine logische ";" am Eingang darstellt, am Ausgang nicht umgekehrt
wird. Wenn der Eingang eine logische "J" ist, ist der
Ausgang ebenfalls eine logische M1".
Während der Zeit #·>, d.h., wenn das Taktsignal 0->
vorhanden ist, wird der Eingang an der Klemme 9 ausgewertet. Dies "bedeutet,
wenn der Hingang "wahr" ist, d.h. den Zustand "1" hat, liegt der gemeinsame Punkt 39 an Erde* da der Feldeffekttransistor
41 weitgehend leitend mit Bezug auf den Peldeffekttransistor 40 ist. Wenn der gemeinsame Punkt 39
an Erde liegt, trifft dies auch für die Gate-Elektrode 45 des Peldeff(!kttrarisistors 28 zu, da der Peldeffekttrancistor
37 während der Zeit 0-, eingeschaltet ist.
209810/1353
Wenn die Gate-Elektrode 35 an Erde liegt, "bleibt der
Feldeffekttransistor 28 ausgeschaltet, und der gemeinsame Punkt 37 wird auf ungefähr die Speisespannung minus einem
Schwellenspannungsabfall im Feldeffekttransistor 29 angehoben.
Der Feldeffekttransistor 29 wird von 0^ eingeschaltet.
Gleichzeitig wird der Feldeffekttransistor 4 eingeschaltet,
und der Ausgang wird ungefähr auf Speisespannung minus zwei Schwellenspannungsabfällen, d.h. dem Schwellenspannungsabfall
im Feldeffekttransistor 29 und dem Schwellenspannungsabfall im Feldeffekttransistor 4, gebracht.
Zusätzlich wird während der Zeit 0, der Feldeffekttransistor
16 zwecks Sinschaltens des Feldeffekttransistors 17 eingeschaltet.
Da das Taktsignal 0^ währer-cL '1er Seit £-, "falsch"
ist, a.h. 3 an Zustand "0" hat, liagt der gemeinsame Punteb?"
an ürde, so daß dar Kondensator 21 ungefähr auf die Speisespannung
minus sinem Schwellenspannungsabfall geladen wird.
In ähnlicher '.7eise v/ird der ZFaldeff ekttransistor 12 eingeschaltet,
so daß dar geneinsame Punkt Speisespannung 7 erhält,
die durch einsn Schwollenspannungsabfall im Feldeffekttransistor
12 reduziert ist. Als ZSgobnis wird dar
rOurijxisauür 22 auf dan ungefähr3η 7erd dar Speisespannung
uinus ain-3m Sciiweilenspannungsabfall gelaf'su. T)or PoIdcfff-jk
ti transistor 10 ist ausgeschaltot, da die Spannung der Gate-.3l3ktrode die Spannung dar Sourcu-llektroae nicht um
mindestens einen Schwsllnnv/ert üböi-stDitjt.
209810/13S3
2U3093
L.. "xi'li vol. 0* ;.'ird das Taktsignal $. "wahr", d.Ii. in
Zustand "1" wirksam. Dar Feldeffekttransistor 17 wird von
dsr Spannung eiliges ehalt st, dia im Kondensator 21 gespeichert
ist. Als ~3rgebnis sriiält der gemeinsame Punkt 2C
dio Spannung 0>, dia ungefähr gleich der Speisespannung
minus ei nein Schwellenspannungsahf all im Feldeffekttransistor
17 i3t. Der Spannungszuwachs am gemeinsamen Punkt 20,
vorher an 3rde, verursacht eine sofortige TJrhöhung an der
3-ate-llektrode 23 des Feldeffekttransistors 17 und eine
sofortige Erhöhung im Kondensator 22 am gemeinsamen Punkt
Die Spannungserhöhung an der Gate-31ektrode 23 vergrößert
wesentlich die leitfähigkeit des Feldeffekttransistors 17, so daß die Spannung an dem gameinsamen Punkt 20 auf das
Spannungsniveau des Taktsignals 0. cu anwächst. Die Spannung
am gemeinsamen Punkt 11 erhöht sich ebenfalls um einen äquivalenten Wert.
Als S-pgehnis der Spannungserhöhung an gemeinsamen Punkt 11
wird der Z??ldeffekttransistor 10 eingeschaltet, um die
Spannung an der G-ate-"21ektrode 7 des Feldeffekttransistors
au vergrößern. Dadurch erhöht sich v/esentlich die Leitfähigkeit
des Feldeffekttransistors 4.
209810/1353
Der Anreicherungsbetriebszustand des Feldeffekttransistors
reduziert wesentlich den Spannungsabfall in diesem Feldeffekttransistor,*
wocurch die Gleichspannung an der Last zunimmt. Die Speisespannung V wird zwischen den Impedanzen
des Feldeffekttransistors 4 und der Gleichstromlast 2 geteilt. Jedoch ist durch wesentliche Vergrößerung der Leitfähigkeit
des Feldeffekttransistors 4 ein relativ kleiner Spannungsabfall im Transistor erfolgt.
Y/enn "beispielsweise angenommen wird, daß die Takt- und Speisespannung
ungefähr gleich 25 Volt sind, könnte die Gate-Slektrodenspannung
am Feldeffekttransistor 4 auf ungefähr 35 Volt erhöht werden. Für solche Spannungswerte würde die
Ausgangsgleichspannung an der Ausgangsklemme 3 ungefähr 20 Volt betragen.
Bei einem weiteren Beispiel, wenn der Lastwiderstand 21
20 kj& und der Lastkondensator 52 ungefähr 20OpF haben,
würde die Schaltung fähig sein, eine Gleichspannung von ungefähr 20 Volt für die angenommenen Spannungswerte und ein mA
Laststrom für einen relativ langen Zeitraum zu liefern.
Der Kondensator 21 sollte relativ zur Kapazität der Gate-ZSlektrode
23 groß sein, so daß die 0.-Taktspannung zur Gate-
-Slaktrode 23 de3 Feldeffekttransistors 17 genau mit dein
209810/13S3
2U3093
Beginn des 0.-Zeitraumes zurückgeführt oder rückgekoppelt
wird. Die unverzügliche Rückführspannung ist notwendig, um die leitfähigkeit des Feldeffekttransistors und somit
den Verstärkungseffekt am gemeinsamen Punkt 11 zu erhöhen.
Am Ende von 0, liegt der gemeinsame Punkt Über den Feldeffekttransistor
17 wiederum an Erde, und die erhöhte Spannung am Kondensator 22 ist beseitigt. Als Srgebnis wird der
Feldeffekttransistor 10 abgeschaltet, um die Spannung an der Gate-Slektrode 7 zu isolieren. Die 0.j-Phase folgt der 0,-Phase,
wie dies in Fig. 3 gezeigt ist.
Zusätzlich ist während 0, der Feldeffekttransistor 16 zwecks
weiterer Isolierung der G-ate-Slektrode 11 ausgeschaltet.
Der Feldeffekttransistor 28 und der Feldeffekttransistor 29 sind ebenfalls während der Zeit 0* ausgeschaltet.
Im normalen Fall sind die Lasfbedingungen vorbestimmt, so
daß ein Laststrom für den minimalen Zeitraum 0 .. und 0O erforderlich
ist. Wenn zusätzliche Zeitbedingungen an den Grleichstromausgang gestellt werden, kann es notwendig sein,
das Intervall zwischen den Phasen des Taktzyklus zu verringern. Alternativ könnten zusätzliche Phasen erforderlichenfalls
hinzugefügt werden, um die Ausgangsgleichspannung an
der Klemme 3 für einen vorbestimmten Zeitraum aufrachtausrhalten.
209810/13S3
Unter der Annahme, daß sich der Eingang von einer logischen "1" zu einer logischen "O" während der Zeit 02 des folgenden
Taktzyklua ändert, würde der Feldeffekttransistor 4-1
während 0, ausgeschaltet bleiben, und der gemeinsame Punkt
würde ungefähr', auf das Bezugsspannungsniveau V angehoben.
Der Feldeffekttransistor 28 würde eingeschaltet werden, um den gemeinsamen Punkt 27 ungefähr auf Srdpotential zu bringen.
P Die Feldeffekttransistoren 29 und 28 würden in ein solches Verhältnis gesetzt werden, daß im wesentlichen die gesamte
Speisespannung V im Feldeffekttransistor 29 für die angenommene Eingangsbedingung abfallen würde*
Da der gemeinsame Punkt 27 mit Srde verbunden wäre, würde
die Gate-jELektrode 7 des Feldeffekttransistors 4 ebenfalls
an Erde liegen, und der Feldeffekttransistor 4 würde geschlossen
bleiben. Der Ausgang an dar Klemme 3 wurde sich
fc dann su Beginn des Zeitraumes 0-, "ψοώ. einem (KLeiclispannungeniveau
ändern, das eine logische 1M" darstellt. Die genaue Änderung und erforderliche Zait würde von den !Dasfbedingangen
abhängen.
Wenn ksins Änderung am ^ir-sang -währ and flos falgenöeii Zeitraunss
0^ eintritt, bl-aitt dia Spannung an dar irßtö-Sltktro
de 7 &a£ oeüi HeXb1 äeT von ueia vephergäheiL&öii iaLts/nlus ge
speich;-rt ist» Dia SchalC^n5; 3 e2:i;i>u^t d&iü; -,r^asT aia ^2>höhte«
Spannurigsriiveau fir au.a 3-ate~2IaiLtr^de 7 Viäli2;öxia des
^. ^.i Sraa-i^c^ der Lgcuiigg äis το·ι dor
0 η ft <M Λ Η * K 1
2U3093 - 19 -
Gate-Elektrode 7 während der 0*- und jüfg-Taktintervalle
abgeflossen sein kann. Der Betrag, um den sich die Gate-Elektrodenspannung von einem Tyktzyklus zum nächsten ändert,
ist eine Punktion einer besonderen Schaltung. Das Abfließen aufgrund von PN-Übergängen, Oxyddielektrika und
-Oberflächen usw. kann sich als Funktion der Schaltungsanordnung, der Art des verwendeten Materials und anderer
Paktoren ändern, die der Fachwelt wohl bekannt sind.
Pig. 2 veranschaulicht eine andere Ausführungsform der in Pig. 1 gezeigten Schaltung. Ein Feldeffekttransistor 53 ist
zusätzlich zwischen die Ausgangskiemme 3 und E de geschaltot.
Die Source-Slektrode 54 des Feldeffekttransistors 53
liegt an Erde, um ein logisches MOH-Bezugsspannungsniveau
zu schaffen, wenn der Eingang eine logische "0" ist. Die Drain-Elektrode 55 ist mit dem Ausgang 3 und mit der Source-Elektrode
6 des Feldeffekttransistors 4 verbunden. Ein Widerstand 54 ist zwischen die Speisespannung V und den Ausgang
geschaltet, um eine Gleichstromlast zu bilden, die der Widerstand 53 speisen kann.
Die Arbeitsweise der Schaltung nach Fig. 2 zum Erzeugen eines
G-leichspannungsniveaus, das eine logische "1", d.h. angenähert V darstellt, ist im wesentlichen gleich der Arbeitsweise, die in Verbindung mit Fig. 1 beschrieben wurde. Aus
209810/1353
2U3093 ■
diesem Grund wird die Beschreibung der Arbeitsweise der
Schaltung zum Erzeugen einer eine logische "1" darstellende Gleichspannung; nicht wiederholt. Vielmehr wird die Arbeitsweise
der Schaltung zum Erzeugen einer logischen "0ff
am Ausgang 3 kurz beschrieben.
Während 0, liegt, wenn der Eingang eine logische "1" ist,
die Gate-Eloktrode 35 des Feldeffekttransistors 28 an Erde.
Als Ergebnis liegt die Gate-Elektrode 56 des Feldeffekttransistors
53 ebenfalls an Erde, um den Feldeffekttransistor ausgeschaltet zu halten. Wie oben erwähnt, ist der Ausgang
ebenfalls auf ein eine logische "1" darstellendes Ausgangsgleichspannungsniveau gebracht, wenn der Eingang die eine
logische "1" darstellende Spannung erhält.
Wenn der Eingang sich auf einem logischen 11O"-Spannungsniveau befindet, wie dies in Fig. 3 für 02 ^es zweiten
Taktzyklus gezeigt ist, wird jedoch wäirend des 0, Taktintervalls
der Feldeffekttransistor 41 ausgeschaltet gehalten, so daß die Gate-Elektrode 35 und die Gate-Slektrode 56 der
Feldeffekttransistoren 28 bzw, 53 auf ein Spannungsniveau gebracht werden, das ungefähr gleich der Speisespannung Y
ist. Der Feldeffekttransistor 53 wirä deshalb eingeschaltet,
um die Ausgangsklemme 3 auf Erdspannungsniveeu au bringen, <äas
an der Source-Elektrode 54 auftritt» Stz'öra wird toeh
Widerstand 57 zugeführt.
209810/13S3
2U3093
Das Erdspannungsniveau, das einen logischen "0"-·Zustand
darstellt, wird für wenigstens die folgenden zwei Taktintervalle aufrechterhalten, die 0* und j2L umfassen. Wenn
sich der Eingang bei Auswertung während des folgenden Zeitraums 0-, nicht ändert, "bleibt der Ausgang in dem "0"-Zustand.
Wie in Pig. 3 und in Verbindung mit der Beschreibung der Ausführungsformen nach Fig. 1 und 2 erwähnt ist, sind die
Vierphasentakt signale, die 0*, 02» $\ un(* $a umfassen,
Phasenwieerholungstaktsignale. Mit anderen Worten, #L tritt
in Intervallen auf, die durch die Phasen 2, 3 und 4 getrennt sind. Auf ähnliche Weise wiederholt sich J2L in Intervallen,
die durch die 3, 4 und 1 getrennt sind. Die anderen Beziehungen sind offensichtlich.
209810/1353
Claims (11)
1. J Mehrphasenfeldeffekttransistor-Steuerungsschaltung
für eine Gleiehstromlast, gekennzeichnet durch einen Steuerungs-Feldeffekttransistor oder Feldeffekttransistortreiber
(4), der zwischen die G-leichstromlast (2) und ein
erstes Spannungsniveau (7) geschaltet ist, das eine Gleich» Spannung an der Gieichstromlast hervorruft, wobei der
Transistor (4) eine Gate-Elektrode (7) und eine mit der Gate-Elektrode (7) verbundene Einrichtung (8) aufweist,
um die Spannung an der Gate-Slektrode (7) als eine Funktion
eines Eingangssignals während eines eine erste Phase (0λ)
wiederholenden Taktsignals, das einen Teil eines Mehrphasentaktsignalzyklus
(0* - 0.) bildet, zu verstärken oder zu
erhöhen und um die erhöhte oder verstärkte Spannung an der Gate-31ektrode (7) wenigstens bis zu dem die Phase wiederholenden
Taktsignals '4.0^), das unmittelbar dem die erste
Phase wiederholenden Taktsignal (0λ) des nachfolgenden Taktzyklus
vorausgeht zu isolieren, wobei die Gate-Spannung die Leitfähigkeit des Transistors (4) wesentlich erhöht, um die
Gleichspannung zu der Gleichstromlast mit einem relativ geringen Spannungsabfall in dem Transistor (4) zu bringen.
209810/13S3
2. Schaltung nach Ansprach 1, gekennzeichnet durch eine Einrichtung (2δ), die auf das "eingangssignal zum Ändern
der G-ate-Spannung während des die vorangegangene Phase wiederholenden
Taktsignals (J2L) anspricht, wenn dieses Eingangssignal
sich während eines eine Phase wiederholenden Taktsignals geändert hat, das dem die erste Phase wiederholenden
Taktsignals (0^) folgt.
3. Schaltung nach Anspruch 1 oder 2, gekennzeichnet durch
eine Einrichtung zum Erzeugen einer Vielzahl phasenwiederholende Taktsignale, die den Mehrphasentaktzyklus umfassen,
wo"bei der Taktzyklus wenigstens ein eine Phase wiederholendes Taktsignal umfaßt, das dem die erste Phase wiederholenden
Taktsignal (0ä) vor dem die vorangegangene Phase wiederholenden
Taktsignal (0O folgt.
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß der Mehrphasentaktayklus wenigstens zwei Phasen wiederholende
Taktsignale zwischen dem die erste Phase wiederholenden Taktsignal (0λ) "und dem die vorangegangene Phase wiederholenden
Taktsignal (jZM zum Verwirklichen eines Vi erphas ent aktzyklus
umfaßt.
209810/1353
5. Schaltung nach Anspruch 1, 2, 3 oder 4, gekennzeichnet durch einen zweiten Feldeffekttransistor (53), der zwischen
die Gleichstroialast und ein zweites Spannungsniveau geschaltet
ist, wobei dieser zweite Feldeffekttransistor eine mit der ansprechenden Einrichtung (28) verbundene Gate-TDlektrode (56) aufweist, das erste Spannungsniveau einen logischen
Zustand und das zweite Spannungsniveau einen unterschiedlichen logischen Zustand darstellen, die zweite Gate-Elektrode
(56) von der ansprechenden Einrichtung (28) auf eine Spannung als Funktion eines Eingangssignals eingestellt
wird und diese Spannung unterschiedlich zu der Spannung an der ersten Gate-Elektrode (7) ist, so daß der erste und
zweite Feldeffekttransistor (4, 53) nicht gleichzeitig leitend
sind.
6. Schaltung nach einem der Ansprüche 1-5» dadurch gekennzeichnet,
daß die ansprechende Einrichtung (28) eine Einrichtung (28, 41) zum zweifachen Umkehren des Eingangssignals aufweist, um das sweifach umgekehrte Eingangssignal
an der Gate-Slektrode (7) des ersten Feldeffekttransistors
(4) und an der Einrichtung (8) sum Verstärken der Spannung an der Gate-Elektrode (7) zu erhalten.
7. Schaltung nach Anspruch 5» dadurch gekennzeichnet, daß
die ansprechende Einrichtung (28) eine Sinrielitang (285, 41)
209810/13S3
2U3093
zum zweimaligen Umkehren des Eingangssignals und eine
Einrichtung zum Vorsehen des einmal umgekehrten Eingangssignals an der Gate-Elektrode (56) des zweiten Feldeffekttransistors
(53) aufweist.
8. Schaltung nach einem der Ansprüche 1-7, dadurch gekennzeichnet,
daß die Einrichtung (8) zum Verstärken aufweist eine erste und zweite Kondensatoreneinrichtung (21,22),
eine verstärkende Feldeffekttransistoreinrichtung (15), die auf das zweifach umgekehrte Eingangssignal von der ansprechenden
Einrichtung (28) während des die vorhergehende Phase wiederholenden Taktsignals (#,) und auf das die vorhergehende
Phase wiederholende Taktsignal (0-s) zwecks Ladens der
ersten und zweiten Kondensatoreinrichtung (21, 22) anspricht, wenn das zv/eif ach umgekehrte Eingangssignal einen ersten logischen
Zustand darstellt, wobei die verstärkende Feldeffekttransistoreinrichtung
(15) weiterhin auf das die erste Phase wiederholende Taktsignal ($,) zwecks Verstärkens oder Srhöhens
der Spannung an der Kondensatoreinrichtung (21,22) anspricht,
wenn diese Kondensatoreinrichtung vorher während des die vorhergehende Phase wiederholenden Taktsignals (0^) geladen
ist, und eine Isolationsfeldeffekttransiatoreinrichtung
(10), die zwischen die zweita Kondensatoreinrichtung (22)
und die Gate-Elektrode (7) de3 ersten Feldeffekttransistors (4) geschaltat ist, wobei die Isolationsfeldeffekttransistor-
209810/1353
ZU3093
einrichtung (1O) auf die verstärkte oder erhöhte Spannung
an der zweiten Kondensatoreinrichtung (22) zum Aufbringen der erhöhten Spannung auf die Gate-Elektrode (7) anspricht.
9. Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß die Gate-"31ektrode der Isolationsfeleffekttransistoreinrichtung
(10) und eine Elektrode mit der zweiten Kondensatoreinrichtung (22) und die andere Elektrode mit der Gate-Slektrode
(7) des ersten Feldeffekttransistors (4) verbunden sind, und daß die verstärkende Feldeffekttransistoreinrichtung
(15) eine Einrichtung (17) zuüi Entfernen der
verstärkten oder erhöhten Spannung an der Kondensatoreinrichtung am Ende des die erste Phase wiederholenden Taktsignals
(0a) aufweist, wobei der- Unterschied zwischen der
Gate-31ektrodenspannung des ersten Feldeffekttransistors
(4) und der Spannung an der zweiten Kondensatoreinrichtung (22) am Ende des die erste Phase wiederholenden Taktintervallas
(0.) die Isolationsfeldeffekttransistoreinrichtung (10) ausschaltet, um die Gate-31ektrode (7) von der verstärkenden
Feldeffekttransistoreinrichtung zu isolieren.
10. Schaltung nach Anspruch 9j dadurch gekennzeichnet,
daß die verstärkende Feldeffekttransistoreinrichtung
erste, zweite und dritte Feldeffekttransostoren (16, 17, 12)
aufweist, wobei der ersbe Feldeffekttransistor (ib) in Tieihe
209810/1353
2U3093
zwischen die ansprechende Einrichtung und die Gate-Jülektrode
(23) des zweiten Feldeffekttransistors (17)
und die erste Kondensatoreinrichtung (21) zwischen die G-ate-ll aktrode (23) des zwaiten Feldeffekttransistors
(17) und eine (19) seiner anderen Elektroden (18,19)
geschaltet sind, daß die andere Elektrode (18) des zweitan
Feldeffekttransistors (16) mit dea die erste Phase
wiederholenden Taktsignal (0 a) verbunden ist, daß die zweite Kondensatoreinrichtung (22) zwischen die eine
Elektrode (19) des zweiten Feldeffekttransistors (17) und
die gemeinsame Verbindung (11) der Gate-Slektrode und die
eine Elektrode des Isolationsfeldeffekttransistors (10)
geschaltet ist, daß die Gate-31ektrode (26) des ersten
Feldeffekttransistors (15) mit dem die vorhergehende Phase
wiederholenden Taktsignal (0·,) verbunden ist, um den
zweiten Feldeffekttransistor (17) und die erste Kondensatoreinrichtung
(21) von der ansprechenden "Einrichtung (28) und von der G-ate-Slektrode (7) des Feldeffekttransistors
(4) nach dem die vorhergehende Phase wiederholenden Taktsignal (jZf-j) zu isolieren, und daß der dritte Feldeffekttransistor
(12) mit dem gemeinsamen Punkt (11) zwischen der CJate-üüektrode des Isolationsfeldeffekttransistors (10)
und der zweiten Kondensatoreinrichtung (22) verbunden ist,
um die zweite Kondensatoreinrichtung (22) während des die
vorhergehende Phase wiederholenden Takt signals (0·*) zu
laden.
209810/1353
2H3093
11. Mehrphasenf eldeffekttransistor-Steuerungsschaltung,
gekennzeichnet durch einen ersten Feldeffekttransistor (4),
der sine mit einer Klemme für eine Spannung (V) verbundene Drain-ülektrode (5)» eine mit einer Ausgangsklemme (3)
verbundene Source-ISlektrode (6) und eine Gate-Slektrode (7)
aufweist, durch eine auf ein Eingangssignal ansprechende
und mit der Gate-31ektrode (7) verbundene Einrichtung (28),
durch zweite und dritte Feldeffekttransistoren (10, 12), die in Reihe zwischen die erste Gate-Slektrode (2) und eine
Klemme für eine Spannung (V) geschaltet sind, wobei der zweite Feldeffekttransistor (10) eine Gate-llektrode und
eine andere Elektrode aufweist, die mit einem gemeinsamen Punkt (11) und mit einer Elektrode (14) des dritten Feldeffekttransistors
(12) verbunden sind, wobei die andere Elektrode des zweiten Feldeffekttransistors mit der Gate-Elektrode
(7) des ersten Feldeffekttransistors (16), dessen
eine Elektrode (25) mit der Gate-Slektrode (7) des ersten Feldeffekttransistors (4) verbunden ist und der eine andere
Elektrode (25) aufweist, durch einen fünften Feldeffekttransistor (17), dessen G-ate-Slektrode (23) mit der anderen
Elektrode (24) des vierten Feldeffekttransistors (16) verbunden ist und der zwei zusätzliche Elektroden (18, 19) aufweist,
durch einen ersten Kondensator (21), der zwischen eine (19) der beiden zusätzlichen Elektroden (18, 19) des
fünften Feldeffekttransistors (17) und seine Gate-Elektrode (23)
209810/1353
2U3093
geschaltet ist, und durch einen zweiten Kondensator (22), der zwischen die eine Elektrode (19) des fünften Feldeffekttransistors
(17) und den gemeinsamen Punkt (11) zwischen dem ersten und dritten Feldeffekttransistor (10,12)
geschaltet ist.
209810/1353
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US7634070A | 1970-08-28 | 1970-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2143093A1 true DE2143093A1 (de) | 1972-03-02 |
| DE2143093C2 DE2143093C2 (de) | 1983-03-31 |
Family
ID=22131384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2143093A Expired DE2143093C2 (de) | 1970-08-28 | 1971-08-27 | Mehrphasenfeldeffekttransistor- Steuerungsschaltung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3646369A (de) |
| JP (1) | JPS5125305B1 (de) |
| CA (1) | CA937303A (de) |
| DE (1) | DE2143093C2 (de) |
| FR (1) | FR2107080A5 (de) |
| GB (1) | GB1315632A (de) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3774055A (en) * | 1972-01-24 | 1973-11-20 | Nat Semiconductor Corp | Clocked bootstrap inverter circuit |
| JPS5937614B2 (ja) * | 1972-07-21 | 1984-09-11 | 株式会社日立製作所 | 絶縁ゲ−ト型トランジスタを用いたブ−トスラツプ回路 |
| JPS4971860A (de) * | 1972-11-10 | 1974-07-11 | ||
| US3769528A (en) * | 1972-12-27 | 1973-10-30 | Ibm | Low power fet driver circuit |
| US3806738A (en) * | 1972-12-29 | 1974-04-23 | Ibm | Field effect transistor push-pull driver |
| NL7409101A (nl) * | 1973-07-18 | 1975-01-21 | Intel Corp | Mos besturingsschakeling. |
| US4045684A (en) * | 1976-01-19 | 1977-08-30 | Hewlett-Packard Company | Information transfer bus circuit with signal loss compensation |
| US4042833A (en) * | 1976-08-25 | 1977-08-16 | Rockwell International Corporation | In-between phase clamping circuit to reduce the effects of positive noise |
| US4063117A (en) * | 1977-01-07 | 1977-12-13 | National Semiconductor Corporation | Circuit for increasing the output current in MOS transistors |
| JPS5693422A (en) * | 1979-12-05 | 1981-07-29 | Fujitsu Ltd | Level-up circuit |
| NL8003519A (nl) * | 1980-06-18 | 1982-01-18 | Philips Nv | Lekstroomcompensatie voor dynamische mos logica. |
| JPS5846178B2 (ja) * | 1980-12-03 | 1983-10-14 | 富士通株式会社 | 半導体装置 |
| DE3105147A1 (de) * | 1981-02-12 | 1982-09-09 | Siemens AG, 1000 Berlin und 8000 München | Integrierte digitale halbleiterschaltung |
| US4636706A (en) * | 1985-09-12 | 1987-01-13 | General Motors Corporation | Generator voltage regulating system |
| US4636705A (en) * | 1986-01-13 | 1987-01-13 | General Motors Corporation | Switching circuit utilizing a field effect transistor |
| US5646557A (en) * | 1995-07-31 | 1997-07-08 | International Business Machines Corporation | Data processing system and method for improving performance of domino-type logic using multiphase clocks |
| JP3698550B2 (ja) * | 1998-07-02 | 2005-09-21 | 富士通株式会社 | ブースト回路及びこれを用いた半導体装置 |
| US10566892B1 (en) * | 2019-02-06 | 2020-02-18 | Dialog Semiconductor (Uk) Limited | Power stage overdrive extender for area optimization and operation at low supply voltage |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3440444A (en) * | 1965-12-30 | 1969-04-22 | Rca Corp | Driver-sense circuit arrangement |
| US3524077A (en) * | 1968-02-28 | 1970-08-11 | Rca Corp | Translating information with multi-phase clock signals |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1127687A (en) * | 1965-12-13 | 1968-09-18 | Rca Corp | Logic circuitry |
| US3573498A (en) * | 1967-11-24 | 1971-04-06 | Rca Corp | Counter or shift register stage having both static and dynamic storage circuits |
-
1970
- 1970-08-28 US US76340A patent/US3646369A/en not_active Expired - Lifetime
-
1971
- 1971-06-28 CA CA116770A patent/CA937303A/en not_active Expired
- 1971-07-12 GB GB3263871A patent/GB1315632A/en not_active Expired
- 1971-08-11 JP JP46060930A patent/JPS5125305B1/ja active Pending
- 1971-08-27 DE DE2143093A patent/DE2143093C2/de not_active Expired
- 1971-08-27 FR FR7131256A patent/FR2107080A5/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3440444A (en) * | 1965-12-30 | 1969-04-22 | Rca Corp | Driver-sense circuit arrangement |
| US3524077A (en) * | 1968-02-28 | 1970-08-11 | Rca Corp | Translating information with multi-phase clock signals |
Also Published As
| Publication number | Publication date |
|---|---|
| CA937303A (en) | 1973-11-20 |
| FR2107080A5 (de) | 1972-05-05 |
| GB1315632A (en) | 1973-05-02 |
| DE2143093C2 (de) | 1983-03-31 |
| JPS5125305B1 (de) | 1976-07-30 |
| US3646369A (en) | 1972-02-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2143093A1 (de) | Mehrphasenfeldeffekttransistor Steu erungsschaltung | |
| EP0126788B1 (de) | MOS-Bootstrap-Gegentaktstufe | |
| DE2109936C3 (de) | Schaltung zum Erzeugen von Mehrphasentaktsignalen doppelter und einfacher Breite | |
| DE2259257A1 (de) | Verstaerkerschaltung | |
| DE1537263B2 (de) | Treiberschaltung mit mos feldeffekttransistoren | |
| DE2633512A1 (de) | Spannungsvervielfacher fuer elektronische zeitmessgeraete | |
| DE2545450A1 (de) | Bootstrapschaltung mit feldeffekttransistoren | |
| DE2359646A1 (de) | Integrierte treiberschaltung mit feldeffekttransistoren | |
| DE19515174B4 (de) | Oszillatorschaltung und Verfahren zur Reduzierung ihrer Verlustleistung | |
| DE4203137C2 (de) | Substratvorspannungs-Erzeugungsschaltung und Betriebsverfahren | |
| EP0010137A1 (de) | Substratvorspannungs-Generatorschaltung | |
| DE1947059A1 (de) | Schaltungsanordnung mit zwei Invertierstufen | |
| DE3237778A1 (de) | Dynamisches schieberegister | |
| DE3614421A1 (de) | Halbleiterverstaerkungssignalgeneratorschaltung | |
| DE19548629C1 (de) | Komplementäres Taktsystem | |
| DE10134019A1 (de) | Integrierte Halbleiterschaltung | |
| DE3343700C2 (de) | ||
| DE2001538B2 (de) | Dynamisches Schieberegister | |
| DE2812378C2 (de) | Substratvorspannungsgenerator für integrierte MIS-Schaltkreise | |
| DE2851111C2 (de) | Zweidimensionale Analog-Speicheranordnung | |
| DE3705147C2 (de) | ||
| DE3031197A1 (de) | Antriebsschaltkreis | |
| DE2435454A1 (de) | Dynamischer binaerzaehler | |
| DE2951166C2 (de) | ||
| DE1953478C3 (de) | Dynamischer Verzögerungskreis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OD | Request for examination | ||
| 8128 | New person/name/address of the agent |
Representative=s name: RUSCHKE, O., DIPL.-ING., 1000 BERLIN RUSCHKE, H., |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition |