DE2921511A1

DE2921511A1 - Frequenzteilerschaltung

Info

Publication number: DE2921511A1
Application number: DE19792921511
Authority: DE
Inventors: Jacob Luescher
Original assignee: Ebauches SA
Current assignee: Ebauchesfabrik ETA AG
Priority date: 1978-07-06
Filing date: 1979-05-28
Publication date: 1980-01-24
Also published as: DE2921511C2; CH631596GA3; GB2025182A; CH631596B; JPS607860B2; FR2430696B1; JPS5537094A; FR2430696A1; GB2025182B

Description

Die Erfindung betrifft eine Teilerschaltung für die Frequenz zweier periodischer gegenphasiger Signale.

Der Erfindung liegt besonders die Aufgabe zugrunde, eine integrierte Frequenzteilerschaltung mit sehr niedrigem Leistungsverbrauch zu schaffen. Eine solche Schaltung findet insbesondere interessante Anwendungsmöglichkeiten in allen tragbaren Geräten kleiner Abmessungen, die von einer Batterie mit Strom versorgt werden, welche die Leistungsversorgung des Gerätes autonom über mehrere Jahre sicherzustellen hat. Bekanntlich stellt sich das Problem des Energieverbrauchs mit besonderer Schärfe dann, wenn die zu teilende Frequenz hoch ist, wie dies beispielsweise bei Quarzuhren hoher chronometrischer Genauigkeit der Fall ist, deren Frequenz des Oszillators einige MHz erreicht

Um den Energieverbrauch von Frequenzteilern zu senken, wurden Anstrengungen mit integrierten C-MOS-Binärschaltungen unternommen. Es sind dies· Schaltkreise, mit denen gegenwärtig der größte Teil der Quarzuhren ausgestattet ist. In diesem Falle wird der Leistungsverbrauch im wesentlichen gegeben durch das Aufladen und Entladen der Kapazitäten, die jeweils eine Stufe des Schieberegisters besitzt, und dies mit der Periodizität des jeweiligen Ausgangssignals. Der Leistungsverbrauch jeder Stufe ist demgemäß poroportional dem

909894/0598

WErt dieser Kapazitäten und der Frequenz des jeweiligen Ausgangssignals. Für eine Quarzuhr hoher Frequenz sind dies demgemäß die ersten Stufen, d.h. diejenigen, welche die höchsten Frequenzen zu teilen haben, welche dann bestimmend sind für den Leistungsverbrauch des gesamten elektronischen Teils. Um die Kapazitäten dieser Stufen zu senken, wurden unterschiedliche Herstellungstechniken verwendet, wie diejenigen, die unter den Bezeichnungen Si-gate oder SOS bekannt wurden. Um jedoch den Leistungsverbrauch innerhalb akzeptabler Grenzen zu halten, ist es notwendig, daß die Abmessungen der integrierten Schaltkreise in einem derartigen Maß verkleinert werden, daß mit den gegenwärtig verfügbaren Techniken die Herstellungskosten prohibitiv hoch werden müssen.

Um den Leistungsverbrauch zu senken, wurden auch Teiler für hohe Frequenzen vorgeschlagen, bei denen ein großer Teil der Kapazitäten zugleich Teil eines Resonanzkreises ist. Eine Schaltung dieses Typs ist beispielsweise in der CH-PS 558 beschrieben.

In diesem Falle wird die periodisch in den Kapazitäten gespeicherte Energie zurückgewonnen. Bei dem System benutzt man ein Schieberegister bekannter Bauart, das als integrierter Schaltkreis unter der Bezeichnung"IGFET bucket brigade" realisiert wird. Dieses Register ist in Ringform geschaltet, und ein einziges Ladungspaket wird von einem Kettenglied zum anderen übertragen. Jedes Kettenglied umfaßt einerseits zwei Feldeffekttransistoren mit isolierter Elektrode, die in Serie geschaltet sind, und andererseits zwei Kondensatoren, die jeweils zwischen die Steuerelektrode und die Drain-Elektrode des betreffenden Transistors gelegt sind. Die Steuerelektroden sind alternierend an zwei Leitungen gelegt, die von einem symmetrischen Quarz-Oszillator mit zwei Wechselspannungen in Gegenphase gespeist werden. Mittel sind darüber hinaus vorgesehen, um das Kristallsubstrat,in das die Schaltkreise integriert sind, vorzuspannen oder zu polarisieren. Schaltkreise, die an verschiedenen Stellen des Registers placiert sind, erzeugen Spannungsimpulse beim Durchlauf der Ladung. Ein weiterer Schaltkreis wird von den letztgenannten Impulsen gesteuert, um eine Spannung zu liefern, deren Frequenz den n-Teil

909834/0896

der Frequenz des Oszillators aufweist (n ist eine ganze Zahl größer als 1) und dazu bestimmt ist, einen Teiler für relativ niedrigere Frequenzen zu steuern.

Die Gesamtheit der Kettenglieder des oben beschriebenen Registers weist eine geringe kapazitive Belastung für den Oszillator auf, und der Blindstrom infolge dieser Kapazität führt zu sehr geringen Verlusten im Quarz. Die Wirkhauptleistung, die der Oszillator liefern muß, ist diejenige, die in den Transistor umgesetzt wird, mittels dem der Ladungstransfer von einem Halbkettenglied zum anderen erfolgt. Die Wirkungsweise des Registers ist in der Veröffentlichung von CN. Berglund und anderen "Fabrication and Performance Considerations of Charge-Transfer Dynamic Shift Registers", Bell Sys. Techn. Journal, Band 51, Nr. 3, März 1972 beschrieben und beruht darauf, daß der Strom den Transistor während etwa einer Viertelperiode durchläuft und die Spannung source-drain des letzteren während dieser Zeit praktisch vom Wert V auf 0 fällt; V ist dabei die Spitze-Spitze-Versorgungsspannung der Phase, die vom Oszillator geliefert wird. Daraus ergibt sich, daß die vom Oszillator gelieferte Leistung,

p f. φ /Ο

ausgedrückt in der allgemeinen Gleichung P= =j L i (t).v_gD(t).dt, mit i_D(t) und v__D(t) als jeweilige Augenblickswerte des Drain-Stromes und der Source-Drain-Spannung des Transistors sowie mit

T als der Schwingungsperiode ,wird: P= (V +v ) .Cf.

In dieser Gleichung ist C die dem Transistor zugeordnete Kapazität, f die Oszillatorfrequenz und ν repräsentiert die mittlere Steuerspannung, die die Schwellenspannung des Transistors übersteigt.

Die Spannung ν beträgt normalerweise einige Zehntel Volt, während V in der Größenordnung von Volt liegt.

Wenn man ein typisches Beispiel wählt mit den Werten V =2 V, ν = 0,3 V, C = 0,1 pF und f = 4,2 MHz, erhält man für P einen Wert von 2,2 jiW.

909864/0596

Es liegt mithin an der hohen Spannung/die erforderlich ist für den Transfer des Ladungspaketes von einem Kettenglied des Registers zum andern, daß die vom Oszillator gelieferte Leistung relativ hoch ist.

Aufgabe der vorliegenden Erfindung ist es, einen Frequenzteiler mit extrem niedrigem Leistungsverbrauch zu schaffen, mit dem beispielsweise die Realisierung einer Hochfrequenz-Armbanduhr mit einer Autonomie über mehrere Jahre ermöglicht wird.

Ausgehend von einem Teilerschaltkreis für die Frequenz von zwei periodischen gegenphasigen Signalen umfaßt erfindungsgemäß die Schaltung die im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmale.

Gemäß einer vorteilhaften Ausführungsform der Erfindung weisen die Schaltkreise zum Erfassen eines bestimmten Schaltzustandes des Schieberegisters, nachstehend kurz "Erfassungsschaltkreise" genannt, eine Mehrzahl von in Serie geschalteten MOS-Transistoren, deren Zahl gleich derjenigen der Kettenglieder des Registers ist, und die mit ihren Steuerelektroden jeweils an die Ausgangselektroden der betreffenden Kettenglieder angeschlossen sind (welche die Ausgangselektroden des zweiten Halbkettengliedes jedes Kettengliedes sind). Durch diese Anordnung werden die Transistoren in Serienschaltung gleichzeitig für die Dauer einer Periode des periodischen zu teilenden Signals entsperrt, und dies reproduziert sich mit einer Periodizität gleich (n + 1) - mal der Periode dieser Signale, wobei η die Zahl der Kettenglieder des Registers ist. Im Ansprechen auf dieses coinzidente Entsperren der Transistoren wird ein Ausgangssignal erzeugt mit einer Frequenz, die um einen entsprechenden Divisor geteilte Frequenz derjenigen der gegenphasigen periodischen Signale ist.

Die Mittel, welche die Erzeugung dieses Signals ermöglichen, und die im Patentanspruch 1 als "Verarbeitungsschaltkreise" bezeichnet sind, umfassen zwei MOS-Transistoren in Serienschaltung mit den Transistoren der Erfassungsschaltkreise und mit ihren

909884/0598 - 5 -

Steuerelektroden jeweils beaufschlagt mit den zu demultiplizierenden oder zu teilenden periodischen Signalen, einen dritten MOS-Transistor, dessen Steuerelektrode an die Verbindungsstelle der Transistoren der Erfassungsschaltkreise mit jenen der vorgenannten Transistoren angeschlossen ist, einen ersten Kondensator in Serie mit dem dritten Transistor, an dessen anderem Belag eines der periodischen Signale liegt, sowie einen zweiten Kondensator, der an die Verbindungsstelle der beiden vorgenannten Transistoren angeschlossen ist. Durch diese Anordnung bewirkt das coinzidente Entsperren der Transistoren der Erfassungsschaltkreise, das Auftreten, an der Verbindungsstelle zwischen dem dritten Transistor und dem ersten Kondensator, eines Ausgangssignals, dessen Frequenz gleich derjenigen der periodischen Signale ist, dividiert durch (n + 1), wobei n, wie oben erwähnt, die Zahl der Kettenglieder des Schieberegisters bezeichnet. Dieses Ausgangssignal wird gleichermaßen auf die Steuerelektrode des ersten Halbkettengliedes des Schieberegisters übertragen, um die Einspeisung eines neuen Ladungspaketes in das letztere auszulösen.

Gemäß einer anderen vorteilhaften Ausführungsform des Gegenstandes der Erfindung sind zwei Teilerschaltungen ähnlich der oben beschriebenen vorgesehen, die miteinander gekoppelt sind zur Bildung einer Schaltung mit einem Divisor gleich 2 (n + 1), wobei wieder η die Anzahl der Kettenglieder in jedem Schieberegister ist. In diesem Falle versetzen die Ausgangssignale der Teilerschaltungen alternierend einen bistabilen Kippkreis in den einen oder den anderen seiner stabilen Schaltzustände, und die Ausgänge der Kippstufe liegen entsprechende Steuersignale an die Erfassungsschaltkreise der beiden Teilerschaltungen.

Wie weiter unten im einzelnen erläutert, weist der Frequenzteiler gemäß der Erfindung einen extrem niedrigen Leistungsverbrauch auf, was ihn besonders geeignet macht für die Teilung von Signalen mit hoher Frequenz.

Weitere in den Unteransprüchen genannte Merkmale und bestimmte Vorteile der Erfindung ergeben sich aus der nachstehenden Erläuterung von Ausführungsbeispielen, bei der auf die beigefügten Zeichnungen Bezug genommen wird.

909S84/0596

- /- SSiA SAA

. /ΙΟ-

Fig. 1 zeigt eine erste Ausführungsform des Frequenzteilers gemäß der Erfindung,

Fig. 2 ist ein Diagramm zur Erläuterung der Funktionsweise des Frequenzteilers nach Fig. 1,

Fig. 3 zeigt eine weitere Ausführungsform eines Frequenzteilers mit Doppelstruktur gemäß der Erfindung und Fig. 4 ist ein Diagramm zur Erläuterung der Funktion des Frequenzteilers nach Fig. 3.

In Fig. 1 ist schematisch bei 10 der Äquivalenzschaltkreis eines integrierten Schieberegisters mit drei Kettengliedern dargestellt, das als solches den Gegenstand einer anderen Anmeldung bildet.

Das erste Kettenglied des Registers 10 wird von einer Doppel-MOS-Transistor-Struktur T₁-T' und dem Kondensator C. für die erste Halbkette gebildet und von einer MOS-Doppel-Transistor-Struktur T₃-T*₂ und dem Kondensator C„ für das zweite Kettenglied. In gleicher Weise bilden die Kondensatoren C_ und C. sowie die Doppelstrukturen T_-T' bzw. T.-T' das zweite Kettenglied des Registers, während die Kondensatoren C und C, sowie die Doppel-Strukturen T₅-T¹ bzw. T-T' dessen drittes Kettenglied bilden. In dieser Serie von hintereinander geschalteten Kettengliedern wird jedes Kettenglied von zwei identischen Halbkettengliedern gebildet, die in Serie geschaltet sind, wobei jedes Halbkettenglied eine MOS-Transistor-Struktur umfaßt, die zwei Hauptelektroden aufweisen, welche jeweils den Eingang (beispielsweise des Transistors T„) und den Ausgang (beispielsweise des Transistors T' ) des Halbkettengliedes bilden, sowie zwei Steuer- oder Gate-Elektroden, deren eine (beispielsweise des Transistors T₃) mit einer Polarisationsquelle und deren andere (beispielsweise des Transistors T' ) mit der Ausgangshauptelektrode verbunden ist (jener desselben Transistors T' ). Jedes Halbkettenglied umfaßt außerdem einen Kondensator, dessen einer Belag mit dieser Hauptausgangselektrode verbunden ist und dessen anderer Belag dazu dient, an eine oder die andere von zwei Vorsorgungssignalen geschaltet zu werden, die jeweils auf zwei Leistungen X (beispielsweise für C.) bzw. Y (beispielsweise für C„) liegen. An den Enden der Serie von Ketten-

909884/0596

gliedern ist die Steuerelektrode des Transistors T₁ des ersten Halbkettengliedes dazu bestimmt, die Impulse zu empfangen, mittels welchen ein Ladungspaket in das Register eingespeist wird_#und die Ladung tritt aus dem Register an Transistor T_ aus, der an den Ausgang des letzten Kettengliedes angeschlossen ist und mit seiner Steuerelektrode an seine Drain-Elektrode angeschlossen ist.

Das System wird gesteuert von einem symmetrischen Oszillator (nicht dargestellt), wie er beispielsweise in der CH-PS 580 beschrieben ist, welcher auf die Leitungen X und Y zwei gegenphasige Sinusspannungen 0₁ (t) bzw. 0„ (t) legt. Es ist die Frequenz dieser beiden periodischen Signale, welche der Teiler nach Fig. 1 zu dividieren hat. Ferner polarisiert der Oszillator mittels eines Spannungsvervielfacher (nicht dargestellt),wie beispielsweise in der CH-PS 553 481 beschrieben, das Kristallsubstrat der Baugruppe negativ relativ zu einer Bezugsmasse M. In gleicher Weise wird eine Leitung P negativ relativ zu M polarisiert. Die Source-Elektrode des Eingangstransistors T- und die Gate- oder Steuerelektroden der Transistoren T₂ bis T_ des Registers 10 sind mit dieser Leitung verbunden, welche die Polarisationsquelle bildet.

Unter Benutzung der gleichenAusdrücke, wie sie oben für ein Schieberegister vom Typ "IGFET bucket brigade" benutzt wurden, läßt sich zeigen, daß die' von dem Oszillator für denTransfer des Ladungspaketes zu liefernde Leistung ausgedrückt werden kann als P_T= 1,8 .V .v_m.Cf.

Wenn man die gleichen typischen Werte einsetzt wie oben,erhält man eine Leimung von 0,45 |j,W. Diese Leistung betrug 2,2 \iVI für das Schieberegister "IGFET bucket brigade". Man erkennt demgemäß, daß das erfindungsgemäß eingesetzte Schieberegister es ermöglicht, die Leistung erheblich zu verringern, die der Oszillator liefern muß. Darüber hinaus ist, wie aus der oben erwähnten getrennten Patentanmeldung hervorgeht, die Spannung, welche sich auf jedem der Kontakte a-b-c-d-e-f aufbaut, wenn die in dem Register enthaltene Ladung die MOS-Struktur durchläuft, zu welcher

9098U/0B9ß

— ft —

der betreffende Kontakt gehört und danach die folgende Struktur (beispielsweise durch die Strukturen T..-T¹., und T„-T' für den Kontakt a), niedriger als die Spannung, die sich aufbaut, wenn kein Ladungsübergang stattfindet. Es ist genau dieses Merkmal des Registers 10, die vorteilhaft in dem Gegenstand der vorliegenden Erfindung für den Aufbau eines Frequenzteilerschaltkreises mit sehr niedrigem Leistungsverbrauch eingesetzt wird.

Es sei zunächst Bezug genommen auf die Diagramme nach Figuren 2a, 2b und 2c, die in Abhängigkeit von der Zeit die Änderung der Spannungen v, , v, bzw. v,. darstellen, die sich am Ausgang jedes Kettengliedes an den Punkten b, d bzw. f ergeben, wenn ein Ladungspaket sich in dem Register verschiebt. Die Figuren zeigen, daß ausgehend vom Zeitpunkt t die Signale v, , v, und v_f coinzident einen hohen Wert während der Dauer einer Periode T des Osziallators aufweisen und daß sich diese Coinzidenz wiederholt mit einer Periode von 4 T. Es sei nun wieder auf Figur 1 Bezug genommen, um die Schaltkreise 20 zu beschreiben, die dem Register 10 zugeordnet sind und die die Aufgabe haben, diese Coinzidenz der hohen

Werte für die Spannung an den Ausgängen b, d bzw. f der Kettenglieder zu erfassen und im Ansprechen darauf ein Ausgangssignal mit einer Frequenz zu erzeugen, die ein Bruchteil jener der Signale in Gegenphase sind, die vom Oszillator an die Leitungen X und Y angelegt werden.

In den Schaltkreisen 20 der Figur 1 wird die Erfassung der Coinzidenz durch drei MOS-Transistoren T„, T₁. und T_1n bewirkt, während die Erzeugung des Ausgangssignals von drei MOS-Transistoren T.., T. und T₁₃ und zwei Kondensatoren C_ und C_g bewirkt wird. Die MOS-Transistoren T_g bzw.T₁₂ sind in Serie an die Klemmen einer Versorgungsspannungsquelle V (Batterie) angeschlossen. Die Steuerelektroden der Transistoren T_ß, T_ und T₁₀ sind jeweils mit den Ausgängen b, d bzw. f des Registers verbunden, während die Steuerelektroden der Transistoren T₁₁ und T..- mit den Leitungen Y bzw. X verbunden sind. Der Punkt i, an dem die Transistoren T₁- und T₁₁ miteinander verbunden sind, ist mit der Steuerelektrode des Transistors T₁^ verbunden, welcher zwischen der Bezugsmasse M und einem Punkt g liegt, während der Kondensator C₉ zwischen M und

809884/0591 - 9 -

. /Ι3·

dem Punkt k liegt, an dem die Transistoren T.. und T₁₂ miteinander verbunden sind. Der Punkt g ist einerseits mit der Leitung X über den Kondensator C₇ verbunden und andererseits mit der Steuerelektrode des Transistors T₁ über einen Kondensator C₀. Ein letzter MOS-Transistor T „, der mit seiner Steuerelektrode an der Leitung P liegt, ist zwischen die letzte und einem Punkt h geschaltet, der zwischen dem Kondensator C_ und dem Transistor T₁ liegt. Schließlich ist ein Entkopplungskondensator C_n zwischen Masse M und Leitung P gelegt.

Die Arbeitsweise des in Figur 1 dargestellten Frequenzteilers kann wie folgt beschrieben werden. Zunächst ist darauf hinzuweisen, daß die Transistoren T₁₁ und T₁₂' ^ie von den beiden gegenphasigen Spannungen 0.. (t) bzw. 0₂ (t) gesteuert werden, in jedem Augenblick wechselweise gesperrt sind. Daraus folgt, daß sobald die Eingangskapazität des Transistors T₁₃, wie noch zu erläutern sein wird, von den Transistoren T_g, T₉ und T. entladen wird, die wegen der indirekten Verbindung zwischen ihren Steuerelektroden und der Leitung Y von einer Spannung gesteuert werden, die von der Spannung mit der Phase 0_(t) abgeleitet ist, die Wiederaufladung dieser Kapazität im folgenden um eine Periode der Spannung der Phase 0₁(t) verzögert wird. Da in diesem Augenblick die Spannung ν. am Punkt i (vergleiche Fig. 2d) auf einem Pegel liegt derart, daß der Transistor T₃ gesperrt ist, erscheint ein Impuls der Spannung ν am Punkt g (Fig. 2e).

Wenn man nun auf die drei in Serie geschalteten Transistoren Tp, T„ und T_1n zurückkommt, so zeigt ein Vergleich der Figuren 2a, 2b und 2c, daß diese Transistoren in Coinzidenz von den Signalen ν, , ν., bzw. Vj. entsperrt werden für die Dauer einer Periode T des Oszillators und daß sich dies wiederholt mit einer Periode von 4 T. Der Strom, der während der Coinzidenz die drei Transistoren durchfließt, bewirkt die Entladung der Eingangskapazität des Transistors T₁-, wie auch derjenigen des Kondensators C_. Daraus ergibt sich das Erscheinen, wie oben angedeutet, eines Impulses ν am Punkt g (Fig. 2e).

-8098*4/0598

Es sei hier angemerkt, daß die besondere Struktur des Registers 10 es ermöglicht, und dies ist eine wichtige Eigenschaft dieses Typs von Register, während der Coinzidenz über relativ hohe Signale zu verfügen, und zwar mit einer Dauer von einer Periode. Dies ist es, was es ermöglicht, eine relativ große Kapazität durch einen Strom zu entladen, der mehrere Transistoren in Serie durchfließen muß.

Der Impuls ν , der am Punkt g erscheint, wird von dem Kondensator C₀ an die Steuerelektrode der ersten MOS-Struktur des ο

Schieberegisters übertragen, wobei der Transistor T.., die Aufgabe hat, das Potential dieser Steuerelektrode zu definieren. Von dort wird demgemäß ein neues Ladungspaket in das Register eingespeist, um dann wieder aus dem Transistor T₇ ausgekoppelt zu werden zwischen den Augenblicken t₁ und t„ (Fig. 2f).

Damit die Transistoren T„_f T_g und T.„vollständig während der Zeit gesperrt bleiben, wo keine Coinzidenz der Signale v, , v, und v_ in ihren hohen Werten vorliegt, ist festzuhalten, daß das Register 10 negativ relativ zur Bezugsmasse M polarisiert oder vorgespannt sein muß. Der Wert dieser Vorspannung, der an der Leitung P liegt, wird entsprechend der Lehre der CH-PS 553 481 , die bereits erwähnt wurde, bemessen; er muß höher liegen als die Hälfte der Steuerspannung einer Doppel-Transistor-MOS-Struktur, erfcaderlich für den Transfer eines Ladungspaketes. Als Richtwert liegt diese Polarisierung in der Größenordnung von 2 bis 3/10 Volt.

Man erkennt demgemäß unter Beachtung der Figuren 2d, 2e und 2f, daß der Frequenzteiler gemäß der Erfindung es ermöglicht, an denPunkten i, g und k Signale ν., ν bzw. v, zu erhalten,

ig κ

deren Periodizität gleich 4 T ist. Es ergibt sich demnach mit einem Register mit drei Ketten eine Division durch 4 der Oszillatorfrequenz. Man kann leicht erkennen, daß ganz allgemein mit einem Schieberegister mit η-Kettengliedern man eine Teilung erhält mit einem Divisor von η + 1.

Das am Punkt g erhaltene Signal steht an einer Ausgangsklemme S und eignet sich beispielsweise sehr gut für die Steue-

909334/0596

- 11 -

rung eines Binärteilers, wie er in der CH-PS 592 331 beschrieben ist und Transistoren und Kondensatoren des gleichen Typs enthält. Der Frequenzteiler gemäß der Erfindung kann demgemäß mit einer Binärteilerkette nach der zitierten CH-PS einen auf dem gleichen Substrat integrierten Schaltkreis bilden. Dank der Verwendung des Frequenzteilers gemäß der Erfindung ist der Leistungsverbrauch der gesamten Schaltung erheblich verringert, besonders für sehr hohe Frequenzen.

Die besondere Bauart des in dem Frequenzteiler gemäß der Erfindung verwendeten Schieberegisters erlaubt die Realisierung der verschiedenetens Frequenzteiler. Es sei nun auf Fig. 3 Bezug genommen, in der eine andere vorteilhafte Ausführungsform eines Frequenzteilers gemäß der Erfindung dargestellt ist unter Verwendung von zwei Schieberegistern der beschriebenen Bauart. Ein solcher Frequenzteiler bietet sich besonders an für die Steuerung eines C-MOS-Frequenzteilers für niedrigere Frequenzen von konventioneller Bauart. In diesem Falle liefert der symmetrische Oszillator die beiden gegenphasigen Spannungen, und der Frequenzteiler bildet eine Einheit, die beispielsweise in eine p-Zone integriert sein kann, die unabhängig ist von den p-Zonen, die für die N-MOS-Transistoren des Komplementär-Transistorteilers verwendet werden.

Es ist auch festzuhalten, daß für eine verläßliche Arbeitsweise der Schaltung nach Fig. 1 die Zahl der in Serie geschalteten Transistoren, die mit ihren Steuerelektröden an die Ausgänge der Kettenglieder des Schieberegisters angeschlossen sind, kaum die Zahl 5 oder 6 übersteigen kann. Das bedeutet, daß das Register nur 5 oder 6 Kettenglieder haben darf, was einen maximalen Divisor von 6 oder 7 ermöglicht. Der in Fig. 3 dargestellte Doppel-Frequenzteiler zeigt eine interessante Lösung, um ohne Probleme ein Texlungsverhältnis von 12 oder 14 zu erzielen.

Bei dem Doppel-Frequenzteiler ,der in Figur 3 dargestellt ist, wird ein stabiler Schaltkreis 30 alternierend in den einen oder denanderen seiner stabilen Schaltzustände durch zwei Teiler ge-

909864/0598

setzt, die ähnlich dem nach Figur 1 aufgebaut sind und von einem Schieberegister 32 und dem Schaltkreis 34 bzw. dem Register 32' und dem Schaltkreis 34' gebildet werden.

Der bistabile Schaltkreis 30 an sich bekannter Bauart . wird gesteuert von der Spannung 0.(t) und ist mit einer (nicht dargestellten) Versorgungsspannungsquelle verbunden, welche die Spannung V liefert; wobei die Leitung M die Bezugsmasse der Schaltung symbolisiert. Die beiden Stufen des bistabilen Schaltkreises 30 werden einerseits von den MOS-Transistoren T._c, T._c

Ib Ib

und T.._ sowie den Kondensatoren C_{1 g} und C. , gebildet und andererseits von den Transistoren T' ,., T' _fi und T'_ sowie den Kondensatoren C _c und C₁ C-.
Ib 16

Die Schieberegister 32 und 32' sowie die zugeordneten Schaltkreise 34 und 34' umfassen die Komponenten, die sich in dem Register 10 und dem Schaltkreis 20 der Fig. 1 wiederfinden. Infolgedessen wurden die betreffenden Komponenten in Fig. 3 mit den gleichenBezugszeichen wie in Fig. 1 bezeichnet, soweit der Teiler 32-34 in Rede steht, während die betreffenden Komponenten des Teilers 32'-34' mit dem Zusatz markiert wurden. Man erkennt, daß im Sinne einer Vereinfachung die Register 32 und 32' nur zwei Kettenglieder umfassen, deren Ausgänge mit den Transistoren T_ß

χ χ

und Tg der Schaltung 34 bzw. den Transistoren T g und T _g der Schaltung 34' verbunden sind. Es ist jedenfalls offensichtlich, daß die Zahl der Kettenglieder deutlich größer sein kann.

Der Frequenzteiler nach Fig. 3 unterscheidet sich von dem nach Fig. 1 dadurch, daß die Schaltkreise 34 und 34', in Serie mit den Transistoren T₀-T_n bzw. T^X _O-T^X , zwei zusätzliche MOS-

ö y ο y

Transistoren T-] „bzw. T^x..« aufweisen, die mit ihren jeweiligen Steuer- oder Gate-Elektroden an die Punkte m bzw. m¹ des bistabilenSchaltkreises 30 angeschlossen sind, welche die beiden Ausgänge des letzteren bilden.

Ein weiterer Unterschied (der jedoch nicht unabdingbar ist, wie weiter unten verdeutlicht wird) liegt im Vorhandensein der beiden Transistoren T._o und T^x _o, die zwischen die Punkte k

1 ο_χ 1 8

und m¹ bzw. diePunkte k und m geschaltet sind. Diese beiden

90988A/0596

Transistoren sind ebenfalls mit ihren Steuerelektroden an die Punkte m' bzw. m angeschlossen.

Ferner ist der Punkt g der Schaltung 34 mit den Kondensator C^Xgder Schaltung 32' verbunden (also nicht mehr mit dem Kondensator C_fi seines eigenen Schaltkreises 32) und mit der Steuerelektrode des Transistors T.„ des bistabilen Kreises 30. In gleicher Weise ist der Punkt g der Schaltung 34' mit dem Kondensator der Schaltung 32 sowie mit der Steuerelektrode des Transistors T' _ des bistabilen Schaltkreises verbunden. Die Steuerelektroden der Transistoren T₁₇ und T' ~ werden als Steuereingänge des bistabilen Kreises 30 betrachtet.

Die Arbeitsweise des Frequenzteilers nach Fig. 3 soll nachstehend unter gleichzeitiger Bezugnahme auf die Erläuterungsdiagramme der Fig. 4 beschrieben werden. Es sei angenommen, daß zu Beginn die Eingangskapazität des Transistors T..,_ aufgeladen sei. Es liegt demgemäß praktisch keine Wechselspannung relativ zu M am Punkt h des bistabilen Kreises 30 vor. Der Transistor T' ist gesperrt, und man verfügt demgemäß am Punkt h¹ über eine Wechselspannung, die einer Gleichspannung mit dem mittleren Wert ihrer Amplitude überlagert ist. In diesem Falle wird der Transistor T₁Q von dem Steuersignal entsperrt, das er am Ausgang m des bistabilen Schaltkreises abnimmt, während der Transistor T _iq gesperrt wird. Demgemäß wird,sobald die Signale v, und ν,, die vonRegister 32 kommen, in Coinzidenz einen hohen Wert aufweisen, die Kapazität des Transistors T₁^, entladen,und ein Spannungsimpuls ν erscheint an dem Drainanschluß dieses Transistors gemäß dem bereits beschriebenen Vorgang. Dieser Impuls wird von dem Kondensator C g auf die Steuerelektrode der ersten MOS-Struktur des Registers 32' übertragen. Ein weiteres Ladungspaket wird demgemäß in dieses Register eingespeist. Da der Transistor T₁₇ gleichermaßen von diesem Impuls angesteuert wird, wird die Eingangskapazität des Transistors T.,- des bistabilen Kreises 30 von dem Strom entladen, der T₇ durchfließt. Die bistabile Schaltung kippt demgemäß in ihren anderen Schaltzustand, für den am Punkt m¹ eine Spannung relativ zu M vorliegt, jedoch keine Spannung am Punkt m. Da in diesem Augenblick kein Ladungspaket in das Schieberegister 32 eingespeist wird, bleiben die Ausgangs-

90988 4/0596

- 14 -

signale des letzteren in Coinzidenz. Dies wird zulässig gemacht durch die Tatsache, daß der Transistor T₁ „ nun gesperrt ist. Der Transistor T₁- wird nun von dem Steuersignal durchgeschaltet, das er vom Ausgang m¹ der bistabilen Schaltung empfängt. Wegen des Ladungspaketes, das nun das Schieberegister 32' durchläuft, werden die Transistoren T _R und T „ einer nach dem anderen gesperrt. Die coinzidente Durchschaltung dieser beiden Transistoren erfolgt nur bei dem Ausgeben dieses Ladungspaketes, das dann das Erscheinen eines Spannungsimpulses ν am Drain-Anschluß des Transistors T^X hervorruft. Dieser Ausgangsimpuls des Schaltkreises 34" läßt die bistabile Schaltung in ihren ersten stabilen Schaltzustand zurückkippen, für den eine Spannung am Punkt m vorliegt, während ein Ladungspaket in das Schieberegister 32 eingespeist wird usw.

Wie oben angegeben, sind die Transistoren T₁₈ und T₁₈ nicht unabdingbar, um die Funktion des Frequenzteilers gemäß der Erfindung in dieser Ausführungsform sicherzustellen. Diese Transistoren ermöglichen,den Wert der Kapazität des Speicherkondensators Cq zu verringern (siehe Fig. 1). Wie man nämlich den Diagrammen der Fig. 4 entnimmt, erfolgt die ursprüngliche Wiederaufladung der Eingangskapazität des Transistors T₁₇ oder T₁-in diesem Falle nicht durch eine partielle Entladung des Speicherkondensators, sondern durch einen Strom, der in diesem Augenblick den Transistor T„_o oder T^x _o durchfließt. Demgemäß ist es praktisch nur die Eingangskapazität des Transistors T₁- oder T ₁₃, die mit der Periodizität des geteilten Signal des Oszillators wieder aufgeladen werden muß. Indem man die Transistoren T_{1 Q} und T^x _Q mit einer sehr kleinen Speicherkapazität verwendet, dienen die Transistoren T-T und T^X.₁-T^X ₁₉ ausschließlich dazu sicherzustellen, daß der Teiler bei seiner Inbetriebnahme anläuft.

Fig. 4 zeigt sehr deutlich, daß die Ausgangssignale an den Punkten g und g^x, die an den Ausgangsklemmen S bzw. S stehen, eine Periode von 6 T aufweisen, was demgemäß einem Divisor von 6 entspricht. Verallgemeinert ist der Divisor, den man mit dem Doppelfrequenzteiler erhalten kann, gleich 2 (n+1), wobei η die Zahl der Kettenglieder in jedem Schieberegister ist. Wenn man beispielsweise jedem der Register ein Kettenglied hinzufügt,

90988W0596

dessen Ausgang einen zusätzlichen mit den Transistoren T_R-T_q bzw. T „-Τ ' in Serie geschalteten Transistor steuern würde, so wäre der Divisor oder das Teilungsverhältnis gleich 8.

Es ist anzumerken, daß man als dynamische Inverter je vier Konfigurationen ansehen kann, die von dem Transistor T₃ mit dem Kondensator C_, dem Transistor T _ mit dem Kondensator C _, dem Transistor T₁ j- mit dem Kondensator C₁ _ bzw. dem Transistor T' mit dem Kondensator C' ^ gebildet werden. Für eine detaillierte Funktionsbeschreibung dieser dynamischen Inverter ist auf die Veröffentlichung von J. Luscher et al im "1966 International Solid State Circuts Conference, Digest of Technical Papers", Seiten 116/117 zu verweisen.

In der gleichen Weise wie in dem integrierten System, welches in CH-PS 558 111 beschrieben wurde, kann der insoweit beschriebene Frequenzteiler vorteilhafterweise eine Baugruppe mit dem symmetrischen Oszillator bilden, der die Phasenspannungen 0.(t) und 0₂ (t) liefert.

Die Belastung, welche der Frequenzteiler für den Oszillator darstellt, weist eine reelle und eine reaktive Komponente auf, von denen die letztere durch die Kapazität C gegeben ist, die der Frequenzteiler vom Oszillator ausgesehen darbietet. Der Blindstrom, welcher diese Kapazität durchfließt, bewirkt eine bestimmte Leistungsumsetzung P„ in dem Oszillatorquarz. Diese

2 R

Leistung beträgt etwa P,jv2(.V . Il.f) C .C_n. s mit C als der

Qp ο D O

Parallelkapazität zum Quarz infolge seiner statischen Kapazität und jener des eigentlichen Os:
Serienwiderstand des Quarzes.

und jener des eigentlichen Oszillatorkreises und mit R als dem

Die Leistung, die von dem Oszillator infolge der reellen Komponente seiner Belastung geliefert werden muß, ist einerseits die Leistung P , die notwendig ist, um den Ladungspakettransfer in den Schieberegister sicherzustellen ,und andererseits die Leistung P , die in den vier dynamischen Invertern T₁₃-C₇, T^x ₁₃-C^x ₇, T ₅~C₁₅ und T· -C' verbraucht wird, wenn

9098B4/0B8S

- •- 2921611 - &0>

der Transistor der letzteren entsperrt ist. Oben wurde die Gleichung angegeben, die die Bestimmung von P ermöglicht. Hinsichtlich der Leistung P kann eine solche Beziehung in folgender Weise entwickelt werden.

Der Widerstand, den ein entsperrter Transistor aufweist, ist viel niedriger als die Reaktanz, welche der Kondensator C in Serie mit ihm darstellt. Der ihn durchfließende Wechselstrom ist demgemäß praktisch sinusförmig, und seine Amplitude ist i = V /2.2.^f.f .C.

Für den Widerstand R eines entsperrten Transistors, dessen

Schwellenspannung praktisch 0 ist, kann man ansetzen: R = 1

2 ^ 2K V

mit K = der Anstieg des Transistors in A/V und V= e Eingangsgleichspannung.

Daraus folgt, daß die im Transistor eines Inverters umgesetzte Leistung, wenn der Transistor entsperrt ist, durch die Gleichung ausgedrückt werden kann: ,.

P = l

4K V e

Unter der Annahme, daß die vier dynamischen Inverter, die oben erläutert wurden, gleiche Bemessungen aufweisen und die gleiche Steuerspannung (für den entsperrten Zustand) besitzen und unter Berücksichtigung der Tatsache, daß jeder Inverter des bistabilen Kreises (T._ und T' -) während einer Halbperiode des periodischen Signals am Teilerausgang entsperrt ist, wird die Gesamtleistung P *in diesen Transistoren umgesetzt wird, *die etwa: - ,^ _ψ > 2

_{Pi =} (v_p χ f O

κ v_e

Mit einem Wirkungsgrad η des Speisekreises des Oszillators (siehe CH-PS 580 837, bereits erwähnt) und einer Batteriespannung V erhält man für den Stromverbrauch i infolge der Verluste, bewirkt durch die Wechselströme mit der Oszillatorfrequenz, welche den Teiler speisen, den folgenden Ausdruck:

i_A = ^PQ ^{+ P}T ^{+ P}I
IjV

909834/059« " ¹⁷ "

Zu diesem Stromverbrauch kommt hinzu der Stromverbrauch i , der direkt von der Batterie geliefert wird, d.h. der Strom, der notwendig ist für die Wiederaufladung der Kapazitäten, die den Punkten i, i , m und m¹ zugeordnet sind, mit der Periodizität des Teilerausgangssignals wie weiter oben erläutert. Im vorliegenden Falle werden diese Kapazitäten praktisch auf die gleiche Spannung V aufgeladen, die typischerweise in der Größenordnung von 1 Volt liegt. Dieser Verbrauch wird demgemäß: i = C V — ,^wori-^{n c} die Gesamtheit der Kapazitäten repräsentiert, die den Punkt i, i und m, m¹ zugeordnet sind.

Um beispielsweise eine Frequenz von 4,2 MHz zu teilen, und unter der Annahme eines Oszillators, dessen Ausgangsspannung pro Phase s? . 2 V_qq beträgt, sind adäquate Werte für einen Teiler dieser Bauart: C₁₅ = C' ₅ = C₇ = C' = 0,1 pF.

Der gleiche Wert kann für alle Kondensatoren der Schieberegister vorgesehen werden. Die Steigung K der Transistoren T₁ _K,

χ -5 2

T¹ , T 3, T kann demgemäß die Größenordnung von 2.10 A/V haben. Ein solcher Wert für K läßt sich beispielsweise für einen Transistor vom η-Typ erreichen, bei dem die Länge des wirksamen Kanals 8 μπι beträgt und seine Breite etwa 10 μΐη.

Man kann als Serienwiderstand eines Quarzes dieser Frequenz einen Wert von 50 Ohm ansetzen. Ein Oszillator der erwähnten Bauart und dessen Kapazität C 3 pF nicht übersteigt, ist sehr gut realisierbar. Mit den erwähnten Kondensatorwerten für den Teiler wird die Kapazität, die er pro Phase aufweist, etwa 0,8 pF, d.h., daß die Kapazität C parallel zum Quarz und eingeführt durch den Teiler o,4 pF beträgt. Man erhält demgemäß für P einen Wert von etwa 0,08 |j,W. Mit einer Eingangs spannung V der Transistoren der dynamischen Inverter von 1 Volt erhält man für P einen Näherungswert von 0,26 μW. Für die Leistung P_T/verbraucht für den Transfer des Ladungspaketes, muß man etwa 0,6 μW ansetzen. Schließlich kann der Speisekreis des Oszillators leicht so dimensioniert werden, daß sein Wirkungsgrad 0,8 beträgt. Man erhält demgemäß für i mit einer Batterxespannung von 1,5 Volt einen Wert von etwa 0,8 μΑ. Unter den erwähnten Bedingungen wird die Kapazität C etwa 0,4 pF ,

909884/05SB - 18 -

d.h. , daß der Strom i für ein Teilungsverhältnis von beispielsweise 8 gleich 0,2 μΑ wird. Im vorliegenden Beispiel beträgt der Verbrauch des Oszillators allein 0,4 μΑ, und jener der Gesamtheit von Oszillator und Teiler etwa 1,4 μΑ.

Dieser niedrige Stromverbrauch wird erreicht mit einem integrierten Schaltkreis relativ großer Abmessungen, was seine Herstellung vereinfacht. Es ist jedoch offensichtlich, daß mit einer weiter vorangetriebenen Miniaturisierung der Verbrauch dieses Teilers extrem gering werden kann.

Die Signale, die man an den Punkten h, h¹ oder m, m¹ erhält, eignen sich sehr gut für die Steuerung eines C-MOS-Teilers. Wenn man einen Schaltkreis ansteuern will, dessen Eingangskapazität relativ hoch ist, kann man auch beispielsweise an jeden der

X X

Punkte a, c, a und c einen Inverter (nicht dargestellt) anschließen, ähnlich jenen, wie sie weiter oben definiert wurden. Diese zusätzlichen Inverter müssen demgemäß von der Phasenspannung 0„ (t) gespeist werden. Sobald das Ladungspaket dann beispielsweise bei der Kapazität eingespeist wird, die dem Punkt a zugeordnet ist und dann auf die Kapazität übertragen wird, die dem Punkt b zugeordnet ist, erscheint demgemäß ein Signal am Ausgang des betreffenden Inverters, und dieses Signal ist ähnlich jenen, die man an den Punkten g und g erhält. Da während der Dauer einer Signalperiode des Teilerausgangs ein einziges Ladungspaket die Schieberegister durchläuft, erhält man an jedem Ausgang der vier Inverter ein Signal, das relativ zu den anderen zeitlich verschoben ist. Die Signale eignen sich demgemäß gut für die Steuerung eines Entkopplungskreises, wie er beispielsweise in der CH-PS 572 666 beschrieben ist.

Es versteht sich, daß die beschriebenen Schaltkreise zahlreichen Abwandlungen im Rahmen der Erfindung unterworfen werden können.

90988A/059S

ι "^S3t. Leerseite

Claims

Patentansprüche

' 1 ,-' Teil er schaltung für die Frequenz zweier periodischer gegenphasiger Signale, dadurch gekennzeichnet, daß sie - integriert in ein Halbleitersubstrat - umfaßt: ein erstes Schieberegister, das eine Baugruppe aus Transistoren und Kondensatoren umfaßt, die eine Mehrzahl von hintereinander geschalteten Kettengliedern bilden, welche jeweils aus zwei identischen Halbkettengliedern bestehen, welche in Serie geschaltet sind und von den periodischen Signalen gespeist sind, erste Erfassungsschaltkreise zum Erfassen eines bestimmten Schaltzustands des Schieberegisters,sowie auf die Zustandserfassung ansprechende erste Verarbeitungsschaltkreise zum Erzeugen eines ersten Teilfrequenzsignals mit einer Frequenz gleich dem η-ten Teil der Frequenz der periodischen Signale (n ist eine ganze Zahl größer als eins), und daß das Schieberegister eine Bauart aufweist, bei der jedes Halbkettenglied umfaßt:

- eine MOS-Transistorstruktur mit zwei, den Eingang bzw. den Ausgang des Halbkettengliedes bildenden Hauptelektroden und mit zwei Steuerelektroden, deren eine an eine Polarisationsspannungsquelle anschließbar ist und deren andere mit der den Ausgang bildenden Hauptelektrode verbunden ist,

- einen Kondensator, dessen einer Belag mit der den Ausgang bildenden Hauptelektrode verbunden ist und an dessen anderen Belag eines der periodischen Signale anlegbar ist.
2. Teilerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Erfassungsschaltkreise für das Erfassen des koinzidenten Auftretens von Signalen gegebener Amplitude an einem gegebenen Punkt jedes Kettengliedes des Schieberegisters ausgebildet sind.
3. Teilerschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Erfassungsschaltkreise eine Mehrzahl von in Serie geschalteten MOS-Transistoren umfassen, deren Anzahl gleich der der Kettenglieder des Schieberegisters ist und die mit ihren Steuerelektroden an die Ausgangshauptelektroden der betreffenden Kettenglieder angeschlossen sind.
4. Teilerschaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Verarbeitungsschaltkreise umfassen:

- ein Paar von mit den Transistoren der Erfassungsschaltkreise in Serie geschalteten und an ihren Steuerelektroden mit jeweils einem der periodischen Signale beaufschlagten MOS-Transistoren,

- einen dritten MOS-Transistor, dessen Steuerelektrode an die Verbindungsstelle der Transistoren der Erfassungsschaltkreise mit dem Transistorpaar gelegt ist,

- einen ersten Kondensator in Serie mit dem dritten Transistor und mit einem der periodischen Signale am anderen Belag, und

- einen zweiten Kondensator, der an die Verbindungsstelle der beiden Transistoren des Paares angeschlossen ist.
5. Teilerschaltung nach Anspruch 4, dadurch gekennzeichnet, daß die Verbindungsstelle des ersten Kondensators mit dem dritten Transistor an die erste Steuerelektrode des ersten Schieberegisterkettengliedes gelegt ist.
6. Teilerschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung ferner umfaßt:

- ein zweites, mit dem ersten im wesentlichen identisches Schieberegister,

- zweite Erfassungsschaltkreise zum Erfassen eines bestimmten

ft098!U/059e

- 3 -INSPECTED

Schaltzustandes des zweiten Schieberegisters,

- zweite Verarbeitungsschaltkreise, die auf die Schaltzustandserfassung ansprechend ausgebildet sind zum Erzeugen eines zweiten Teilfrequenzsignals der periodischen Signale, sowie

- eine bistabile Kippschaltung mit einem ersten und einem zweiten Steuereingang sowie einem ersten und einem zweiten Ausgang, deren beide Eingänge mit dem ersten bzw. zweiten periodischen Eingangssignal beaufschlagt sind und deren Ausgänge für die Einspeisung von Steuersignalen an die ersten bzw. zweiten Erfassungsschaltkreise angeschlossen sind.
7. Teilerschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die ersten und zweiten Erfassungsschaltkreise im wesentlichen untereinander identisch sind und jeweils umfassen:

- eine Mehrzahl von in Serie geschalteten MOS-Transistoren, deren Anzahl gleich der der Kettenglieder des zugeordneten Schieberegisters ist und die mit ihren Steuerelektroden an die Ausgangshauptelektroden der Kettenglieder des betreffenden Registers angeschlossen sind, und

- einen mit der Mehrzahl von MOS-Transistoren in Serie geschalteten weiteren MOS-Transistor, dessen Steuerelektrode mit einem von dem bistabilen Kippkreis erzeugten Steuersignal beaufschlagt ist.
8. Teilerschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die ersten und zweiten Verarbeitungsschaltkreise im wesentlichen untereinander identisch sind und umfassen:

- ein Paar von mit den Transistoren der zugeordneten Erfassungsschaltkreise in Serie liegenden MOS-Transistoren, deren Steuerelektroden mit den periodischen Signalen beaufschlagt sind,

- einen dritten MOS-Transistor, dessen Steuerelektrode mit der Verbindungsstelle der Erfassungsschaltkreistransistoren mit dem Transistorpaar verbunden ist, und

8098EU/0S98

- einen mit dem dritten Transistor in Serie liegenden Kondensator, an dessen anderen Belag eins der periodischen Eingangssignale angelegt ist, wobei der Ausgang der Verarbeitungsschaltkreise von der Verbindungsstelle zwischen diesem Kondensator und dem dritten Transistor gebildet wird.
9. Teilerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß die ersten Verarbeitungsschaltkreise zusätzlich einen MOS-Transistor umfassen, der zwischen den zweiten Ausgang der Kippschaltung und die Verbindungsstelle zwischen den beiden Transistoren des Transistorpaars der ersten Verarbeitungsschaltkreise gelegt ist, und

daß die zweiten Verarbeitungsschaltkreise zusätzlich einen MOS-Transistor umfassen, der zwischen den ersten Ausgang der Kippschaltung und die Verbindungsstelle zwischen den Transistoren des Transistorpaares der zweiten Verarbeitungsschaltkreise gelegt ist.
10. Teilerschaltung nach Anspruch 8, dadurch gekennzeichnet, daß der Ausgang der ersten Verarbeitungsschaltkreise an die erste Steuerelektrode des ersten Kettengliedes des zweiten Schieberegisters angekoppelt ist und daß der Ausgang der zweiten Verarbeitungsschaltkreise an die erste Steuerelektrode des ersten Kettengliedes des ersten Schieberegisters angekoppelt ist.

909884/0598